JPH0226016A - 回路パターンの描画方法 - Google Patents
回路パターンの描画方法Info
- Publication number
- JPH0226016A JPH0226016A JP63175029A JP17502988A JPH0226016A JP H0226016 A JPH0226016 A JP H0226016A JP 63175029 A JP63175029 A JP 63175029A JP 17502988 A JP17502988 A JP 17502988A JP H0226016 A JPH0226016 A JP H0226016A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal thin
- electron beam
- thin film
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子線描画によるマスク製造に適用して有効
な技術に関する。
な技術に関する。
この種の技術について記載されている例としては、株式
会社工業調査会昭和６１年１１月１８日発行、「電子材
料別冊、超ＬＳＩ製造・試験装置ガイドブックＪＰｉｌ
Ｏ〜１１４がある。
会社工業調査会昭和６１年１１月１８日発行、「電子材
料別冊、超ＬＳＩ製造・試験装置ガイドブックＪＰｉｌ
Ｏ〜１１４がある。
前記文献にも記載されているように、半導体ウェハに所
定の回路パターンを転写する際には、石英ガラス等で構
成されたマスク基板上にクロム（Ｃｒ）の蒸着により遮
光パターンを形成したマスクあるいはレチクル（以下単
に「マスク」と総称する）を用いることが知られている
。
定の回路パターンを転写する際には、石英ガラス等で構
成されたマスク基板上にクロム（Ｃｒ）の蒸着により遮
光パターンを形成したマスクあるいはレチクル（以下単
に「マスク」と総称する）を用いることが知られている
。
前記マスクは、第５図に示されるように、マスク基板１
５を構成する石英ガラスの主面全体にわたってクロム（
Ｃｒ）等の蒸着あるいはスパッタリングによって遮光膜
３（基礎膜）を被着し、その上面にポリマー等からなる
フォトレジスト材を均一膜厚で塗布する。続いて、該フ
ォトレジスト膜４上に対して電子線を所定形状に沿って
照射し、該照射部分のフォトレジスト膜の化学的特性を
変化させることによって該照射部分あるいは非照射部分
のフォトレジスト膜を除去し、下層の遮光膜を所定形状
に露出させる。次に、この部分露出遮光膜部分をエツチ
ング除去することによりマスク基板１５上に所定形状の
遮光パターンが得られるものである。
５を構成する石英ガラスの主面全体にわたってクロム（
Ｃｒ）等の蒸着あるいはスパッタリングによって遮光膜
３（基礎膜）を被着し、その上面にポリマー等からなる
フォトレジスト材を均一膜厚で塗布する。続いて、該フ
ォトレジスト膜４上に対して電子線を所定形状に沿って
照射し、該照射部分のフォトレジスト膜の化学的特性を
変化させることによって該照射部分あるいは非照射部分
のフォトレジスト膜を除去し、下層の遮光膜を所定形状
に露出させる。次に、この部分露出遮光膜部分をエツチ
ング除去することによりマスク基板１５上に所定形状の
遮光パターンが得られるものである。
ところで電子線照射においては、前記フォトレジスト膜
４上に電子の帯電状態を生じ、そのクーロン効果によっ
て後続の描画における電子線が影響を受け、正確な電子
線の照射制御が困難となる場合がある。特に、誘電率の
高いフォトレジスト膜上に異物が付着されている場合に
は、この部分に電荷の集中が生じ、電子線照射によるパ
ターン描画が不良となる確率の極めて高いことが知られ
ている。
４上に電子の帯電状態を生じ、そのクーロン効果によっ
て後続の描画における電子線が影響を受け、正確な電子
線の照射制御が困難となる場合がある。特に、誘電率の
高いフォトレジスト膜上に異物が付着されている場合に
は、この部分に電荷の集中が生じ、電子線照射によるパ
ターン描画が不良となる確率の極めて高いことが知られ
ている。
上記のような帯電状態を防止するために、第４図に示す
ように、マスク１１を収容固定するカセット１２におい
て、ばね１３等の付勢手段によって一面側に付勢された
状態のマスク１１に対してアースピン１４を該マスク面
のほぼ垂直上方より突き刺すようにし、マスク基板１５
上のフォトレジスト膜４および遮光膜３に対してアース
ピン１４を接触させ、カセット１２を通じて電子をマス
ク１１の外部に放出する技術が一般に行われている。
ように、マスク１１を収容固定するカセット１２におい
て、ばね１３等の付勢手段によって一面側に付勢された
状態のマスク１１に対してアースピン１４を該マスク面
のほぼ垂直上方より突き刺すようにし、マスク基板１５
上のフォトレジスト膜４および遮光膜３に対してアース
ピン１４を接触させ、カセット１２を通じて電子をマス
ク１１の外部に放出する技術が一般に行われている。
ところが、前記技術においては、アースピン１４による
点接触により電子の放出を行うため、アースピン１４と
フォトレジスト膜４あるいは遮光膜３との接触が確実に
行われているか否かが微妙な場合があり、複数本（例え
ば４本）のアースピン１４のうち１本でも非接触状態、
すなわちアースが不完全な状態となっていると、該非接
触状態の７オトレジスト膜領域あるいは遮光膜領域に電
子の帯電現象を生じ、該範囲における電子線の照射制御
が困難となる場合のあることが本発明者によって明らか
にされた。
点接触により電子の放出を行うため、アースピン１４と
フォトレジスト膜４あるいは遮光膜３との接触が確実に
行われているか否かが微妙な場合があり、複数本（例え
ば４本）のアースピン１４のうち１本でも非接触状態、
すなわちアースが不完全な状態となっていると、該非接
触状態の７オトレジスト膜領域あるいは遮光膜領域に電
子の帯電現象を生じ、該範囲における電子線の照射制御
が困難となる場合のあることが本発明者によって明らか
にされた。
本発明は、前記課題に着目してなされたものであり、そ
の目的は、フォトレジスト膜あるいは遮光膜に右ける帯
電現象を生じることなく、信頼性の高い電子線描画を実
現できる技術を提供することにある。
の目的は、フォトレジスト膜あるいは遮光膜に右ける帯
電現象を生じることなく、信頼性の高い電子線描画を実
現できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述台よび添付図面から明らかになるであろう
。
明細書の記述台よび添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次の通りである。
を簡単に説明すれば、概ね次の通りである。
すなわち、基板上に所定の回路パターンを形成する際に
、基板上の基礎膜上に７オトレジスト膜を形成した後、
該フォトレジスト膜上に金属薄膜を被着し、該金属薄膜
を透過させてその下層のフォトレジスト層への電子線照
射を行うものである。
、基板上の基礎膜上に７オトレジスト膜を形成した後、
該フォトレジスト膜上に金属薄膜を被着し、該金属薄膜
を透過させてその下層のフォトレジスト層への電子線照
射を行うものである。
前記した手段によれば、基板上の金属薄膜を通じてフォ
トレジスト膜に対して電子線照射を行うことにより、照
射の際の電子は金属薄膜を通じて外部に放出されるため
、フォトレジスト膜あるいは下層の遮光膜等の基礎膜へ
の帯電を確実に防止でき、正確な電子線の照射制御を実
現できる。
トレジスト膜に対して電子線照射を行うことにより、照
射の際の電子は金属薄膜を通じて外部に放出されるため
、フォトレジスト膜あるいは下層の遮光膜等の基礎膜へ
の帯電を確実に防止でき、正確な電子線の照射制御を実
現できる。
第１図（ａ）〜（社）は本発明の実施例である回路パタ
ーンの描画手順を示す説明図、第２図は本発明による一
実施例に用いられるカセットを示す斜視図、第３図は本
実施例のレチクルの断面構造を示す断面図である。
ーンの描画手順を示す説明図、第２図は本発明による一
実施例に用いられるカセットを示す斜視図、第３図は本
実施例のレチクルの断面構造を示す断面図である。
本実施例にふける基板はレチクル基板１であり、本実施
例を通じて得られるレチクル２は、例えば５：１の比率
によって図示されないウェハ上に所定の回路パターンを
縮小投影露光するためのものである。当該レチクル基板
１は所定厚の板状石英ガラスを四角形状に切断・研磨し
て得られるものである。
例を通じて得られるレチクル２は、例えば５：１の比率
によって図示されないウェハ上に所定の回路パターンを
縮小投影露光するためのものである。当該レチクル基板
１は所定厚の板状石英ガラスを四角形状に切断・研磨し
て得られるものである。
前記レチクル基板１に対して、その−生面全体にまずク
ロム（Ｃｒ）等の遮光効果の高い金属を蒸着あるいはス
パッタリング等の方法で被着し、遮光膜３（基礎膜）を
形成する。
ロム（Ｃｒ）等の遮光効果の高い金属を蒸着あるいはス
パッタリング等の方法で被着し、遮光膜３（基礎膜）を
形成する。
続いて、前記遮光膜３上にポリマー樹脂からなるフォト
レジスト膜４を積層する。このようなフォトレジスト膜
４の積層は、例えば高速回転状態のレチクル基板１ （
遮光膜面）に対して液状のフォトレジスト液を所定滴数
だけ滴下し、これを高速回転の遠心力により遮光膜面の
全面に広げる、いわゆる回転塗布法により行われる。
レジスト膜４を積層する。このようなフォトレジスト膜
４の積層は、例えば高速回転状態のレチクル基板１ （
遮光膜面）に対して液状のフォトレジスト液を所定滴数
だけ滴下し、これを高速回転の遠心力により遮光膜面の
全面に広げる、いわゆる回転塗布法により行われる。
次に、前記フォトレジスト膜４の上層にアルミニウム（
Ａ１）からなる金属薄膜５を被着する。
Ａ１）からなる金属薄膜５を被着する。
該金属薄膜５の被着は蒸着あるいはスパッタリングによ
り可能であり、該金属薄膜５の膜厚は２０〜５００オン
グストロ一ム程度となるように制御されている。但し、
該金属薄膜５が十分に導電性を有しており、かつ電子線
６の透過効率の高いものであれば前記膜厚の範囲に限定
されない。以上のようにして第３図に示される断面構造
となる。
り可能であり、該金属薄膜５の膜厚は２０〜５００オン
グストロ一ム程度となるように制御されている。但し、
該金属薄膜５が十分に導電性を有しており、かつ電子線
６の透過効率の高いものであれば前記膜厚の範囲に限定
されない。以上のようにして第３図に示される断面構造
となる。
このようにして得られたレチクル２は第２図に示される
カセット７内に収容固定される。該収容手順は、まずカ
セット７内のばね８等の付勢手段を付勢方向に抗して保
持し、この状態で金属薄膜５の面が上面、すなわち露出
面となるようにしてレチクル２を側方よりスライドさせ
ながら同図の矢印方向に挿入する。ここで、本実施例で
用いられるカセット７は少なくとも、前記金属薄膜５と
接触される部分が導電性金属で構成されており、該カセ
ット部分はアースされている。
カセット７内に収容固定される。該収容手順は、まずカ
セット７内のばね８等の付勢手段を付勢方向に抗して保
持し、この状態で金属薄膜５の面が上面、すなわち露出
面となるようにしてレチクル２を側方よりスライドさせ
ながら同図の矢印方向に挿入する。ここで、本実施例で
用いられるカセット７は少なくとも、前記金属薄膜５と
接触される部分が導電性金属で構成されており、該カセ
ット部分はアースされている。
このようにレチクル２はカセット７に収容された状態で
、第１図（ａ）に示されるように電子線６がＸＹ力方向
走査制御されてレチクル面（金属薄膜面）上を照射する
。
、第１図（ａ）に示されるように電子線６がＸＹ力方向
走査制御されてレチクル面（金属薄膜面）上を照射する
。
ここで、第１図■に示されるように、電子線６は金属薄
膜５を透過してその下層のフォトレジスト膜４に達する
。ここで、フォトレジスト膜４において電子線６の照射
された範囲４ａは化学的特性が変化し、いわゆる潜像が
形成された状態となる。
膜５を透過してその下層のフォトレジスト膜４に達する
。ここで、フォトレジスト膜４において電子線６の照射
された範囲４ａは化学的特性が変化し、いわゆる潜像が
形成された状態となる。
この状態で、前記レチクル２をカセット７より取り出し
てアルカリ性の水溶液、あるいはＴＭＡＲ＜ｆトラメチ
ルアンモニウムハイドロオキサイド）等の有機系の現像
液によって潜像形成部分（電子線照射範囲４ａ）の金属
薄膜５およびフォトレジスト膜４を除去する。これによ
って第１図（Ｃ）に示されるように、レチクル基板１上
にフォトレジスト膜４による所定パターンが形成される
。
てアルカリ性の水溶液、あるいはＴＭＡＲ＜ｆトラメチ
ルアンモニウムハイドロオキサイド）等の有機系の現像
液によって潜像形成部分（電子線照射範囲４ａ）の金属
薄膜５およびフォトレジスト膜４を除去する。これによ
って第１図（Ｃ）に示されるように、レチクル基板１上
にフォトレジスト膜４による所定パターンが形成される
。
このように、本実施例−では金属薄膜５とフォトレジス
ト膜４との同一工程における同時除去が可能であるため
、パターン形成に際して処理工程が増加することはない
。
ト膜４との同一工程における同時除去が可能であるため
、パターン形成に際して処理工程が増加することはない
。
次に、上記により残着状態となっているフォトレジスト
膜４をマスクとして遮光膜３のエツチング処理を行う。
膜４をマスクとして遮光膜３のエツチング処理を行う。
このようなエツチング処理は公知技術のため詳細な説明
を省略するが、当該エツチング処理によって第１図（６
）に示されるような、遮光膜３による回路パターンが完
成される。
を省略するが、当該エツチング処理によって第１図（６
）に示されるような、遮光膜３による回路パターンが完
成される。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、以上の実施例では５；１の縮小投影露光を行
うレチクルを例に説明したが、■＝１の等倍露光を行う
いわゆるマスクであってもよい。
うレチクルを例に説明したが、■＝１の等倍露光を行う
いわゆるマスクであってもよい。
また、以上の説明では主として本発明者によってなされ
た発明をその利用分野である、レチクルの形成に適用し
た場合について説明したが、これに限定されるものでは
なく、たとえば半導体ウェハ上における電子線によるパ
ターンの直接描画にも適用できる。
た発明をその利用分野である、レチクルの形成に適用し
た場合について説明したが、これに限定されるものでは
なく、たとえば半導体ウェハ上における電子線によるパ
ターンの直接描画にも適用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、基板上の金属薄膜を通じてフォトレジスト膜
に対して電子線照射を行うことにより、照射の際の電子
は金属薄膜を通じて外部に放出されるため、フォトレジ
スト膜あるいは下層の基礎膜への帯電を確実に防止でき
、正確な電子線の照対制御を実現できる。
に対して電子線照射を行うことにより、照射の際の電子
は金属薄膜を通じて外部に放出されるため、フォトレジ
スト膜あるいは下層の基礎膜への帯電を確実に防止でき
、正確な電子線の照対制御を実現できる。
第１図（ａ）〜（ｄ）は本発明の実施例である回路パタ
ーンの描画方法の手順を示す説明図、 第２図は本発明による一実施例に用いられるカセットを
示す斜視図、 第３図は実施例のレチクルの断面構造を示す断面図、 第４図は従来技術のカセット構造を示す断面図、第５図
は従来技術におけるマスクの断面構造を示す断面図であ
る。 １・・・レチクル基板、２・・・レチクル、３・・・遮
光膜、４・・・フォトレジスト膜、４ａ・・・電子線照
射範囲、５・・・金属薄膜、６・・・電子線、７・・・
カセット、８・・・ばね（付勢手段）、１１・・・マス
ク、１２・・・カセット、１３・・・ばね（付勢手段）
、１４・・・アースビン、１５・・・マスク基板。 第 図 第 図 ／
ーンの描画方法の手順を示す説明図、 第２図は本発明による一実施例に用いられるカセットを
示す斜視図、 第３図は実施例のレチクルの断面構造を示す断面図、 第４図は従来技術のカセット構造を示す断面図、第５図
は従来技術におけるマスクの断面構造を示す断面図であ
る。 １・・・レチクル基板、２・・・レチクル、３・・・遮
光膜、４・・・フォトレジスト膜、４ａ・・・電子線照
射範囲、５・・・金属薄膜、６・・・電子線、７・・・
カセット、８・・・ばね（付勢手段）、１１・・・マス
ク、１２・・・カセット、１３・・・ばね（付勢手段）
、１４・・・アースビン、１５・・・マスク基板。 第 図 第 図 ／
Claims (1)
- 【特許請求の範囲】 １、基板上に所定の回路パターンを形成する際に、基板
上の基礎膜上にフォトレジスト膜を形成した後、該フォ
トレジスト膜上に金属薄膜を被着し、該金属薄膜を透過
させてその下層のフォトレジスト層への電子線照射を行
うことを特徴とする回路パターンの描画方法。 ２、前記基板が透明体からなるマスク基板であり、該マ
スク基板上に形成された基礎膜が遮光膜であることを特
徴とする請求項１記載の回路パターンの描画方法。 ３、電子線照射後に、該電子線照射部分の金属薄膜とフ
ォトレジスト膜とを処理液によって同一工程で除去する
ことを特徴とする請求項１記載の回路パターンの描画方
法。 ４、上記金属薄膜が５０〜２００オングストロームの膜
厚で形成されたアルミニウム被膜であることを特徴とす
る請求項１記載の回路パターンの描画方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175029A JPH0226016A (ja) | 1988-07-15 | 1988-07-15 | 回路パターンの描画方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175029A JPH0226016A (ja) | 1988-07-15 | 1988-07-15 | 回路パターンの描画方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0226016A true JPH0226016A (ja) | 1990-01-29 |
Family
ID=15988973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63175029A Pending JPH0226016A (ja) | 1988-07-15 | 1988-07-15 | 回路パターンの描画方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0226016A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06193065A (ja) * | 1992-12-24 | 1994-07-12 | Giken Seisakusho Co Ltd | コンクリート杭の圧入引抜機と圧入工法 及びその挟持方法 |
| JPH06200525A (ja) * | 1992-12-28 | 1994-07-19 | Giken Seisakusho Co Ltd | 杭の圧入方法及びその杭圧入引抜機 |
| JPH06228960A (ja) * | 1993-01-28 | 1994-08-16 | Giken Seisakusho Co Ltd | 杭圧入方法及び杭圧入引抜機 |
| KR100402990B1 (ko) * | 2001-10-26 | 2003-10-23 | 한국과학기술연구원 | 자외선 리가기술을 이용한 광스위치 제조방법 |
| JP2009268977A (ja) * | 2008-05-08 | 2009-11-19 | Mitsubishi Rayon Co Ltd | 薄膜金属層を有する塗膜表面に凹凸を生じさせる方法 |
| EP4588657A4 (en) * | 2022-09-14 | 2026-01-28 | Mitsubishi Chem Corp | METHOD FOR MANUFACTURING CONDUCTIVE FILM, METHOD FOR MANUFACTURING MASK, METHOD FOR MANUFACTURING SEMICONDUCTIVE DEVICES, METHOD FOR DEFECT TESTING FOR CONDUCTIVE FILM AND DEFECT TESTING DEVICE |
-
1988
- 1988-07-15 JP JP63175029A patent/JPH0226016A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06193065A (ja) * | 1992-12-24 | 1994-07-12 | Giken Seisakusho Co Ltd | コンクリート杭の圧入引抜機と圧入工法 及びその挟持方法 |
| JPH06200525A (ja) * | 1992-12-28 | 1994-07-19 | Giken Seisakusho Co Ltd | 杭の圧入方法及びその杭圧入引抜機 |
| JPH06228960A (ja) * | 1993-01-28 | 1994-08-16 | Giken Seisakusho Co Ltd | 杭圧入方法及び杭圧入引抜機 |
| KR100402990B1 (ko) * | 2001-10-26 | 2003-10-23 | 한국과학기술연구원 | 자외선 리가기술을 이용한 광스위치 제조방법 |
| JP2009268977A (ja) * | 2008-05-08 | 2009-11-19 | Mitsubishi Rayon Co Ltd | 薄膜金属層を有する塗膜表面に凹凸を生じさせる方法 |
| EP4588657A4 (en) * | 2022-09-14 | 2026-01-28 | Mitsubishi Chem Corp | METHOD FOR MANUFACTURING CONDUCTIVE FILM, METHOD FOR MANUFACTURING MASK, METHOD FOR MANUFACTURING SEMICONDUCTIVE DEVICES, METHOD FOR DEFECT TESTING FOR CONDUCTIVE FILM AND DEFECT TESTING DEVICE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656397A (en) | Mask having a phase shifter and method of manufacturing same | |
| EP0489542B1 (en) | Lithographic techniques | |
| US9760008B2 (en) | Direct current superposition freeze | |
| US20040005516A1 (en) | Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer | |
| US6723475B2 (en) | Reflection-type mask for use in pattern exposure, manufacturing method therefor, exposure apparatus, and method of manufacturing a device | |
| US6881524B2 (en) | Photolithography method including a double exposure/double bake | |
| US6017658A (en) | Lithographic mask and method for fabrication thereof | |
| US4814244A (en) | Method of forming resist pattern on substrate | |
| US20020045132A1 (en) | Pattern forming method and pattern forming apparatus | |
| US8974683B2 (en) | Method and system for modifying resist openings using multiple angled ions | |
| EP0604054B1 (en) | Electron beam lithography with reduced charging effects | |
| US6096459A (en) | Method for repairing alternating phase shifting masks | |
| US20040253802A1 (en) | Method of plating electrode formation | |
| JP3475314B2 (ja) | レジストパターン形成方法 | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JP2001272769A (ja) | フォトマスクおよびその製造方法、ならびに半導体装置の製造方法 | |
| KR20040002491A (ko) | 레지스트 패턴의 제조 방법 | |
| EP1169670B1 (en) | Photolithography method | |
| JP3222531B2 (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| KR20000017439A (ko) | 습식 처리에 따른 레지스트막 현상 공정을 구비하는 반도체장치의 제조방법 | |
| JP3722597B2 (ja) | 水溶性ポリマーの塗布方法及びパターン形成方法 | |
| JP4425720B2 (ja) | パターン形成方法 | |
| JP2664218B2 (ja) | 白点修正方法 |