JPH0226464B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、制御論理スイツチ回路を有するクロ
ツク発生器によつて、変成器を介して制御される
スイツチングトランジスタの導通相の開始および
終了を決め、かつ変成器の１次巻線には直流電圧
変換器の入力電圧から導出される電圧を供給し、
また第１の２次巻線にスイツチングトランジスタ
に対するベース電流を生ぜしめる、１次巻線およ
び少くとも２つの２次巻線を具備した変成器に蓄
積されたエネルギによつて直流電圧変換器の調整
素子として動作するスイツチングトランジスタを
変成器によつて制御する方法およびこの方法を実
施するための回路装置に関する。

直流電圧変換器におけるスイツチングトランジ
スタは種々異なつた形式で制御することができ
る。変成器による制御によつて制御電力を最も少
なく保持することができる。

ドイツ連邦共和国特許第2014218号明細書から、
調整素子として動作するスイツチングトランジス
タ用の制御回路が公知である。その際このトラン
ジスタの導通相は、クロツク発生器に生じる投入
接続パルスを用いて制御用トランスを介して開始
されかつベース電流はスイツチングトランジスタ
の制御回路に電流を正帰還結合することによつて
供給され、その場合クロツク発生器がスイツチン
グトランジスタの導通相を反対の極性を有する短
いパルスによつてその都度制御する。この回路で
は数多くの用途に対しベース回路に極めて高いベ
ース電流が流れる。更にこの回路は、例えば負荷
抵抗での電圧のような外部の制御量によつては制
御するのが難しい。

本発明の課題は、冒頭に述べた形式のスイツチ
ングトランジスタを変成器によつて制御する方法
から出発して、僅かな損失電力しか発生せずかつ
外部の制御量によつて容易かつ迅速に制御される
回路構成を可能にする方法を提供することであ
る。

この課題は本発明によつて次のように解決され
る。即ちスイツチングトランジスタの遮断状態に
おいてスイツチングトランジスタの引続く制御の
ために必要なエネルギーに達した後１次巻線のエ
ネルギー受取り電流を遮断し、かつ受取つたエネ
ルギを第２の２次巻線の短絡によるスイツチング
トランジスタの投入接続まで変成器鉄心に蓄積
し、またこの短絡を制御段によつて生ぜしめ、か
つ制御論理スイツチ回路の信号による短絡の終了
後変成器の蓄積されたエネルギを第１の２次巻線
に送出し、これによりスイツチングトランジスタ
を導通相に移行せしめる。

制御論理スイツチ回路に切換基準として出力電
圧に比例する値を供給すると特に有利である。こ
れにより、本発明の直流電圧変換器が、つまりク
ロツク発信器によつて供給されるクロツクパルス
のパルス幅を変えることによつて負荷の変動に迅
速に応動できるようになる。

１次巻線のエネルギ受取り電流を、制御論理ス
イツチ回路によつて供給されるリセツトパルスの
発生後ようやく投入接続するようにすれば、寄生
容量によつて生じる障害パルスまたはスイツチン
グトランジスタの変換されたデプレツシヨン電流
が１次巻線のエネルギー受取り電流に不利に作用
することはなくなる。

１次巻線のエネルギ受取り電流の投入接続を可
能にするリセツトパルスを、制御論理スイツチ回
路またはクロツク発生器によつて、スイツチング
トランジスタの投入接続時点間間隔の丁度後半の
開始時またはそれより多少遅めの時点で供給する
ようにすると、損失エネルギーは一層低減され
る。変成器鉄心に蓄積されるエネルギを、即ちエ
ネルギ蓄積時間を短縮することによつて損失から
相当免れるようにすることができる。

特許請求の範囲第５項および第６項に記載の特
徴を備えることによつて本発明の方法を実施する
にあたり回路装置が得られる。

特許請求の範囲第６項記載の特徴を有する回路
装置は、制御論理回路への給電電圧が欠けている
または著しく小さい場合にスイツチングトランジ
スタの制御を妨げるのに特に適している。本発明
の回路装置では、帰還結合に用いられる１次巻線
において入力電圧を直流電圧変換器に結合するス
イツチの閉成時に障害パルスが（寄生容量によつ
て）形成される。この障害パルスは変成器を用い
て変換され、かつ制御段の回路定数を適当に定め
ることによつて第１の２次巻線に、スイツチング
トランジスタを導通相に制御するには十分でない
程度の電圧を発生せしめる。

次に本発明を図示の実施例に基づいて詳細に説
明する。

第１図に図示のように入力電圧源Ueに並列に、
前置抵抗Ｒ１と、第１のトランジスタTs１のコ
レクタ−エミツタ間と、変成器の１次巻線Ｗ
と、電流測定抵抗Ｒ２とから成る直列回路が設け
られている。第１のトランジスタは、ツエナーダ
イオードGr１および抵抗Ｒ１１と一緒に定電流
源として作用する。直流電圧変換器のスイツチン
グトランジスタTSのスイツチング区間は、入力
電圧Ueと平滑チヨークDrを介して負荷抵抗RLと
の間に位置している。負荷抵抗RLに並列に充電
コンデンサCLが設けられている。フリホイール
ダイオードDFはスイツチングトランジスタTSの
エミツタおよび平滑チヨークDrの共通の接続点
とは反対側の平滑チヨークDrの回路点をアース
に接続する。スイツチングトランジスタTSのベ
ースは、第１の２次巻線ＷとダイオードＤ１１
を用いて橋絡されている放電コンデンサｃ１１と
から成る直列回路を介してそのエミツタに接続さ
れている。この特別な回路構成はスイツチングト
ランジスタTSの遮断相の間のスイツチングトラ
ンジスタTSのキヤリヤをデプレツシヨンするた
めに用いられる。クロツク発生器TGはクロツク
パルスを供給し、これらのパルスからスイツチン
グトランジスタTSを開放する制御パルスとスイ
ツチングトランジスタTSを閉成するための制御
パルスが得られる。直流電圧変換器が安定化電源
として調整動作するようにすべき場合には、クロ
ツク発生器TGのクロツクパルスのパルス接続時
間は制御論理スイツチ回路SLによつて変えられ
る。切換基準として有利には出力電圧を用いるこ
とができる。出力電圧、クロツク発生器TGおよ
び制御論理スイツチ回路SLからどのようにして
制御段SSに対する制御信号を得ることができる
かは、ドイツ連邦共和国特許公開第2715571号公
報から公知である。更にこの公開公報において、
リセツトパルスRipを制御論理スイツチ回路SLま
たはクロツク発生器TGから得ることも公知であ
る。

制御トランジスタTs２のコレクタ−エミツタ
間に、第２の２次巻線ＷとダイオードＤ１２と
から成る直列回路が接続されている。

さてこの回路の動作を以下に説明する。

論理スイツチ回路SLまたはクロツク発生器TG
からスイツチングトランジスタTSを遮断するた
めの信号が致来すると（制御トランジスタTs２
のベースが制御されると）、制御トランジスタTs
２は導通状態になり（第２ａ図のｃ参照）、かつ
変成器の第２の２次巻線Ｗは短絡される。この
結果スイツチングトランジスタTSはターンオフ
時間ts後に遮断される（第２ａ図のａ参照）。

制御トランジスタTs２の導通後制御段SSの電
流回路には、蓄積された残留エネルギーによつて
惹起される電流のみが２次巻線Ｗ、ダイオード
Ｄ１２および制御トランジスタTs２のコレクタ
−エミツタ間を介して流れる。

さて制御論理スイツチ回路SLからリセツトパ
ルスRipが双安定比較増幅器Ｖの反転入力側に供
給されると、この増幅器はリセツトされ、これに
より第１のトランジスタTs１を導通状態に切換
える。その際入力電圧源Ueからエネルギー受取
り電流JWが抵抗Ｒ１、導通状態の第１のトラ
ンジスタTs１、１次巻線Ｗおよび電流測定抵
抗Ｒ２を介して流れる。それにより１次巻線Ｗ
を介して変成器鉄心にエネルギーが蓄積される
（第２ａ図ｅ参照）。スイツチングトランジスタ
TSを後で制御するのに必要なエネルギーに達す
ると、双安定比較増幅器Ｖの非反転入力側の電位
は、基準電圧Urefによつて前以つて決められて
いる、反転入力側に加えられる電位より高くな
る。そこで双安定比較増幅器Ｖの出力側は高電位
になり、かつ抵抗Ｒ３およびＲ４を介してこの状
態を保持する。これにより第１のトランジスタ
Ts１はもはやベース電流を得なくなる（第２ａ
図ｂ）。

第２の２次巻線ＷはトランジスタTs２によ
つて短絡されるので、この電流回路では殆んど損
失が生ぜず、受取つたエネルギは蓄積されて、ス
イツチングトランジスタTSの投入接続まで問題
にならない程度しか失なわれない。その際変成比
Ｗ：Ｗは、２次巻線Ｗの短絡の際にこの２
次巻線に誘起される電圧が、スイツチングトラン
ジスタTSを導通制御するのに十分でない程度の
大きさに選択されなければならない。さてスイツ
チングトランジスタTSが導通状態になるべきと
き、トランジスタTs２は制御論理スイツチ回路
SLの出力信号によつて遮断される。その際巻線
Ｗに生じる比較的高い電圧が巻線Ｗに誘起さ
れ、スイツチングトランジスタTSの導通制御が
行なわれる。変成器はそのエネルギー受取りの
間、スイツチングトランジスタTSの全導通相の
間このトランジスタを導通状態に保持するのに十
分な多くのエネルギーを蓄積する。第２の２次巻
線を介して流れる電流は、変成比に基づいて比較
的小さいので、エネルギー蓄積期間中（トランジ
スタTs２の導通時）ほんの僅かな損失電力しか
発生しない。またトランジスタTs１はまだ遮断
状態にあるので巻線Ｗにエネルギーが逆に伝送
されることは有り得ない。

リセツトパルスRipを、スイツチングトランジ
スタTSの投入接続時点間の丁度真中で得るよう
にすると有利である（第２ａ図のｄ）。その場合
１次巻線Ｗには、スイツチングトランジスタ
TSの遮断相の後半になつてはじめてエネルギー
受取り電流JWが流れる（第２ａ図ｅ参照）。そ
の場合変成器には、蓄積されたエネルギーを損失
するには僅かな時間しか残らない。

第２ｂ図には、別の時点におけるエネルギー受
取りが図示されている。リセツトパルスRipが、
丁度スイツチングトランジスタTSのターンオフ
時間tsの間に得られれば、比較増幅器Ｖはまだ遮
断されている。従つて増幅器は、障害パルスJst
に応当することは有り得ない。リセツトパルス
Ripは、スイツチングトランジスタTSの遮断後
高電位から低電位に移行するので、これにより双
安定比較増幅器Ｖの反転入力側には抵抗Ｒ１２を
介して基準電圧Urefのみが加えられる。

変成器の１次巻線Ｗにおけるエネルギー受取
り電流が、スイツチングトランジスタTSのベー
ス−エミツタ帯域からキヤリヤをデプレツシヨン
する間著しく高い値に上昇することができないよ
うに、電流は抵抗Ｒ１、ツエナーダイオードGr
１、トランジスタTs１から成る電流制限回路に
よつて制限される。

次に第３図に用いて第３の発明について詳細に
説明する。

第３図に示すように入力電圧源Ueが、出力変
圧器Trの１次巻線WPと変成器の１次巻線Ｗと
スイツチングトランジスタTSのスイツチング区
間とから成る直列回路に並列に設けられている。
スイツチングトランジスタTSのベース−エミツ
タ間は抵抗によつて橋絡されており、この抵抗に
は第１の２次巻線ＷとコンデンサＣ３とから成
る直列回路が並列に設けられている。

入力電圧源Ueに抵抗を介して接続されている、
変成器の巻線Ｗは制御トランジスタTs２の閉
成時（第４図ｃの電流波形図の時点ｔ１）にエネ
ルギーを受取る。この巻線に流れる電流Ｗは
第４図ｂに示すようにまず急峻な側縁でもつてリ
ニヤに上昇し、それから指数関数的な経過に移行
しかつ最後に変成器の飽和状態において一定に維
持される。この定電流はこの巻線Ｗに直列接続
された制限抵抗によつて決まる。制御トランジス
タTs２が制御論理スイツチ回路SLによつて遮断
されると（時点ｔ２）、変成器はその蓄積された
エネルギーを２次巻線Ｗを介してスイツチング
トランジスタTSに送出し、これによりスイツチ
ングトランジスタが第４図ａに示すように導通状
態になる。そこで１次巻線Ｗ、第１の２次巻線
Ｗおよび第２の２次巻線Ｗから成る変成器は
電流変換器として動作するので、スイツチングト
ランジスタTSのコレクタ電流の一部は変成比に
相応するベース電流として変成器の巻線Ｗを介
して流れる。制御論理スイツチ回路SLからスイ
ツチングトランジスタTSをしや断するための信
号が到来すると、制御トランジスタTs２はオン
状態になりかつ変成器は巻線Ｗを介して短絡さ
れる。この短絡は変成器結合される。即ち変成器
結合によりその他の巻線には非常に小さな電圧し
か生じない。そこでスイツチングトランジスタ
TSのベース電流はもはや流れないので、スイツ
チングトランジスタTSはオフ状態となる。その
際荷電キヤリヤはコンデンサＣ３によつてスイツ
チングトランジスタTSのベース−エミツタ帯域
から空乏化される。この空乏化の後変成器はエネ
ルギーを別の変成器巻線Ｗを介して受取るよう
になる。２次巻線WSを有する出力変圧器Trの１
次巻線WPに並列に常に、例えば巻線容量または
火花防止のためのコンデンサによつて形成される
容量Cpが存在する。

回路素子Ｒ２１，Gr２１，Ｃ２１はスイツチ
ングトランジスタTSを電圧ピークに対して保護
する。この保護回路は“Schaltnet−zteile”
（Ｊ・Wuestehube著、Espert社刊、Gratenau、
1979年、第81頁図2.23）から公知である。スイツ
チＳ１が閉成されると容量Cp、変成器の１次巻
線Ｗ、ダイオードGr２１およびコンデンサＣ
２１を介して電流パルスが流れる。この電流パル
スは変換されかつ第１の２次巻線Ｗにおいて変
成比に相応する電流を発生し、この電流によりス
イツチングトランジスタTSがオン状態に制御さ
れる。コレクタ電流の帰還結合によりスイツチン
グトランジスタTSは、制御トランジスタTs２が
オン状態になりかつ第２の２次巻線Ｗを介して
変成器、ひいてはスイツチングトランジスタTS
の制御部を短絡するまでの間オン状態にとどま
る。

入力電圧Ueは比較的広範囲において変化する
可能性が大きいが、制御論理スイツチ回路SLに
対する電圧を安定した状態に保持すべきであるの
で、制御論理スイツチ回路SLは有利には損失調
整器から給電される。しかし結果的に、入力電圧
の印加後制御論理スイツチ回路に対する給電電圧
は比較的緩慢にしか上昇することができないこと
になる。

制御論理スイツチ回路SLの給電電圧が著しく
小さい場合に直流電圧変換器の安定化制御動作を
妨げないようにするためには、制御論理スイツチ
回路の給電電圧が著しく小さい場合に制御トラン
ジスタTs２を持続的にオン状態に保持しかつこ
れによりスイツチングトランジスタTSをオフ状
態にすることは公知である。

しかしこの保護は、入力電圧Ueの印加後制御
論理スイツチ回路SLに対する給電電圧が、制御
トランジスタTs２の制御を可能にする値に上昇
するまでの間は行なわれない。即ち、入力電圧の
印加後、制御トランジスタTs２は所定の遅延時
間後漸くオン状態になり、従つてスイツチングト
ランジスタTSをオフ状態とすることができる。

この遅延時間の間、障害電流パルスによつてオ
ン状態となつたスイツチングトランジスタTSは
オン状態に保たれる。遅延時間が比較的長い場合
入力電圧Ue印加後スイツチングトランジスタTS
のコレクタ電流は許容されない程高い値に上昇す
るおそれがある。遅延時間が著しく長くなれば出
力変圧器Trは飽和状態になり、このためにスイ
ツチングトランジスタTSは破壊される。

そこで制御論理スイツチ回路SLに対する給電
電圧が極めて小さいかまたは消失した場合にスイ
ツチングトランジスタTSが制御されるのを防止
するために、第２の２次巻線Ｗ、ダイオードＤ
１２、制御トランジスタTs２から成る制御段が
保護回路として形成される。その際制御トランジ
スタTs２として、トランジスタTs２，Ts３、抵
抗Ｒ６およびＲ７から成る回路が使用された。こ
の回路は制御論理スイツチ回路によつて制御され
る場合単一のスイツチとして動作し、制御論理ス
イツチ回路によつて制御されない場合には、電圧
utの上昇に伴つて低抵抗になる電圧制御される抵
抗のように作用する。

それからスイツチＳ１が閉ざされると障害電流
パルスが変成器の１次巻線Ｗを介して流れる。
この障害電流パルスは変換されかつなお電圧制御
される抵抗として作用する回路に電圧降下ｕ１を
発生する。その際第２の２次巻線Ｗに現れる電
圧は変換されかつ第１の２次巻線Ｗに、変換比
に相応して小さな電圧を発生する。抵抗Ｒ７は、
変換された障害電流パルスによつて、電圧utしか
発生することがないように選定されている。つま
りこの電圧utでは、第１の２次巻線Ｗにおいて
変換された電圧が、スイツチングトランジスタ
TSが制御されることがない程度に小さく維持さ
れる。

【図面の簡単な説明】

第１図は本発明の回路装置の回路略図、第２ａ
図および第２ｂ図は第１図の回路装置の各素子で
の電流経過を示す波形図、第３図は変成器による
帰還結合部を有する別の本発明の回路装置の回路
略図、第４図は第３図の回路の動作を説明する波
形図である。 Ue……入力電圧源、Ｗ，Wp……１次巻線、
Ｗ，Ｗ，Ｗ，WS……２次巻線、Ts１……
第１のトランジスタ、TS……スイツチングトラ
ンジスタ、RL……負荷抵抗、CL……充電コンデ
ンサ、DF……フリーホイールダイオード、Ｃ１
１……放電コンデンサ、TG……クロツク発生
器、SL……制御論理スイツチ回路、SS……制御
段、Rip……リセツトパルス、Ts２……制御トラ
ンジスタ、Ｖ……双安定比較増幅器、JW……
エネルギー受取り電流、Uref……基準電圧、Tr
（WS，WP）……出力変圧器、Ｓ１……スイツ
チ、LR……スライド調整器、Ts２，Ｄ１２、第
２の２次巻線Ｗ……制御段、Ts３……トラン
ジスタ、Ｗ……変成器巻線。

Claims (1)

1. 【特許請求の範囲】 １ 制御論理スイツチ回路を有するクロツク発生
   器によつて、変成器を介して制御されるスイツチ
   ングトランジスタの導通相の開始および終了を決
   め、かつ変成器の１次巻線には直流電圧変換器の
   入力電圧から導出される電圧を供給し、また第１
   の２次巻線にスイツチングトランジスタに対する
   ベース電流を生ぜしめる、１次巻線および少なく
   とも２つの２次巻線を具備した変成器に蓄積され
   たエネルギーによつて直流電圧変換器の調整素子
   として動作するスイツチングトランジスタを変成
   器によつて制御する方法において、スイツチング
   トランジスタTSの遮断状態においてスイツチン
   グトランジスタの引続く制御のために必要なエネ
   ルギーに達した後１次巻線Ｗのエネルギ受取り
   電流を遮断し、かつ受取つたエネルギーを第２の
   ２次巻線Ｗの短絡によつて、スイツチングトラ
   ンジスタTSの投入接続まで変成器鉄心に蓄積し、
   また該短絡を制御段SSによつて生ぜしめ、かつ
   制御論理スイツチ回路SLの信号による短絡の終
   了後変成器の蓄積されたエネルギを第１の２次巻
   線Ｗに送出し、これによりスイツチングトラン
   ジスタTSを導通相に移行せしめることを特徴と
   する直流電圧変換器の調整素子として動作するス
   イツチングトランジスタを変圧器を用いて制御す
   る方法。 ２ 制御論理スイツチ回路SLに切換基準として、
   出力電圧に比例する値を供給する特許請求の範囲
   第１項記載の方法。 ３ １次巻線Ｗのエネルギー受取り電流を、制
   御論理スイツチ回路SLからリセツトパルスRipが
   供給されてはじめて投入接続する特許請求の範囲
   第１項記載の方法。 ４ 制御論理スイツチ回路SLまたはクロツク発
   生器TGによつてリセツトパルスRipを、スイツ
   チングトランジスタの投入接続時点間間隔の後半
   の開始時点でまたはそれより多少遅れめに供給
   し、該パルスによつて１次巻線Ｗのエネルギ受
   取り電流の投入接続を行なう特許請求の範囲第１
   項記載の方法。 ５ スイツチングトランジスタのエミツタとベー
   スとの間に、変成器の第１の２次巻線とダイオー
   ドを用いて橋絡されている放電コンデンサとから
   成る直列回路が設けられている、１次巻線および
   少なくとも２つの２次巻線を具備した変成器に蓄
   積されたエネルギーによつて直流電圧変換器の調
   整素子として動作するスイツチングトランジスタ
   を変成器によつて制御する方法を実施するための
   回路装置において、入力電圧源Ueと並列に、抵
   抗Ｒ１とエネルギー受取り電流を遮断する第１の
   トランジスタTs１のエミツタ−コレクタ間と変
   成器の１次巻線Ｗと電流測定抵抗Ｒ２とから成
   る直列回路が設けられており、かつ１次巻線Ｗ
   と電流測定抵抗Ｒ２との間の接続点は第１の抵抗
   Ｒ３を介して、第１のトランジスタTs１を遮断
   する双安定比較増幅器Ｖの非反転入力側に接続さ
   れており、かつ該比較増幅器Ｖの出力側と非反転
   入力側との間には第２の抵抗Ｒ４が設けられてお
   り、かつ該比較増幅器の反転入力側は１方では第
   ３の抵抗Ｒ１２を介して基準電圧源Urefに接続
   されており、他方では制御論理スイツチ回路SL
   に接続されており、かつ制御トランジスタTs２
   のエミツタ−コレクタ間は第２の２次巻線Ｗに
   並列に設けられており、かつ制御トランジスタ
   Ts２のベースは制御論理スイツチ回路SLに接続
   されていることを特徴とする回路装置。 ６ 変成器を有する直流電圧変換器の、調整素子
   として動作するスイツチングトランジスタTSを、
   制御論理スイツチ回路SLを有するクロツク発生
   器TGによつて変成器により制御するための回路
   装置であつて、前記変成器が１次巻線Ｗおよび
   ２次巻線を有しておりかつ該１次巻線Ｗはスイ
   ツチングトランジスタTSのスイツチ区間に直列
   にありかつ第１の２次巻線Ｗは該スイツチング
   トランジスタTSのベースおよびベース抵抗に接
   続されておりかつ第２の２次巻線Ｗは制御トラ
   ンジスタTs２とダイオードＤ１２との直列回路
   に接続されており、かつ前記制御トランジスタ
   Ts２の導通時相の間前記変成器の前記第２の２
   次巻線Ｗは短絡されかつ該第２の２次巻線Ｗ
   の短絡電圧を前記第１の２次巻線Ｗに変換する
   ことによつて前記スイツチングトランジスタTS
   が阻止される形式のものにおいて、前記直流電圧
   変換器の入力電圧源に抵抗を介して接続されてい
   る別の変成器巻線Ｗが設けられており、該巻線
   は前記制御トランジスタTs２のスイツチ区間に
   直列に配置されており、前記別の変成器巻線Ｗ
   において前記制御トランジスタTs２の導通時相
   の期間エネルギー受取り電流が流れかつ該エネル
   ギー電流によつて受取られたエネルギーは前記ス
   イツチングトランジスタTSの投入接続まで前記
   変成器の変成器コアに蓄積可能であり、かつ前記
   制御トランジスタTs２はベースとエミツタとの
   間に抵抗Ｒ６を有し、かつ該制御トランジスタ
   Ts２のベースは別のトランジスタTs３のコレク
   タに接続されており、かつ該別のトランジスタ
   Ts３のベースは前記制御論理スイツチ回路SLの
   出力側と別の抵抗Ｒ７を介して前記制御トランジ
   スタTs２のエミツタとに接続されておりかつ該
   制御トランジスタTs２のコレクタは前記別のト
   ランジスタTs３のエミツタに接続されているこ
   とを特徴とする直流電圧変換器のスイツチングト
   ランジスタを変成器により制御するための回路装
   置。