JPH02265379A

JPH02265379A - 色補正装置

Info

Publication number: JPH02265379A
Application number: JP1086215A
Authority: JP
Inventors: Hajime Shiraishi; 肇白石
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-04-05
Filing date: 1989-04-05
Publication date: 1990-10-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、カラースキャナ、カラー複写機等、カラー原
稿を読み取り再生する装置に用いられる色補正装置に関
するものである。

従来の技術カラー原稿を読み取り再生する装置おいて、原稿を照ら
す光源、原稿からの反射光を色分解するカラーフィルタ
等の特性が理想的でない為に、原稿と再生画像に色の差
が生じる。従って原稿を忠実に再現する為に何らかの補
正を行う必要がある。

補正のやり方としては、例えば、補正前の色をｒｌｇ、
ｂとし補正後の色をＲ，ＧＳＢとすると、Ｒ＝ｃ１・ｒ
＋ｃ２ＩＩｇ十ｃ３・ｂ１Ｇ＝ｃ４−１ｒ＋ｃ５・ｇ＋
ｃ６１１ｂ１Ｂ＝ｃ７ａｒ＋ｃ８拳ｇ＋ｃ９・ｂという
様に被補正色に適度な係数を与えて加算することにより
補正データを得る。

第５図は従来の色補正装置を示すものである。

ｒ−、ｇｓｂは補正前のデータ、Ｒ，Ｇ、Ｂは補正後の
データ、ＤＲ２、ＤＧ２、ＤＢ２は補正中のデータ、１
００〜１０５は５１２にビットの読み出し専用メモリで
ある。各々８ビツトのデータｒ１ｇをアドレスとして読
み出し専用メモリ３０をアクセスすると８ビツトのデー
タＤＲ２（＝ｃ　１・ｒ＋ｃ２・ｇ）を得る。

更にこのＤＲ２と８ビツトのデータｂをアドレスとして
読み出し専用メモリ３３をアクセスして、８ビツトのデ
ータＢ　（＝ＤＲＺ＋ｃ３　・ｂ）を得る。ここでＣｌ
５ｃ２、Ｃ３は補正係数である。

ｇ、ｂについても同様に変換され、Ｇ、Ｂを得る。

この様にして１６ビツトアドレスの読み出し専用メモリ
を６個使用することにより色補正を実現している。

発明が解決しようとする課題しかしながらこの場合、２色の色データをパラレルにア
ドレスとして読出し専用メモリに印加し、得られたデー
タと他の色データとを更にパラレルにアドレスとして読
出し専用メモリに印加するので読み出し専用メモリが多
く必要であった。

課題を解決する為の手段この課題を解決するために本発明は、各々が複数ビット
で構成された複数の色データを複数ビットずつ時分割に
出力し、この時分割タイミングの信号と時分割出力され
た色データとをアドレスとして、補正された色データを
出力する記憶手段を設け、この記憶手段から順次出力さ
れる色データを加算する構成でなる。

作用この構成において、補正すべき色データが時分割されて
時分割のタイミング信号と伴に記憶手段にアドレス信号
として印加され、対応したアドレスに既往された補正デ
ータを時分割で出漁する。

この補正データを加算して補正された色データとする。

実施例以下、図に基づいて本発明の一実施例における色補正装
置について説明する。第１図は本発明の一実施例である
色補正装置を用いた印字装置のブロック図である。１０
１．１０２．１０３．１０４はカラーセンサでひとつの
センサに数百画素分の受光素子を備え、このセンサを４
つ並べて１ライン分のラインカラーセンサを構成してい
る。１０５はセンサ１０１〜１０４で読み取られＡ／Ｄ
コンバータでデジタル量に変換された色データを一時的
に記憶するバッファ回路である。このバッファ回路１０
５から後述の色補正回路１００内のタイミング回路４か
らの信号に同期して各画素の赤、緑、青の色データが画
素毎に順次送出される。

１００は色補正回路で、バッファ回路１０５から送られ
て（る各画素の色データｒｓｆＺｓｂをＲｌＧ、Ｂに変
換する回路である。１０９は色補正回路１００から出力
された色データに従って印字ヘッド１０６．１０７．１
０８を駆動するドライブ回路ある。

以上のように構成された印字装置のうち、色補正回路１
００の内部の構成を第２図に示す。ここで、１．２．３
は各々赤、緑、青の８ビツト色データの上位４ビツトか
下位４ビツトを選択するデータセレクタである。４はタ
イミング回路で、データセレクタ１〜３や読み出し専用
メモリ５や後述のラッチ回路７〜１３にタイミング信号
を送る。

６は加算器で読み出し専用メモリ５から出力される８ビ
ツトのデータとラッチ回路７から出力される８ビツトの
データを加算し和を出力する。ラッチ回路７は読みだし
専用メモリ５からの８ビツトの色データをタイミング回
路４からのタイミング信号がきたときラッチする。８．
９．１０もラッチ回路で加算器６からの８ビツトの色デ
ータをタイミング回路４からのタイミング信号が来たと
きラッチする。１１．１２．１３もラッチ回路でラッチ
回路８．９．１０でラッチされた８ビツトの色データを
タイミング回路４からのタイミング信号が来たときラッ
チする。４０はタイミング回路４からの信号を論理反転
する反転器である。１９〜２３はタイミング回路４に接
続されたタイミング信号線で、２４はタイミング信号２
０の反転信号、２５〜２７．３１〜３９は８ビツトの色
データを送る８ビツトパラレルのデータ線で、２８〜３
０は４ビツトの色データを送る４ビツトパラレル線であ
る。

ここで、色データの補正について大まかに説明すると、
データ線２５．２６．２７からデータセレクタ１．２．
３に各色データを入力すると、タイミング回路４からの
信号１９の論理レベルに従って上位４ビツトあるいは下
位４ビツトが選択され４ビツトの出力データ２８．２９
．３０を得る。

読みだし専用メモリ５にそれらのデータを入力すると、
タイミング回路４で決められた所定の期間に読み出し専
用メモリ５から色補正されたデータが順次出力される。

色補正されたデータはたとえば、ＲＨ＝（ｃｌ・ｒＨ＋ｃ２・ｇＨ＋ｃ３・ｂＨ）・１６ＲＬ＝　ｃｌ・ｒＬ＋ｃ２・ｇＬ＋ｃ３・ｂＬＧＨ＝（
ｃ４・ｒＨ＋ｃ５・ｇＨ＋ｃ６・ｂＨ）・１６ＧＬ＝　ｃ４・ｒＬ＋ｃ５・ｇＬ＋０６・ｂ−ＬＢＨ＝
（ｃｌ・ｒＨ＋ｃ８・ｇＨ＋ｃ９・ｂＨ）・１６ＢＬ＝　ｃｌ・ｒＬ＋ｃ８・ｇＬ＋ｃ９・ｂＬという様
な順序で出力される。ここで０１〜ｃ９は色補正係数、
ｒＨ，、ｇＨｓ　ｂＨ，ｒＬｓ　ｇＬｓｂＬは赤、緑、
青の補正前のデータの上位ビット及び下位ビット即ちデ
ータ線２８〜３０からのデータ、ＲＨ，ＧＨ，ＢＨ，Ｒ
Ｌ、ＧＬ、ＢＬは赤、緑、青の補正後のデータの上位ビ
ット分及び下位ビット分で３１のデータ線に順次出力さ
れるデータ、ＲＨ，ＧＨｌＢＨの係数１６は４ビツト分
シフトさせるための係数である。

出力されたデータ３１はタイミング回路４からの信号１
９のタイミングによりラッチ回路７にラッチされ、この
出力３２と読みだし専用メモリ５の出力３１を加算器６
に入力すると各色毎に上位ビット分と下位ビット分を加
算したデータ３３が加算器６から出力される。　このデ
ータ３３はタイミング回路４からの信号２０．２１およ
び２０を反転器４０で反転した信号２４のタイミングに
より、ラッチ回路８．９．１０にラッチされ、それぞれ
赤成分、緑成分、青成分に分離された出力３４．３５．
３６を得、更にこれらのデータ群は、タイミング回路４
からの信号１９によってそれぞれラッチ回路１１．１２
．１３にラッチされ１画素周期で同一タイミングの色補
正されたデータＲ１Ｇ、Ｂをデータ線３７．３８．３９
に得ることができる。

次に、タイミングチャートを使って色の補正の動作につ
いて詳細に説明する。第３図は本色補正回路の動作タイ
ミングを示すタイミングチャートである。ａ　１　）　
、ａ　２　）　、ａ　３　）はタイミング回路４からの
信号１９．２０．２１を示すタイミングである。。ｂｌ
）、ｂ２）　、ｂ３）はデータセレクタ１．２．３の出
力２８．２９．３０を示すタイミングである。ａｌ）の
論理レベルによってｂｌ）、ｂ２）、ｂ３）に示すよう
各色８ビットのデータは、上位４ビットデータｒＨ，ｇ
Ｈｓ　ｂＨ及び下位４ビットデータｒＬ、ｇＬ、ｂＬに
時分割される。

ｃｌ）は読み出し専用メモリ５の出力３１のタイミング
でａｌ）、ａ２）、ａ３）で示すアドレスのタイミング
により、色毎かつ上位・下位毎に時分割される。時分割
されたデータ列はそれぞれＲＨ＝　（ｃ　ｌ　番　ｒ　
Ｈ＋　ｃ　２　・　ｇ　Ｈ＋　ｃ　３　・　ｂ　Ｈ）・
１６ＲＬ＝　ｃｌ・ｒＬ＋ｃ２・ｇＬ＋ｃ３・ｂＬＧＨ＝（
ｃ４・ｒＨ＋ｃ５・ｇＨ＋ｃ６・ｂＨ）・　１６ＧＬ＝　　ｃ４・　ｒＬ＋ｃ５・　ｇＬ＋ｃ６・　ｂＬ
ＢＨ＝（ｃｌ・　ｒＨ＋ｃ８・ｇＨ＋ｃ９・ｂＨ）・　
１６ＢＬ＝　　ｃｌ・　ｒＬ＋ｃ８・ｇＬ＋ｃ９・ｂＬであ
る。つまり読み出し専用メモリ５は色データと、タイミ
ング信号とで決定されるアドレスに補正された色データ
を格納しており、これを出力するものである。ここで０
１〜ｃ９は色補正係数、ＲＨ，ＧＨｌＢＨＸＲＬ、ＧＬ
、ＢＬは赤、緑、青の補正後のデータの上位ビット分及
び下位ビット分である。

ｃ２）はラッチ回路７の出力３２のタイミングで、ａｌ
）の立ち上がりタイミングでラッチされることにより上
位ビット分のみのデータ列になる。

ｃ３）は加算器６の出力３３のタイミングで、ＣＩ）に
おける下位ビットのタイミングにおいて上位ビットと下
位ビットの加算出力を得ている。

ｄｉ）、ｄ２）、ｄ３）はラッチ回路８．９．１０の出
力３４．３５．３６のタイミングで、それぞれｃ３）の
立ち上がり、ｃ２）の立ち上がり、ｃ２）の立ち下がり
タイミングでラッチされ、補正された色データＲ，Ｇ、
Ｂを得る。更にｃ３）の立ち上がりタイミングでラッチ
回路１１．１２．１３は、ラッチ回路８．９．１０でラ
ッチされた色データを夫々ラッチするのでラッチ回路１
１．１２．１３から出力される色データはｅｌ）、ｅ２
）、ｅ３）で示すタイミングで、つまり１画素期間、赤
、緑、青の補正された色データを出力する。

次にセンサ１０１〜１０４のそれぞれのばらつきによっ
て補正の為の係数を変える必要があるが、これを行うた
めにタイミング回路４から信号線２２．２３に出力する
タイミング信号を用いるが、これを説明するタイミング
チャートを第４図に示す。ｆｌ）は１ライン分のバッフ
ァ１０５から出力されるいろデータのタイミングを示し
、ｇｌ）、ｇ２）はタイミング回路４から信号線２２．
２３に出力される信号を示し、ｈｌ）は読みだし専用メ
モリ５から出力される色データの出力タイミングを示す
。ここで、信号！ｓ２２．２３から出力される信号は読
みだし専用メモリ５にアドレスの１部として印加される
ためにセンサ１０１〜１０４の各ブロック毎にアドレス
領域が規程される。従って、読みだし専用メモリ５から
出力される色データはセンサ１０１〜１０４のブロック
毎にその補正量が異なり、各センサ１０１〜１０４の分
光感度特性のばらつきを補正することができる。

以上の如く、画素列の１画素期間を、少なくとも１画素
を構成する色数分に分割するタイミング信号と各色デー
タを上位ビットと下位ビットに分割するタイミング信号
と、上位ビットと下位ビットに分割されて送られて来る
各色データとをアドレスとして、係数を掛けられた色デ
ータを色毎に且つ上位・下位毎に順次発生する記憶手段
を有しているので、記憶手段としてのメモリの数が少な
くなる。

発明の効果以上のように本発明は、各々が複数ビットで構成された
複数の色データを時分割し、この分割タイミングの信号
と、時分割された色データとをアドレスとして、補正さ
れた色データを出力する記憶手段をもうけ、この記憶手
段から順次出力される色データを加算するようにしたの
で記憶手段にアドレス信号として入力される信号の数が
少なくなり、従って、記憶手段の容量が少な（てすむ。

【図面の簡単な説明】

第１図は本発明の一実施例である色補正回路を用いた印
字装置の構成を示すブロック図、第２図は本発明の一実
施例である色補正回路の構成を示すブロック図、第３図
、第４図は、第２図に示す色補正回路内に現れる各種信
号のタイミングを示すタイミングチャート、第５図は従
来の色補正回路の構成を示すブロック図である。７〜１３・・・ラッチ回路１０１〜１０４・・・センサｌＯＯ・・・色肩正回路代理人の氏名　弁理士　粟野重孝　ほか１名１．２．３
・・・データセレクタ５・・・読み出し専用メモリ４・・・タイミング回路６・・・加算器第図第図ｂ３ンＨＬＨＬＨＬＣ３）ｅ３）ｔ第図第図 −Ｋｔ）補正１１１

Claims

【特許請求の範囲】各々が複数ビットのパラレル信号で構成される複数色の
データを受けて、各色データを複数ビットずつ時分割し
て出力する時分割手段と、前記時分割手段に印加して時分割タイミングとするパル
スを発生するパルス信号発生手段と、前記時分割手段か
らのデータと前記パルス信号発生手段からの信号とをア
ドレスとして、補正された色データを出力する記憶手段
と、前記記憶手段から順次出力される補正された色データを
加算する手段と、を有することを特徴とする色補正装置。