JPH02266326A - ２端子型アクティブマトリクス液晶表示素子 - Google Patents
２端子型アクティブマトリクス液晶表示素子Info
- Publication number
- JPH02266326A JPH02266326A JP1088911A JP8891189A JPH02266326A JP H02266326 A JPH02266326 A JP H02266326A JP 1088911 A JP1088911 A JP 1088911A JP 8891189 A JP8891189 A JP 8891189A JP H02266326 A JPH02266326 A JP H02266326A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- threshold voltage
- active matrix
- crystal display
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 20
- 239000011159 matrix material Substances 0.000 title claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 6
- 239000010408 film Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000029305 taxis Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
液晶表示素子は低消費電力のフラットパネルデイスプレ
ィとして広く応用されている。中でも、スイッチング素
子を各画素に作り込んで駆動するアクティブマトリクス
方式は大容量高品質の表示素子としてテレビ、清報端末
等に用いられつつある。スイッチング素子としては３端
子型のＴＰＴ（薄膜トランジスタ）と２端子型のダイオ
ードやＭＩＭ等の非線形抵抗素子が使われる。商品化は
３端子型のＴＰＴが先行したが、２端子型は製造が３端
子型に対して簡単であり、今後が期待されている。
ィとして広く応用されている。中でも、スイッチング素
子を各画素に作り込んで駆動するアクティブマトリクス
方式は大容量高品質の表示素子としてテレビ、清報端末
等に用いられつつある。スイッチング素子としては３端
子型のＴＰＴ（薄膜トランジスタ）と２端子型のダイオ
ードやＭＩＭ等の非線形抵抗素子が使われる。商品化は
３端子型のＴＰＴが先行したが、２端子型は製造が３端
子型に対して簡単であり、今後が期待されている。
本発明は２端子型のスイッチング素子を用いた２端子型
アクティブマトリクス液晶表示素子に関する。
アクティブマトリクス液晶表示素子に関する。
第９．１Ｏ１１１，１２図に従来の２端子型スイツチ゛
ング素子を用いたアクティブマトリクス液晶表示素子の
画素の基本配置を示す。
ング素子を用いたアクティブマトリクス液晶表示素子の
画素の基本配置を示す。
第９図はダイオードリングといわれる方式である（特開
昭５９−５７２７３号公報）。
昭５９−５７２７３号公報）。
Ｃ１、Ｃ２、Ｃ３はデータ線５、Ｒ１，Ｒ２゜Ｒ３は走
査線６であり、その交点に対応して表示画素１０とダイ
オードリング２０が配置されている。各ダイオードリン
グは頭方向接続されたダイオード群２３と逆方向接続さ
れたダイオード群２２よりなっている。個々のダイオー
ド２１は通常ａ −３ｉのｐｉｎかシ璽ットキイで構成
される。
査線６であり、その交点に対応して表示画素１０とダイ
オードリング２０が配置されている。各ダイオードリン
グは頭方向接続されたダイオード群２３と逆方向接続さ
れたダイオード群２２よりなっている。個々のダイオー
ド２１は通常ａ −３ｉのｐｉｎかシ璽ットキイで構成
される。
第１３図はダイオードリング方式のアクティブマトリク
ス液晶表示素子の画素部を示し、（５）は断面図、Ｂ）
は平面図である。対向基板２とアクティブ基板１０２枚
の基板により液晶層３が挾持されている。アクティブ基
板上には走査線（又はデータ線）６とダイオードリング
による２端子型スイッチング素子４及び表示電極９が直
列に接続されて形成されている。対向基板上にはデータ
線（又は走査線）５が形成されている。該データ線（又
は走査線）５と表示電極９と、画電極に挾まれた領域の
液晶層６が、第９図に於ける表示画素１０に相当する。
ス液晶表示素子の画素部を示し、（５）は断面図、Ｂ）
は平面図である。対向基板２とアクティブ基板１０２枚
の基板により液晶層３が挾持されている。アクティブ基
板上には走査線（又はデータ線）６とダイオードリング
による２端子型スイッチング素子４及び表示電極９が直
列に接続されて形成されている。対向基板上にはデータ
線（又は走査線）５が形成されている。該データ線（又
は走査線）５と表示電極９と、画電極に挾まれた領域の
液晶層６が、第９図に於ける表示画素１０に相当する。
ダイオードリング方式の長所は低電圧で駆動でき、安定
なダイオードの頭方向特性をスイッチングに利用できる
点にある。欠点としては非線形素子としての電圧閾値が
小さいためにダイオードの個数が６〜１０ｆｌ必要とな
ることである。
なダイオードの頭方向特性をスイッチングに利用できる
点にある。欠点としては非線形素子としての電圧閾値が
小さいためにダイオードの個数が６〜１０ｆｌ必要とな
ることである。
第１０．１１．１２図はＰＨＩＬＩＰＳ社により出願さ
れた方式（特開昭６２−８３７２２、特開昭６４−３３
５３４．特開昭６４−３３５３２号公報）である。
れた方式（特開昭６２−８３７２２、特開昭６４−３３
５３４．特開昭６４−３３５３２号公報）である。
第１０図の方式の特徴は走査線６０１本毎に逆方向のダ
イオード群３１及び６２が配置されている点にある。こ
の事により、１画素当り最少２個のダイオード３６で十
分な駆動能力が得られる。
イオード群３１及び６２が配置されている点にある。こ
の事により、１画素当り最少２個のダイオード３６で十
分な駆動能力が得られる。
欠点としては、
■ 縦分解能の低下
■ カラーフィルター配置の制約
が上げられる。この方式では２本の走査線の信号が混ざ
るため、縦分解能が走査線数の１／１．５〜ｌ／２しか
得られない。また同様の理由から、縦ストライプのカラ
ーフィルター配置しか取り得す、より混色性の良いモザ
イク型のダイアゴナル、デルタ配置が使えない。
るため、縦分解能が走査線数の１／１．５〜ｌ／２しか
得られない。また同様の理由から、縦ストライプのカラ
ーフィルター配置しか取り得す、より混色性の良いモザ
イク型のダイアゴナル、デルタ配置が使えない。
第１１図の方式は第９図のダイオードリング方式と類似
した２つ岐路のダイオード群４１と４２をもつ。しかし
ダイオードリングと異なり個数が同じでない。
した２つ岐路のダイオード群４１と４２をもつ。しかし
ダイオードリングと異なり個数が同じでない。
この方式の走差信号を第２図１に示す。この走査信号は
、ダイオードの数の多い岐路を利用して表示画素の電荷
をリセットさせる期間Ｒ８（リセット電圧ＶＨ８’）と
、ダイオードの数の少ない岐路を利用して電荷を注入す
る正負の書き込み期間Ｗ２、Ｗｌ（正負の書き込ミ電圧
ＶＷ２、ＶＷＩ）及び正負の保持期間Ｈ２，Ｈ１（正負
の保持電圧ＶＨ２、ＭＨＩ）を有する。
、ダイオードの数の多い岐路を利用して表示画素の電荷
をリセットさせる期間Ｒ８（リセット電圧ＶＨ８’）と
、ダイオードの数の少ない岐路を利用して電荷を注入す
る正負の書き込み期間Ｗ２、Ｗｌ（正負の書き込ミ電圧
ＶＷ２、ＶＷＩ）及び正負の保持期間Ｈ２，Ｈ１（正負
の保持電圧ＶＨ２、ＭＨＩ）を有する。
以上の信号を用いる事により第１１図の方式が駆動可能
となる。この方式の長所ははぼダイオードリング方式と
同じであり、安定なダイオードの順方向特性を使用でき
、また第１０図の方式のよ５な、カラーフィルター配置
の制約や、縦分解能の低下もない。欠点としては、やは
りダイオードの個数が増える事である。特開昭６４−３
３５３４号公報の明細書中にはダイオード群４２を走査
線毎Ｋまとめる方法も記載されており、その場合はダイ
オードの個数は減るが、配線は倍になる。
となる。この方式の長所ははぼダイオードリング方式と
同じであり、安定なダイオードの順方向特性を使用でき
、また第１０図の方式のよ５な、カラーフィルター配置
の制約や、縦分解能の低下もない。欠点としては、やは
りダイオードの個数が増える事である。特開昭６４−３
３５３４号公報の明細書中にはダイオード群４２を走査
線毎Ｋまとめる方法も記載されており、その場合はダイ
オードの個数は減るが、配線は倍になる。
第１２図の方式も走査信号は第１３図のものを用いる。
この方式ではリセット用の特別の共通配線５１を設けて
いる。第１１図の方式の長所はほぼ維持され、且つダイ
オードの個数は２ｆｌでよい。
いる。第１１図の方式の長所はほぼ維持され、且つダイ
オードの個数は２ｆｌでよい。
欠点としては配線領域が増加する点であり、開口率、歩
留に問題がある。
留に問題がある。
本発明は従来方式の欠点の解決を目的としている。即ち
、縦分解能の低下やカラーフィルター配置の制約を生じ
る事な（、最少の素子個数と配線数で大きな駆動能力を
有するアクティブマトリクス液晶表示素子を提供する事
が本発明の目的である。
、縦分解能の低下やカラーフィルター配置の制約を生じ
る事な（、最少の素子個数と配線数で大きな駆動能力を
有するアクティブマトリクス液晶表示素子を提供する事
が本発明の目的である。
本発明は、表示画素とデータ線或は走査線は単一の岐路
上に直列に設けられた少なくとも１つの２端子型スイッ
チング素子によって接続され、該２Ｑｓ子型スイッチン
グ素子は低閾値電圧の順方向特性と高閾値電圧の逆方向
特性を持つ整流素子であり、走査信号は逆方向特性を利
用して表示画素の電荷をリセットさせる期間と、順方向
特性を利用して電荷を注入する期間を有する事を特徴と
している。
上に直列に設けられた少なくとも１つの２端子型スイッ
チング素子によって接続され、該２Ｑｓ子型スイッチン
グ素子は低閾値電圧の順方向特性と高閾値電圧の逆方向
特性を持つ整流素子であり、走査信号は逆方向特性を利
用して表示画素の電荷をリセットさせる期間と、順方向
特性を利用して電荷を注入する期間を有する事を特徴と
している。
即ち、第９図〜第１２図の従来例ではすべて表示画素と
データ線或は走査線との接続は２つ以上の複数の岐路を
用いていたのに対し本発明では単一の岐路を用いている
。
データ線或は走査線との接続は２つ以上の複数の岐路を
用いていたのに対し本発明では単一の岐路を用いている
。
更に、該単一の岐路上には、低閾値電圧の頭方向特性と
高閾値電圧の逆方向特性を持つ整流素子を２端子型スイ
ッチング素子として用いている。
高閾値電圧の逆方向特性を持つ整流素子を２端子型スイ
ッチング素子として用いている。
更に、走査信号としては第７図に示した波形を整流素子
順方向特性及び逆方向特性に合わせて用いている。
順方向特性及び逆方向特性に合わせて用いている。
以下、実施例に基づ辣本発明を説明する。
第１図は本発明のアクティブマトリクス液晶表示素子の
画素の基本配置である。データ線（又は走査線）５と走
査＃（又はデータ線）６の交点には表示画素１０と単一
の岐路上に１個の整流素子１１が直列に形成されている
。
画素の基本配置である。データ線（又は走査線）５と走
査＃（又はデータ線）６の交点には表示画素１０と単一
の岐路上に１個の整流素子１１が直列に形成されている
。
第３図は第１の実施例の画素を示し、囚は平面図、（Ｂ
）は整流素子部の断面図、第４図は整流素子の製造プロ
セスの説明図である。本実施例では整流素子としてａ−
３ｉダイオードを用いた。
）は整流素子部の断面図、第４図は整流素子の製造プロ
セスの説明図である。本実施例では整流素子としてａ−
３ｉダイオードを用いた。
製造プロセスとしては、まず第４図囚の如（。
配線メタル層９２としてＭｏ Ｓ ｆ −？Ｔ ａ膜が
スパッタ法等で形成され、連続してａ−Ｓｉダイオード
層９１がプラズマＣＶＤ法で形成される。続いて、第３
図囚の走査線（又はデータ線）６及び素子部を含んだ第
１のバタンで第４図（Ｂのようにバタン化され、ａ−Ｓ
ｉダイオード８１と配線メタル８３となる。この時、配
線メタルはａ−３ｉダイオードに比べ約０．２〜０．５
ミクロン程度オーバーエッチする。これは続（第４図（
Ｑで成膜、バタン化されるＩＴＯＴａ２０５電機的接続
を避けるためである。ＩＴＯのための第２のバタンは第
３図に示す如（、表示電極９の形状である。最後に第２
リバタンをマスクに第１のバタン上のａ −３ｉダイオ
ードをエツチングして除去する。
スパッタ法等で形成され、連続してａ−Ｓｉダイオード
層９１がプラズマＣＶＤ法で形成される。続いて、第３
図囚の走査線（又はデータ線）６及び素子部を含んだ第
１のバタンで第４図（Ｂのようにバタン化され、ａ−Ｓ
ｉダイオード８１と配線メタル８３となる。この時、配
線メタルはａ−３ｉダイオードに比べ約０．２〜０．５
ミクロン程度オーバーエッチする。これは続（第４図（
Ｑで成膜、バタン化されるＩＴＯＴａ２０５電機的接続
を避けるためである。ＩＴＯのための第２のバタンは第
３図に示す如（、表示電極９の形状である。最後に第２
リバタンをマスクに第１のバタン上のａ −３ｉダイオ
ードをエツチングして除去する。
以上の結果、第３図（ト）の断面を有するａ−Ｓｉダイ
オード素子が形成される。以上の工程に於いて使用され
たフォトプロセス（マスク数）は２回（枚）であり非常
に簡易である。
オード素子が形成される。以上の工程に於いて使用され
たフォトプロセス（マスク数）は２回（枚）であり非常
に簡易である。
第５図は本実施例のａ−Ｓｉダイオード素子の電圧−電
流特性を示す。順方向特性の閾値電圧は約０．７Ｖ、逆
方向特性の閾値電圧は約１０Ｖである。
流特性を示す。順方向特性の閾値電圧は約０．７Ｖ、逆
方向特性の閾値電圧は約１０Ｖである。
次に本発明の詳細な説明する。駆動波形は第２図囚のも
のを使用する。負の書き込み期間Ｗ１及び負の保持期間
Ｈ１に於いては従来例第１１図、第１２図とほぼ同様で
あり、ダイオードの順方向特性を用いて書き込み電圧Ｖ
ＷＩで書き込み負の保持電圧ＶＨＩで保持する。同様に
正の書き込み期間Ｗ２及び正の保持期間Ｈ２に於いても
同様に。
のを使用する。負の書き込み期間Ｗ１及び負の保持期間
Ｈ１に於いては従来例第１１図、第１２図とほぼ同様で
あり、ダイオードの順方向特性を用いて書き込み電圧Ｖ
ＷＩで書き込み負の保持電圧ＶＨＩで保持する。同様に
正の書き込み期間Ｗ２及び正の保持期間Ｈ２に於いても
同様に。
ダイオードの頭方向特性を用いて正の書き込み電圧ＶＷ
２で書き込み正の保持電圧ＶＨ２で保持する。本発明の
特徴はリセットにある。第１１図の従来例ではリセット
は第２の岐路のダイオード群４２を通して行われた。第
１２図の従来例では共通のリセット用の共通配線５１を
通してリセットされた。本発明ではこのリセット経路に
整流素子の逆方向特性を用いている。よってリセット期
間Ｒ８では第５図の逆方向特性でも導通するに十分なリ
セット電圧ＶＨ８を与える必要がある。この結果本発明
では第１１図、第１２図の従来例に比ベると若干高い駆
動電圧が必要となる。
２で書き込み正の保持電圧ＶＨ２で保持する。本発明の
特徴はリセットにある。第１１図の従来例ではリセット
は第２の岐路のダイオード群４２を通して行われた。第
１２図の従来例では共通のリセット用の共通配線５１を
通してリセットされた。本発明ではこのリセット経路に
整流素子の逆方向特性を用いている。よってリセット期
間Ｒ８では第５図の逆方向特性でも導通するに十分なリ
セット電圧ＶＨ８を与える必要がある。この結果本発明
では第１１図、第１２図の従来例に比ベると若干高い駆
動電圧が必要となる。
第６図は本発明の他の実施例の整流素子である非対称電
極構造を有するＭＩＭ素子の断面図である。本実施例に
於いても使用するマスク数は２枚であり、バタン形状も
第１の実施例とほぼ同一である。製造工程としてはまず
Ｔａ膜１１１をスノくツタ法で形成第１パタンでバタン
化、続いて陽極酸化によりＴ ａ ｚ Ｏｓ 膜１１
２を形成、最後にＩＴＯ膜１１６をスパッタ法で形成し
第２のノくタンでバタン化する。このＭＩＭ素子の特徴
は絶縁膜ＣＩ）を挾むメタル膜ＮがＴａとＩＴＯと異な
る点にある。第７図はＴａ−’ｒａ、ｏ、 −Ｔａ構造
の対称型ＭＩＭ素子と’ｌ’ａ Ｔａｘｅｓ ＩＴ
Ｏ構造の非対称型ＭＩＭ素子の電圧電流特性囚；対数軸
、（■；実軸）を示した。順方向特性１２１は対称、非
対称を問わずほぼ等しいが、逆方向特性はかなり異なり
、対称軸では順逆はぼ対称であるが、非対称型では逆方
向特性の閾値電圧が大きくなっている。
極構造を有するＭＩＭ素子の断面図である。本実施例に
於いても使用するマスク数は２枚であり、バタン形状も
第１の実施例とほぼ同一である。製造工程としてはまず
Ｔａ膜１１１をスノくツタ法で形成第１パタンでバタン
化、続いて陽極酸化によりＴ ａ ｚ Ｏｓ 膜１１
２を形成、最後にＩＴＯ膜１１６をスパッタ法で形成し
第２のノくタンでバタン化する。このＭＩＭ素子の特徴
は絶縁膜ＣＩ）を挾むメタル膜ＮがＴａとＩＴＯと異な
る点にある。第７図はＴａ−’ｒａ、ｏ、 −Ｔａ構造
の対称型ＭＩＭ素子と’ｌ’ａ Ｔａｘｅｓ ＩＴ
Ｏ構造の非対称型ＭＩＭ素子の電圧電流特性囚；対数軸
、（■；実軸）を示した。順方向特性１２１は対称、非
対称を問わずほぼ等しいが、逆方向特性はかなり異なり
、対称軸では順逆はぼ対称であるが、非対称型では逆方
向特性の閾値電圧が大きくなっている。
このよ５な非対称電極構成のＭＩＭは整流素子特性を示
し、本発明の整流素子として使用可能である。
し、本発明の整流素子として使用可能である。
第８図は本発明の他の実施例であり、第１図の画素の配
置と比べ単一岐路の中に直列に２個の整流素子が形成さ
れている。このような構成でも駆動電圧を最適化すれば
駆動可能である。
置と比べ単一岐路の中に直列に２個の整流素子が形成さ
れている。このような構成でも駆動電圧を最適化すれば
駆動可能である。
本発明の効果を整理すると以下のごと（なる。
■ 素子数が少ない、余分な配線も不用−一高歩留、高
開口率 ■ 整流素子の順方向特性を書き込みに使える。
開口率 ■ 整流素子の順方向特性を書き込みに使える。
−一安定性、制御性に優れる
■ 整流素子の逆方向特性の高い閾値電圧が利用できる
ｍ−十分な駆動能力が得られる。
ｍ−十分な駆動能力が得られる。
■ ２枚マスクの２端子型が使える。
−一プロセス簡単、低コスト、高歩留
■ 縦分解能の低下やカラーフィルター配置の制約はな
い。
い。
第９．１０．１１．１２図の従来例では最低でも画素当
り２個以上の素子が必要であり、第１２図の例のように
付加的な配線の必要な場合もあった。本発明では最低１
個で十分であり付加配線も不用である。
り２個以上の素子が必要であり、第１２図の例のように
付加的な配線の必要な場合もあった。本発明では最低１
個で十分であり付加配線も不用である。
本明細書には引用しなかったが素子数が１個のアクティ
ブマトリクス液晶表示素子にはＭＩＭやＭＳＩ等がある
。しかし従来のＭＩＭやＭＳＩは素子の頭方向特性と逆
方向特性の両方を書き込みに使用していたため、安定性
や制御性に欠け、特に階調表示は困難であった。本発明
では書き込みには整流素子の順方向特性のみを用いてい
るため、安定性や制御性に優れている。
ブマトリクス液晶表示素子にはＭＩＭやＭＳＩ等がある
。しかし従来のＭＩＭやＭＳＩは素子の頭方向特性と逆
方向特性の両方を書き込みに使用していたため、安定性
や制御性に欠け、特に階調表示は困難であった。本発明
では書き込みには整流素子の順方向特性のみを用いてい
るため、安定性や制御性に優れている。
第９．１１図の従来例では信号保持に整流素子の順方向
特性を使ったため、駆動能力を確保するには多数の素子
が必要であった。本発明では十分に大きな逆方向特性の
閾値電圧を信号保持に用いているため大きな駆動能力が
得られる。
特性を使ったため、駆動能力を確保するには多数の素子
が必要であった。本発明では十分に大きな逆方向特性の
閾値電圧を信号保持に用いているため大きな駆動能力が
得られる。
整流素子を用いた従来例では第９図２４、第１０図６４
、第１１図４４、第１２図５４のように必ず整流素子の
順方向端子と逆方向端子が接続する必要があった。その
結果例えば第１３図の６１．６２．６６のよ５な接続部
が必要であった。
、第１１図４４、第１２図５４のように必ず整流素子の
順方向端子と逆方向端子が接続する必要があった。その
結果例えば第１３図の６１．６２．６６のよ５な接続部
が必要であった。
この接続部を形成するためには第１の電極バタンと第２
の電極バタンの他に整流素子層を除（独立の第３のバタ
ンか必要であった。このよ５に従来例では最低３枚のマ
スク（３回のフォトプロセス）が必要であった。本発明
では第１図の如く整流素子の順方向端子と逆方向端子が
接続する必要はな（、第３図、第６図の実施例のよ５に
２枚のバタンでアクティブ基板工程を行５ことが出来る
。この事により本発明を用いれば、極めて低コスト、高
歩留でアクティブマトリクス液晶表示素子の製造が可能
である。
の電極バタンの他に整流素子層を除（独立の第３のバタ
ンか必要であった。このよ５に従来例では最低３枚のマ
スク（３回のフォトプロセス）が必要であった。本発明
では第１図の如く整流素子の順方向端子と逆方向端子が
接続する必要はな（、第３図、第６図の実施例のよ５に
２枚のバタンでアクティブ基板工程を行５ことが出来る
。この事により本発明を用いれば、極めて低コスト、高
歩留でアクティブマトリクス液晶表示素子の製造が可能
である。
更に本発明は第１０図の従来例とは異なり各画素を独立
に駆動しているため、縦分解能の低下やカラーフィルタ
ー配置の制約は一切ない。
に駆動しているため、縦分解能の低下やカラーフィルタ
ー配置の制約は一切ない。
以上述べた如（本発明を用いれば、非常に簡単な構造で
高品質のアクティブマトリクス液晶表示素子を低コスト
で供給する事が可能となる。
高品質のアクティブマトリクス液晶表示素子を低コスト
で供給する事が可能となる。
第１図は本発明の画素部の基本構成を示す説明図、第２
図（４）、（ト）は本発明および従来例の走査信号の駆
動波形図、第３図は第１の実施例の画素を示し、囚は平
面図、 Ｑ３）は整流素子部の断面図、第４図（Ａ）田
は整流素子の製造プロセスの説明図、第５図は第１の実
施例のａ−Ｓｉダイオード素子の電圧−電流特性図、第
６図は本発明の他の実施例の整流素子である非対称電極
構造を有するＭＩＭ素子の断面図、第７図（４）、（Ｂ
はＴａ−Ｔａ、Ｏ，−Ｔａ構造の対称型ＭＩＭ素子とＴ
ａ−Ｔａ、Ｏ，−ＩＴＯ構造の非対称型ＭＩＭ素子の電
圧電流特性図（（Ａ）；対数軸、ａ３）；実軸）、第８
図は本発明の他の実施例の画素部の基本構成を示す説明
図、第９図、第１０図、第１１図、第１２図は従来例の
画素部の基本構成を示す説明図、第１３図は第２図の基
本構成を有する従来例の液晶表示素子を示し、囚は断面
図、（至）は平面図である。 ５・・・・・・データ線（又は走査線）、６・・・・・
・走査線（又はデータ線）、９・・・・・・表示電極、 １０・・・・・・表示画素、 １１・・・・・・整流素子、 Ｒ３・・・・・・リセット期間、 Ｗｌ、Ｗ２・・・・・・負、正の書き込み期間、Ｈｌ、
Ｒ２・・・・・・負、正の保持期間。 第１図 ５、テ°−タ珊義（又はま１庸１） 第３図 第２図 第４図 第５図 電圧（Ｖ） （Ｂ） 電圧（Ｖ） １止ｍ 第９図 第１ｏ図 第１１図 第１２図 第１３図 （Ａ）
図（４）、（ト）は本発明および従来例の走査信号の駆
動波形図、第３図は第１の実施例の画素を示し、囚は平
面図、 Ｑ３）は整流素子部の断面図、第４図（Ａ）田
は整流素子の製造プロセスの説明図、第５図は第１の実
施例のａ−Ｓｉダイオード素子の電圧−電流特性図、第
６図は本発明の他の実施例の整流素子である非対称電極
構造を有するＭＩＭ素子の断面図、第７図（４）、（Ｂ
はＴａ−Ｔａ、Ｏ，−Ｔａ構造の対称型ＭＩＭ素子とＴ
ａ−Ｔａ、Ｏ，−ＩＴＯ構造の非対称型ＭＩＭ素子の電
圧電流特性図（（Ａ）；対数軸、ａ３）；実軸）、第８
図は本発明の他の実施例の画素部の基本構成を示す説明
図、第９図、第１０図、第１１図、第１２図は従来例の
画素部の基本構成を示す説明図、第１３図は第２図の基
本構成を有する従来例の液晶表示素子を示し、囚は断面
図、（至）は平面図である。 ５・・・・・・データ線（又は走査線）、６・・・・・
・走査線（又はデータ線）、９・・・・・・表示電極、 １０・・・・・・表示画素、 １１・・・・・・整流素子、 Ｒ３・・・・・・リセット期間、 Ｗｌ、Ｗ２・・・・・・負、正の書き込み期間、Ｈｌ、
Ｒ２・・・・・・負、正の保持期間。 第１図 ５、テ°−タ珊義（又はま１庸１） 第３図 第２図 第４図 第５図 電圧（Ｖ） （Ｂ） 電圧（Ｖ） １止ｍ 第９図 第１ｏ図 第１１図 第１２図 第１３図 （Ａ）
Claims (4)
- （１）２枚の基板間に挾持された液晶層と、該基板上に
形成されたデータ線及び走査線と、該データ線及び走差
線の交点に対応して設けられた表示画素と、少なくとも
１つの２端子型スイッチング素子とを有し、走差線に印
加される走査信号により表示画素が駆動される２端子型
アクティブマトリクス液晶表示素子に於いて、該表示画
素とデータ線或いは走査線は単一の岐路上に直列に設け
られた少なくとも１つの２端子型スイッチング素子によ
って接続され、該２端子型スイッチング素子は低閾値電
圧の順方向特性と高閾値電圧の逆方向特性を持つ整流素
子であり、走査信号は逆方向特性を利用して表示画素の
電荷をリセットさせる期間と、順方向特性を利用して電
荷を注入する期間を有する事を特徴とする２端子型アク
ティブマトリクス液晶表示素子。 - （２）整流性の２端子型スイッチング素子はａ−Ｓｉダ
イオードで有る事を特徴とする請求項１記載の２端子型
アクティブマトリクス液晶表示素子。 - （３）整流性の２端子型スイッチング素子は非対称な電
極構造を有するＭＩＭ素子で有る事を特徴とする請求項
１記載の２端子型アクティブマトリクス液晶表示素子。 - （４）ａ−Ｓｉダイオードは２枚のマスク工程で形成さ
れてなる請求項２記載の２端子型アクティブマトリクス
液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088911A JPH02266326A (ja) | 1989-04-07 | 1989-04-07 | ２端子型アクティブマトリクス液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088911A JPH02266326A (ja) | 1989-04-07 | 1989-04-07 | ２端子型アクティブマトリクス液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02266326A true JPH02266326A (ja) | 1990-10-31 |
Family
ID=13956127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1088911A Pending JPH02266326A (ja) | 1989-04-07 | 1989-04-07 | ２端子型アクティブマトリクス液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02266326A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0540280A (ja) * | 1991-08-07 | 1993-02-19 | Nec Corp | カラー液晶表示パネル |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61230186A (ja) * | 1985-04-02 | 1986-10-14 | トムソン‐セエスエフ | 平坦な電気光学デイスプレイスクリーン用の非線形制御素子の組立て法及び同方法による平坦なスクリーン |
| JPS6433534A (en) * | 1987-06-18 | 1989-02-03 | Philips Nv | Display device and driving thereof |
-
1989
- 1989-04-07 JP JP1088911A patent/JPH02266326A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61230186A (ja) * | 1985-04-02 | 1986-10-14 | トムソン‐セエスエフ | 平坦な電気光学デイスプレイスクリーン用の非線形制御素子の組立て法及び同方法による平坦なスクリーン |
| JPS6433534A (en) * | 1987-06-18 | 1989-02-03 | Philips Nv | Display device and driving thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0540280A (ja) * | 1991-08-07 | 1993-02-19 | Nec Corp | カラー液晶表示パネル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7372525B2 (en) | Arrangement for pixel array of color filter | |
| US5142405A (en) | Bistable dmd addressing circuit and method | |
| US8207921B2 (en) | Liquid crystal display panel and driving method for liquid crystal display panel | |
| US20040046914A1 (en) | Color active matrix type vertically aligned mode liquid crystal display and driving method thereof | |
| JPH0336239B2 (ja) | ||
| JPH043856B2 (ja) | ||
| US5897182A (en) | Substrate for a liquid crystal display device and liquid crystal display device having the same | |
| US4944575A (en) | Electrooptical display screen and a method of fabrication of said screen | |
| JP2572702B2 (ja) | 表示体装置 | |
| JPH02244127A (ja) | 液晶表示装置 | |
| JP2004004725A (ja) | 液晶装置及び電子機器 | |
| JPH0643316A (ja) | トライアッド即ち三角配置の色フィルタを有するカラーマトリックススクリーン | |
| US5295008A (en) | Color LCD panel | |
| JPH02266326A (ja) | ２端子型アクティブマトリクス液晶表示素子 | |
| JPH06118447A (ja) | 液晶パネル | |
| US5404235A (en) | Liquid crystal device | |
| JPS6026934A (ja) | 液晶表示装置 | |
| JPH0561617B2 (ja) | ||
| JPS6143726A (ja) | カラ−液晶パネルの製造方法 | |
| JPH02280125A (ja) | ２端子型アクティブマトリクス液晶表示素子 | |
| TWI295458B (ja) | ||
| JP2851315B2 (ja) | ２端子型アクティブマトリクス液晶表示装置の駆動方法 | |
| JP2551343B2 (ja) | 液晶表示装置 | |
| JPH01216322A (ja) | 液晶表示装置 | |
| JPS62168115A (ja) | 液晶表示装置 |