JPH02267933A - ビアホール内配線およびその形成方法 - Google Patents

ビアホール内配線およびその形成方法

Info

Publication number
JPH02267933A
JPH02267933A JP8861989A JP8861989A JPH02267933A JP H02267933 A JPH02267933 A JP H02267933A JP 8861989 A JP8861989 A JP 8861989A JP 8861989 A JP8861989 A JP 8861989A JP H02267933 A JPH02267933 A JP H02267933A
Authority
JP
Japan
Prior art keywords
conductor layer
via hole
wiring
viahole
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8861989A
Other languages
English (en)
Other versions
JP2841449B2 (ja
Inventor
Chiaki Sasaoka
千秋 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1088619A priority Critical patent/JP2841449B2/ja
Publication of JPH02267933A publication Critical patent/JPH02267933A/ja
Application granted granted Critical
Publication of JP2841449B2 publication Critical patent/JP2841449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路におけるM間配線のためのビ
ア、ホール内配線との形成方法に関する。
〔従来の技術〕
半導体素子の高速化、大容量化に伴ない、素子の集積度
をより向上させることが急務となっている。このため、
高度な微細プロセス技術が要求され、例えば16Mビッ
トDRAMではサブミクロンの精度が必要となる。微細
プロセス技術の中でも、特に微細配線技術は素子サイズ
に直接影響を与えることから重要度を増している。素子
の高速性を上げるには、配線抵抗の低減が不可欠であり
、その一つの解決策として、近年多層金属配線が用いら
れるようになった。この場合、層間配線のためにビアホ
ール内の配線が必要になる。
ビアホール内配線の形成には、従来、蒸着法またはスパ
ッタ法が用いられてきた。しかし、ビアホール径がサブ
ミクロンになると、蒸着法ではアスペクト比の高いビア
ホールを埋めきることができないという問題点が生じる
。このため、気相成長法(Chemical Vapo
r Deposition、以下CVDと記す)を用い
、ビアホール部分に選択的に金属を堆積させることが試
みられるようになった。金属の選択CVDの例として、
タングステン(W)、タングステンシリサイド(WSi
x)があげられる。
〔発明が解決しようとする課題〕
Wの選択成長については、アルブケルク(^1buqu
erque)、プロシーデイングズ オブ タングステ
ン アンド アザ−リフラクトリ−メタルズ フォー 
ブイエルニスアイ アプリケーションズ(Procee
dings of Tungsten and 0th
erRefractory Metals for V
LSI^pplications)、407ページ、1
985年に、原料ガスとして六フッ化タングステン(W
F6)を用い、水素気流中でSi基板上にWが選択成長
できることが報告されている。この方法では、ある程度
Wが成長すると、そこで成長速度が激減してしまうため
、ビアホールを埋め込めないという問題があった。この
理由は次のように考えられている。水素よりもSiの方
が還元性が強いので、Si上への成長では、水素による
還元反応と同時に、基板からSiw、子が拡散し胃F6
  +6/xSi−+W+6/xSiFx(x=  1
〜4)       ・・・(1) なる反応が生じる。Wの膜厚がある程度以上になると、
基板から拡散するSi原子の数が減少する。
このため、(1)式の反応は生じなくなり、代りにWF
6+31(2→W+611F     ・・・(2)な
る還元反応によりWが成長する。しかし、(2)式によ
るWの成長速度が非常に低いなめ、成長速度が激減する
一方、WSixによるビアホールの埋め込みに関しては
、91)16をシラン(SiH4)で還元する方法があ
り、これに関しては、ティ・オーバ、ニス・イノウニ、
エム・メダ(T、0hba、S、Inoue、M、Me
di)、プロシーテインダス オブ アイイーイーイー
 アイイーデイ−エム テクニカル ダイジェスト(P
roceedinB  of  IEEE  IEDM
  Technical  Digest、)、213
ページ、3987年に報告されている。この場合、水素
還元で見られたような成長の停止、低成長速度という問
題はない。しかし、胃Sixは金属Wと比べ抵抗率が1
桁以上高いため、配線材料として不利である。
また、水素およびシラン還元による選択成長では、成長
界面に1%近い高濃度のフッ素が蓄積することが知られ
ており、このため堆積膜の密着性が低下し、埋め込んだ
W、WSixが容易に剥離するという欠点があった。
本発明の目的は、抵抗が低く、かつ基板との密着性の高
いビアホール内配線とその形成法を提供することにある
〔課題を解決するための手段〕
本発明のビアホール内配線は、半導体基板上に絶縁膜を
介して下層導体層と上層導体層とが設けられ、かつ前記
下層導体層と上層導体層とが前記絶縁膜に設けられたビ
アホールに埋込まれた導体で電気的に接続されているビ
アホール内配線において、前記導体が少くともタングス
テンとアルミニウムを含むことを特徴とする。
本発明のビアホール内配線の形成方法は、半導体基板上
の下層導体層を絶縁、膜で覆い該絶縁膜にビアホールを
形成し、該ビアホールを導体で埋めた後前記絶縁膜上に
上層導体層を形成して前記下層導体層と上層導体層とを
電気的に接続するビアホール内配線の形成方法において
、原料ガスとしてアルミニウム原子を含む有機金属と六
フッ化タングステンとを少くとも用いる気相成長法を用
いて前記ビアホール内に導体を形成することを特徴とす
る。
〔作用〕
金属アルミニウムの抵抗率は、約3Ω口とタングステン
の5Ω印の比べ低く、さらにWSixの抵抗率の1/1
0以下である。従って、W−AJ2’の合金をビアホー
ルの埋め込みに用いることで、WやWSixを用いる場
合に比べ抵抗値が低減される。また、Affのみでビア
ホールを埋め込んだ場合、エレクトロマイグレーション
による断線の可能性があるが、W−へe合金ではエレク
トロマイグレーションの影響は大幅に低減される。
ところで、従来の選択CVDは、アルミニウムを広い成
長条件で選択成長させることが困難であり、本発明のビ
アホール内配線を形成することは困難であった。
本発明による形成方法では、アルミニウムを選択的に堆
積させることができるなめ、Wと ANからなる電極を
選択的に形成することが可能である。
有機アルミニウムとしてジエチルアルミニウムクロライ
ド(DEAeCff)を例にとると、DEAIC/!は
5i02、SiNx上の分解温度が金属や半導体表面上
での分解温度より高いなめ、400℃以下では後者の上
にのみ選択的に堆積する。従って、l1fF6をDEA
e(、j?と同時に供給すると、WF、、+2  人!
→W+2  人2F3なる還元反応により l?が堆積
した部分のみにWが堆積し、結果としてW−ke金合金
選択的に堆積させることができる。生成されたl’F3
は蒸気圧が高いため、成長表面に滞在することがない。
よって、WF6の水素、シラン還元でみちれたような成
長界面へのフッ素の蓄積が起こらず、下地との密着性も
よい。さらに、Wと 1’の組成比を、WF6と有機ア
ルミニウムの供給量により調節てきるという特徴をを持
つ。
〔実施例〕
次に、本発明の一実施例について図面を用いて説明する
第1図は本発明の実施に使用する気相成長装置の系統図
である。
アルミニウム原子を含む有機金属としてジエチルアルミ
ニウムクロライド(以下DEAfCeと記す)を用いた
。恒温槽1により60℃に保たれたDEAt?C4?2
はキャリア窒素3によりバブルされ、反応管4に供給さ
れる。途中配管は、D EAeCeの析出を防ぐなめ、
ヒーター5によつ80℃に昇温した。キャリア窒素3の
流量および?/F、ガス6の流量は流量制御器7により
制御した。基板8はカーボンサセプタ9上に置かれ、高
周波加熱により成長温度まで昇温される0反応管3は圧
力制御器10およびポンプ1]により100 Torr
に保った。DEAfCffのキャリア窒素は4003C
CMとし、WF6流量は25.50.75.11005
CCとした。全窒素量は2SLMとし、成長温度は32
℃とした。
第2図は本発明の実施に使用した基板の断面図である。
結晶面(100)のSS基板21の上に5i02膜22
が200nmの厚さに、^l膜23が500nmの厚さ
に、さらに5i02膜24が1μmの厚さに順次堆積さ
れており、最上層のS10□膜24には0.5μm径の
ビアホール25が形成されている。
上記成長条件の下で、すべての試料についてビアホール
部分のみに金属のt9.Mがみられた。堆積した金属の
組成をオージェ電子分光により分析した結果、堆積した
金属はWと l?からなること、およびWF6流量の増
加と共にW含有率が増加することがわかった。また、フ
ッ素は検出されず、体積した膜の密着性も良好であった
WF6流ス50SCCMの条件で、ビアホールを完全に
埋め込み、その後At?を蒸着したところ、第1層の^
eHと電気的に良好なコンタクトがとれていることがわ
かった。また、ビアホール部分の抵抗率はバルクの値と
ほぼ等しかった。
次に、比較のため、名訳成長を行ったのと同じ基板上に
W、keを蒸着法でそれぞれ1μm Di Nしたもの
を作製した。この場合、段切れにより第1層とのコンタ
クトがとれないものが全体の約40%あった。また、段
切れしていないものについても、ビアホール全体が埋め
込まれていないなめ、ビアホール部分の抵抗率が高かっ
た。これにより、本発明により高アスペクト比のビアホ
ールに対しても、良好なコンタクトをとることができる
ことがわかった。
本実施例では、へl原子を含む有機金属とじてジエチル
アルミニウムクロライドを用いたが、本発明はこれに限
定されず、トリエチルアルミニウム、トリイソブチルア
ルミニウムを用いた場合も同様の効果が得られる。
本実施例では、減圧下の成長を示したが、本発明におけ
る選択性は、基板表面の触媒作用により有機アルミニウ
ムの分解が低温で起こることを利用したものなので、常
圧下の成長でも同様の効果が得られる。また同じ理由か
ら、高周波加熱炉のかわりにホットウォール炉を用いる
こともできる。
〔発明の効果〕
本発明によれば、WSixを用いる場合に比べてコンタ
クト抵抗が低く、かつ基板との密着性の高いビアホール
内配線を形成することができる。さらに、本発明による
ビアホール内配線は、八eで問題となるエレクトロマイ
グレーションの影響もない 第1図は本発明の実施に使用する気相成長装置の系統図
、第2図は本発明の実施に使用した基板の断面図である
1・・・恒温槽、2・・・DEAI;ICI!、3・・
・キャリア窒素、4・・・反応管、5・・・ヒーター 
6・・・WF6ガス、7・・・流量制御器、8・・・基
板、9・・・カーボンサセプタ、10・・・圧力制御器
、11・・・ポンプ、12・・・Si基板、22・・・
5i02膜、23・・・A!膜、24・・・5i02膜
、25・・・ビアホール。
代理人 弁理士  内 原  晋
【図面の簡単な説明】
酷Z区

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に絶縁膜を介して下層導体層と上層
    導体層とが設けられ、かつ前記下層導体層と上層導体層
    とが前記絶縁膜に設けられたビアホールに埋込まれた導
    体で電気的に接続されているビアホール内配線において
    、前記導体が少くともタングステンとアルミニウムを含
    むことを特徴とするビアホール内配線。
  2. (2)半導体基板上の下層導体層を絶縁膜で覆い該絶縁
    膜にビアホールを形成し、該ビアホールを導体で埋めた
    後前記絶縁膜上に上層導体層を形成して前記下層導体層
    と上層導体層とを電気的に接続するビアホール内配線の
    形成方法において、原料ガスとしてアルミニウム原子を
    含む有機金属と六フッ化タングステンとを少くとも用い
    る気相成長法を用いて前記ビアホール内に導体を形成す
    ることを特徴とするビアホール内配線の形成方法。
JP1088619A 1989-04-07 1989-04-07 ビアホール内配線およびその形成方法 Expired - Fee Related JP2841449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1088619A JP2841449B2 (ja) 1989-04-07 1989-04-07 ビアホール内配線およびその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1088619A JP2841449B2 (ja) 1989-04-07 1989-04-07 ビアホール内配線およびその形成方法

Publications (2)

Publication Number Publication Date
JPH02267933A true JPH02267933A (ja) 1990-11-01
JP2841449B2 JP2841449B2 (ja) 1998-12-24

Family

ID=13947821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1088619A Expired - Fee Related JP2841449B2 (ja) 1989-04-07 1989-04-07 ビアホール内配線およびその形成方法

Country Status (1)

Country Link
JP (1) JP2841449B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240743A (ja) * 1985-08-16 1987-02-21 Toshiba Corp 半導体装置の製造方法
JPS62186548A (ja) * 1986-02-12 1987-08-14 Fujitsu Ltd 気相成長による配線層の形成方法
JPS6465852A (en) * 1987-09-07 1989-03-13 Hitachi Ltd Method of filling fine hole with metal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240743A (ja) * 1985-08-16 1987-02-21 Toshiba Corp 半導体装置の製造方法
JPS62186548A (ja) * 1986-02-12 1987-08-14 Fujitsu Ltd 気相成長による配線層の形成方法
JPS6465852A (en) * 1987-09-07 1989-03-13 Hitachi Ltd Method of filling fine hole with metal

Also Published As

Publication number Publication date
JP2841449B2 (ja) 1998-12-24

Similar Documents

Publication Publication Date Title
US5240739A (en) Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers
US6255216B1 (en) Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition
US7824743B2 (en) Deposition processes for titanium nitride barrier and aluminum
KR100546943B1 (ko) 반도체장치형성방법
US5312774A (en) Method for manufacturing a semiconductor device comprising titanium
JP3220034B2 (ja) 半導体装置及びその製造方法
US20020000263A1 (en) Chemical vapor deposition of titanium
JPS62267472A (ja) メタルシリサイドの低圧化学蒸着
JPH05195228A (ja) 低温化学蒸着法
KR100485386B1 (ko) 금속막 증착용 조성물 및 이를 이용한 금속막 형성 방법
JP4338246B2 (ja) Cu−CVDプロセス用原料とCu−CVD装置
US6746957B2 (en) Manufacture of semiconductor device with copper wiring
US6057228A (en) Method of forming interconnection for semiconductor device
JP2841449B2 (ja) ビアホール内配線およびその形成方法
KR100543653B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
JPS63250463A (ja) 金属薄膜形成方法
JP2728047B2 (ja) 半導体装置およびその製造方法
JPS63109172A (ja) メタルシリサイドの低圧化学蒸着
JPS61250172A (ja) タングステンシリサイド膜の成長方法
JPS61250173A (ja) タングステンシリサイド膜の成長方法
JPS6220870A (ja) アルミニウム層の化学気相成長方法
KR19990055159A (ko) 반도체 장치의 텅스텐 금속배선 형성방법
JPH01206623A (ja) 半導体装置の製造方法
EP0417997A1 (en) Process for forming metal deposited film containing aluminum as main component by use of alkyl aluminum hydride

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees