JPH022689A - フォト・ダイオードの製造方法 - Google Patents
フォト・ダイオードの製造方法Info
- Publication number
- JPH022689A JPH022689A JP63146916A JP14691688A JPH022689A JP H022689 A JPH022689 A JP H022689A JP 63146916 A JP63146916 A JP 63146916A JP 14691688 A JP14691688 A JP 14691688A JP H022689 A JPH022689 A JP H022689A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- amorphous silicon
- lower electrode
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
リニア・イメージ・センサ、積層型固体Ｉ最像素子など
に用いて好適なフォト・ダイオードを製造する方法の改
良に関し、 アモルファス・シリコン膜を形成する下地が必然的に清
浄になるような構成のフォト・ダイオードを製造するの
に好適な方法を提供することを目的とし、 絶縁膜上に高融点金属からなる下部電極を形成する工程
と、次いで、該下部電極上にのみ不純物含有シリコン膜
を選択成長させる工程と、次いで、全面にアモルファス
・シリコン膜を形成する工程と、次いで、透明導電膜か
らなる上部電極を形成する工程とを含んでなるよう構成
する。
に用いて好適なフォト・ダイオードを製造する方法の改
良に関し、 アモルファス・シリコン膜を形成する下地が必然的に清
浄になるような構成のフォト・ダイオードを製造するの
に好適な方法を提供することを目的とし、 絶縁膜上に高融点金属からなる下部電極を形成する工程
と、次いで、該下部電極上にのみ不純物含有シリコン膜
を選択成長させる工程と、次いで、全面にアモルファス
・シリコン膜を形成する工程と、次いで、透明導電膜か
らなる上部電極を形成する工程とを含んでなるよう構成
する。
本発明は、リニア・イメージ・センサ、積層型固体撮像
素子などに用いて好適なフォト・ダイオードを製造する
方法の改良に関する。
素子などに用いて好適なフォト・ダイオードを製造する
方法の改良に関する。
一般に、アモルファス・シリコン・フォト・ダイオード
に於いては、光の非入射時に於ける漏れ電流を低減する
ことが要求され、それには、グ陥が少ないアモルファス
・シリコン膜を形成する必要がある。
に於いては、光の非入射時に於ける漏れ電流を低減する
ことが要求され、それには、グ陥が少ないアモルファス
・シリコン膜を形成する必要がある。
第６図乃至第９図は従来技術を解説する為の工程要所に
於けるアモルファス・シリコン・フォト・ダイオードの
要部切断側面図を表し、以下、これ等の図を参照しつつ
説明する。
於けるアモルファス・シリコン・フォト・ダイオードの
要部切断側面図を表し、以下、これ等の図を参照しつつ
説明する。
第６図参照
（１）熱酸化法を適用することに依り、シリコン半導体
基板１上に厚さ例えばｌ 〔μｍ〕程度の二酸化シリコ
ン（ＳｉＯｚ）膜２を成長させる。
基板１上に厚さ例えばｌ 〔μｍ〕程度の二酸化シリコ
ン（ＳｉＯｚ）膜２を成長させる。
（２）化学気相成長（ｃｈｅｍｉｃａｌ ｖａｐ。
ｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用するこ
とに依り、厚さ例えば４０００ Ｃ人〕程度のｎ型多
結晶シリコン膜７を成長させる。尚、このｎ型多結晶シ
リコンｎり７は下部電極とするものであり、例えばクロ
ム（Ｃｒ）やアルミニウム（Ａβ）に代替することがで
きる。
とに依り、厚さ例えば４０００ Ｃ人〕程度のｎ型多
結晶シリコン膜７を成長させる。尚、このｎ型多結晶シ
リコンｎり７は下部電極とするものであり、例えばクロ
ム（Ｃｒ）やアルミニウム（Ａβ）に代替することがで
きる。
第７図参照
（３）通常のフォト・リソグラフィ技（ネｉに於けるレ
ジスト・プロセスを適用することに依り、下部電極パタ
ーンをもつフォト・レジスト膜８を形成する。
ジスト・プロセスを適用することに依り、下部電極パタ
ーンをもつフォト・レジスト膜８を形成する。
第８図参照
（４） エッチセントをＣＦ４とするドライ・エツチ
ング法を適用することに依り、多結晶シリコン膜７が下
部電極パターンをなすようにフォト・レジスト膜８をマ
スクとしてバターニングを行つ０ （５） マスクとして用いたフォト・レジスト膜８を
除去する。
ング法を適用することに依り、多結晶シリコン膜７が下
部電極パターンをなすようにフォト・レジスト膜８をマ
スクとしてバターニングを行つ０ （５） マスクとして用いたフォト・レジスト膜８を
除去する。
第９図参照
＋６１ＣＶＤ法を適用することに依り、厚さ例えば１
〔μｍ〕程度のアモルファス・シリコン膜９を成長させ
る。
〔μｍ〕程度のアモルファス・シリコン膜９を成長させ
る。
（７） スパッタリング法を適用することに依り、厚
さ例えば１５００ （人〕程度の透明導電膜（例えば、
ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｊｄｅ： ＩＴＯからなる
膜）１０を形成する。
さ例えば１５００ （人〕程度の透明導電膜（例えば、
ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｊｄｅ： ＩＴＯからなる
膜）１０を形成する。
前記のようにして得られた従来のアモルファス・シリコ
ン・フォト・ダイオードでは、フォト・レジスト膜８を
マスクとしてｎ型多結晶シリコン膜７のバターニングを
行って下部電極を形成している。従って、そのバターニ
ングを行った後、マスクとして用いたフォト・レジスト
膜８は除去しなければならない。
ン・フォト・ダイオードでは、フォト・レジスト膜８を
マスクとしてｎ型多結晶シリコン膜７のバターニングを
行って下部電極を形成している。従って、そのバターニ
ングを行った後、マスクとして用いたフォト・レジスト
膜８は除去しなければならない。
ところが、この場合、ｎ型多結晶シリコン膜７の表面を
清潔にすることが困難であり、フッ酸で処理してもフォ
ト・レジスト膜８の残滓や汚染が残留する。
清潔にすることが困難であり、フッ酸で処理してもフォ
ト・レジスト膜８の残滓や汚染が残留する。
このような状態であると、その上に形成されたアモルフ
ァス・シリコンは良質なものにならず、欠陥が発生する
こ２になる。
ァス・シリコンは良質なものにならず、欠陥が発生する
こ２になる。
本発明は、アモルファス・シリコン膜を形成する下地が
必然的に清浄になるような構成のフォト・ダイオードを
製造するのに好適な方法を提供しようとする。
必然的に清浄になるような構成のフォト・ダイオードを
製造するのに好適な方法を提供しようとする。
本発明に依るフォト・ダイオードの製造方法に於いては
、絶縁膜（例えば二酸化シリコン膜２）上に高融点金属
からなる下部電極（例えばバターニングされたタングス
テン膜３）を形成する工程と、次いで、該下部電極上に
のみ不純物含有シリコン膜（例えばｎ型多結晶シリコン
膜４）を選択成長させる工程と、次いで、全面にアモル
ファス・シリコン膜（例えばアモルファス・シリコン膜
５）を形成する工程と、次いで、透明導電膜からなる下
部電極（例えばＩＴＯからなる透明導電膜６）を形成す
る工程とを含んでいる。
、絶縁膜（例えば二酸化シリコン膜２）上に高融点金属
からなる下部電極（例えばバターニングされたタングス
テン膜３）を形成する工程と、次いで、該下部電極上に
のみ不純物含有シリコン膜（例えばｎ型多結晶シリコン
膜４）を選択成長させる工程と、次いで、全面にアモル
ファス・シリコン膜（例えばアモルファス・シリコン膜
５）を形成する工程と、次いで、透明導電膜からなる下
部電極（例えばＩＴＯからなる透明導電膜６）を形成す
る工程とを含んでいる。
前記手段を採ることに依り、アモルファス・シリコン膜
の下地となる下部電極の表面には選択的に成長させたま
まの不純物含有シリコン膜が存在し、そこにはフォト・
レジストの残留や汚染は皆無であるから、アモルファス
・シリコン膜に欠陥が発生する虞は殆どなく、良質なも
のが得られるので、フォト・ダイオードへの光入射がな
い場合の漏れ電流は低減される。
の下地となる下部電極の表面には選択的に成長させたま
まの不純物含有シリコン膜が存在し、そこにはフォト・
レジストの残留や汚染は皆無であるから、アモルファス
・シリコン膜に欠陥が発生する虞は殆どなく、良質なも
のが得られるので、フォト・ダイオードへの光入射がな
い場合の漏れ電流は低減される。
第１図乃至第４図は本発明一実施例を解説する為の工程
要所に於けるアモルファス・シリコン・フォト・ダイオ
ードの要部切断側面図を表し、第６図乃至第９図に於い
て用いた記号と同記号は同部分を示すか或いは同じ意味
を持つものとする。
要所に於けるアモルファス・シリコン・フォト・ダイオ
ードの要部切断側面図を表し、第６図乃至第９図に於い
て用いた記号と同記号は同部分を示すか或いは同じ意味
を持つものとする。
第１図参照
（１）熱酸化法を適用することに依り、シリコン半導体
基板１上に厚さ例えば１ 〔μｍ〕程度の二酸化シリコ
ン（ＳｉＯ）４）膜２を成長させる。
基板１上に厚さ例えば１ 〔μｍ〕程度の二酸化シリコ
ン（ＳｉＯ）４）膜２を成長させる。
（２） スパッタリング法を適用することに依り、厚
さ例えば２０００ Ｃ人〕程度であるタングステン（Ｗ
）膜３を成長させる。尚、このＷ膜３はモリブデン（Ｍ
Ｏ）膜、チタン（Ｔｉ）膜、タングステン・シリサイド
（ＷＳｉｘ）膜、モリブデン・シリサイド（Ｍｏｓｉｘ
）膜、チタン・シリサイド（ＴｉＳｉｘ）膜など、耐熱
性が高い金属膜に代替することができる。また、スパッ
タリング法をＣＶＤ法に代替することもできる。
さ例えば２０００ Ｃ人〕程度であるタングステン（Ｗ
）膜３を成長させる。尚、このＷ膜３はモリブデン（Ｍ
Ｏ）膜、チタン（Ｔｉ）膜、タングステン・シリサイド
（ＷＳｉｘ）膜、モリブデン・シリサイド（Ｍｏｓｉｘ
）膜、チタン・シリサイド（ＴｉＳｉｘ）膜など、耐熱
性が高い金属膜に代替することができる。また、スパッ
タリング法をＣＶＤ法に代替することもできる。
第２図参照
（３）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、下部電極パターン
をもつフォト・レジスト膜（図示せず）を形成する。
ト・プロセスを適用することに依り、下部電極パターン
をもつフォト・レジスト膜（図示せず）を形成する。
（４） エツチング・ガスをＣＣ７！４とするドライ
・エツチング法を適用することに依り、Ｗ膜３が下部電
極パターンをなすように前記フォト・レジスト膜をマス
クとしてバターニングを行う。
・エツチング法を適用することに依り、Ｗ膜３が下部電
極パターンをなすように前記フォト・レジスト膜をマス
クとしてバターニングを行う。
（５） マスクとして用いたフォト・レジスト膜を除
去する。
去する。
第３図参照
（６）減圧熱ＣＶＤ法を適用することに依り、厚さ例え
ば１０００ （人〕程度のｎ型多結晶シリコン膜４をＷ
膜３上に選択的に成長させる。
ば１０００ （人〕程度のｎ型多結晶シリコン膜４をＷ
膜３上に選択的に成長させる。
この場合の成長条件は、
■ 成長用ガス
５ｉＨＣＡ３ ： ５００ （ｓｃｃｍ）ＰＨ３：２
００ （ｓｃｃｍ） ■ キャリヤ・ガス ■ 減圧雰囲気圧力 ０．８ （Ｔｏｒｒ） ■ 温度 ８５０（”Ｃ） ■ 成長率 約１５０〔人／分〕 ＋７１Ｈ２−Ｎ２雰囲気中で温度９００〔℃〕、時間５
〔分〕として熱処理を行う。
００ （ｓｃｃｍ） ■ キャリヤ・ガス ■ 減圧雰囲気圧力 ０．８ （Ｔｏｒｒ） ■ 温度 ８５０（”Ｃ） ■ 成長率 約１５０〔人／分〕 ＋７１Ｈ２−Ｎ２雰囲気中で温度９００〔℃〕、時間５
〔分〕として熱処理を行う。
この熱処理を行った後のｎ型多結晶シリコン膜４の比抵
抗は３ Ｘ １０−１３（Ω・ｃｍ）であった。
抗は３ Ｘ １０−１３（Ω・ｃｍ）であった。
第４図参照
（８） プラズマＣＶＤ法を適用することに依り、厚
さ例えば１ 〔μｍ〕程度のアモルファス・シリコン膜
５を成長させる。
さ例えば１ 〔μｍ〕程度のアモルファス・シリコン膜
５を成長させる。
（９） スパッタリング法を適用することに依り、厚
さ例えば１５００ （人〕程度の透明導電膜（例えば、
ＩＴＯ膜）６を形成する。
さ例えば１５００ （人〕程度の透明導電膜（例えば、
ＩＴＯ膜）６を形成する。
このようすると、アモルファス・シリコン膜５の下地の
うち、下部電極であるＷ膜３に対応する部分はｎ型多結
晶シリコン膜４であり、これは被膜をパターニングして
形成したものではなく、プラズマＣＶＤ法を適用して成
長したままの状態であるから、表面が清浄であることは
明らかである。
うち、下部電極であるＷ膜３に対応する部分はｎ型多結
晶シリコン膜４であり、これは被膜をパターニングして
形成したものではなく、プラズマＣＶＤ法を適用して成
長したままの状態であるから、表面が清浄であることは
明らかである。
第５図は本発明を実施して作成されたアモルファス・シ
リコン・フォト・ダイオードに於ける漏れ電流が少ない
ことを従来技術に依って作成されたそれと比較して説明
する為の線図であり、横軸にバイアス電圧を、また、縦
軸に電流密度をそれぞれ採っである。
リコン・フォト・ダイオードに於ける漏れ電流が少ない
ことを従来技術に依って作成されたそれと比較して説明
する為の線図であり、横軸にバイアス電圧を、また、縦
軸に電流密度をそれぞれ採っである。
図に於いて、実線は本発明を実施したものの特性線であ
り、破線は従来技術を実施したものの特性線をそれぞれ
表している。
り、破線は従来技術を実施したものの特性線をそれぞれ
表している。
このデータを得たアモルファス・シリコン・フォト・ダ
イオードに於いて、本発明に依るものは第１図乃至第４
図について説明した工程で作成した通りのものであり、
従来技術に依るものは下部電極としてＣｒを用いたもの
である。
イオードに於いて、本発明に依るものは第１図乃至第４
図について説明した工程で作成した通りのものであり、
従来技術に依るものは下部電極としてＣｒを用いたもの
である。
図から明らかなように、本発明に依るものに於いては、
−１０（Ｖ）の逆バイアス電圧を印加しても漏れ電流は
従来技術に依るものと比較すると少ない。
−１０（Ｖ）の逆バイアス電圧を印加しても漏れ電流は
従来技術に依るものと比較すると少ない。
本発明に依るフォト・ダイオードの製造方法に於いては
、アモルファス・シリコン膜を成長させる際、下地の一
部となる下部電極の表面に不純物台をシリコン膜を選択
成長させることで清浄な状態を保つようにしている。
、アモルファス・シリコン膜を成長させる際、下地の一
部となる下部電極の表面に不純物台をシリコン膜を選択
成長させることで清浄な状態を保つようにしている。
前記構成を採ることに依り、アモルファス・シリコン膜
の下地となる下部電極の表面には選択的に成長させたま
まの不純物含有シリコン膜が存在し、そこにはフォト・
レジストの残留や汚染は皆無であるから、アモルファス
・シリコン膜に欠陥が発生する虞は殆どなく、良質なも
のが得られるので、フォト・ダイオードへの光入射がな
い場合の漏れ電流は低減される。
の下地となる下部電極の表面には選択的に成長させたま
まの不純物含有シリコン膜が存在し、そこにはフォト・
レジストの残留や汚染は皆無であるから、アモルファス
・シリコン膜に欠陥が発生する虞は殆どなく、良質なも
のが得られるので、フォト・ダイオードへの光入射がな
い場合の漏れ電流は低減される。
第１図乃至第４図は本発明一実施例を説明する為の工程
要所に於けるフォト・ダイオードの要部切断側面図、第
５図は本発明を実施して作成されたアモルファス・シリ
コン・フォト・ダイオードに於ける漏れ電流が少ないこ
とを従来技術に依って作成されたそれと比較して説明す
る為の線図、第６図乃至第９図は従来例を説明する為の
工程要所に於けるフォト・ダイオードの要部切断側面図
をそれぞれ表している。 図に於いて、■はシリコン半導体基板、２は二酸化シリ
コン膜、３はタングステン膜、４はｎ型多結晶シリコン
膜、５はアモルファス・シリコン膜、６はＩＴＯからな
る透明導電膜をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司
要所に於けるフォト・ダイオードの要部切断側面図、第
５図は本発明を実施して作成されたアモルファス・シリ
コン・フォト・ダイオードに於ける漏れ電流が少ないこ
とを従来技術に依って作成されたそれと比較して説明す
る為の線図、第６図乃至第９図は従来例を説明する為の
工程要所に於けるフォト・ダイオードの要部切断側面図
をそれぞれ表している。 図に於いて、■はシリコン半導体基板、２は二酸化シリ
コン膜、３はタングステン膜、４はｎ型多結晶シリコン
膜、５はアモルファス・シリコン膜、６はＩＴＯからな
る透明導電膜をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司
Claims (1)
- 【特許請求の範囲】 絶縁膜上に高融点金属からなる下部電極を形成する工程
と、 次いで、該下部電極上にのみ不純物含有シリコン膜を選
択成長させる工程と、 次いで、全面にアモルファス・シリコン膜を形成する工
程と、 次いで、透明導電膜からなる上部電極を形成する工程と を含んでなることを特徴とするフォト・ダイオードの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146916A JPH022689A (ja) | 1988-06-16 | 1988-06-16 | フォト・ダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146916A JPH022689A (ja) | 1988-06-16 | 1988-06-16 | フォト・ダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022689A true JPH022689A (ja) | 1990-01-08 |
Family
ID=15418464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63146916A Pending JPH022689A (ja) | 1988-06-16 | 1988-06-16 | フォト・ダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022689A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6575618B1 (en) | 1997-11-19 | 2003-06-10 | Seiko Epson Corporation | Information processing device |
-
1988
- 1988-06-16 JP JP63146916A patent/JPH022689A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6575618B1 (en) | 1997-11-19 | 2003-06-10 | Seiko Epson Corporation | Information processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03244136A (ja) | 薄膜トランジスタの製造方法 | |
| US6008078A (en) | Method for manufacturing a semiconductor device | |
| JP4090223B2 (ja) | 横方向ソリッドオーバーグロース法を用いる光導電性又は陰極伝導性デバイスの製作 | |
| JP2697645B2 (ja) | 半導体装置の製造方法 | |
| KR100295062B1 (ko) | 게이트 산화막의 손상을 회복시키는 반도체장치의 게이트 제조방법 | |
| JPH022689A (ja) | フォト・ダイオードの製造方法 | |
| JPS60152018A (ja) | 半導体薄膜結晶層の製造方法 | |
| JP2000124457A (ja) | 多結晶シリコン薄膜の平坦化方法 | |
| US11349061B2 (en) | Glassy carbon mask for immersion implant and selective laser anneal | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JP3466638B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0556016B2 (ja) | ||
| JP2863851B2 (ja) | 半導体装置の作製方法 | |
| JPH0722130B2 (ja) | シリコン薄膜およびその作成方法 | |
| JPS59110119A (ja) | 半導体層の表面処理方法 | |
| JPH047843A (ja) | 薄膜トランジスタの製造方法 | |
| JP2819700B2 (ja) | 半導体装置製造方法 | |
| JPH05198503A (ja) | 半導体装置の製造方法 | |
| JPS63260014A (ja) | 炭化珪素単結晶薄膜の形成方法 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6347947A (ja) | 半導体装置の製造方法 | |
| JPS63204667A (ja) | 半導体装置の製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| JPS62132373A (ja) | 半導体装置の製造方法 |