JPH02270036A - 冗長切替保護回路 - Google Patents
冗長切替保護回路Info
- Publication number
- JPH02270036A JPH02270036A JP1093450A JP9345089A JPH02270036A JP H02270036 A JPH02270036 A JP H02270036A JP 1093450 A JP1093450 A JP 1093450A JP 9345089 A JP9345089 A JP 9345089A JP H02270036 A JPH02270036 A JP H02270036A
- Authority
- JP
- Japan
- Prior art keywords
- redundant
- control signal
- switching
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、冗長系を構成する装置における冗長切替機能
の安定化に関する。
の安定化に関する。
従来、この種の冗長系を構成する装置の切替方式は、第
２図に示すように装置の冗長系を構成する各ユニットの
切替状態を制御する切替制御回路から出力される制御信
号とラッチ信号を、前記各ユニットの受信部に設けられ
た１段のＤ−フリップフロップに取込み、そのＤ−フリ
ップフロップから冗長切替信号が出力されていた。
２図に示すように装置の冗長系を構成する各ユニットの
切替状態を制御する切替制御回路から出力される制御信
号とラッチ信号を、前記各ユニットの受信部に設けられ
た１段のＤ−フリップフロップに取込み、そのＤ−フリ
ップフロップから冗長切替信号が出力されていた。
上述した従来の冗長系を構成する各ユニットにおいて、
切替制御回路からの制御信号の受信部は、１段のフリッ
プフロップを用いた構成であるため、各ユニットの制御
信号の受信部に入力される制御信号に誤りが生じたとき
、不必要な冗長切替が行われやすい欠点があった。この
様な制御信号の誤りは、例えば切替制御回路の活線挿抜
によって引き起こされる。
切替制御回路からの制御信号の受信部は、１段のフリッ
プフロップを用いた構成であるため、各ユニットの制御
信号の受信部に入力される制御信号に誤りが生じたとき
、不必要な冗長切替が行われやすい欠点があった。この
様な制御信号の誤りは、例えば切替制御回路の活線挿抜
によって引き起こされる。
本発明の冗長切替保護方式は、冗長系を構成する各ユニ
ットにおいて、装置の切替制御回路から出力される制御
信号を受ける受信部に、シフトレジスタと、前記シフト
レジスタの各段の正相出力のＡＮＤ論理を行うＡＮＤゲ
ート回路と、各段の反転出力のＡＮＤ論理を行うＡＮＤ
ゲート回路と、前記２つのＡＮＤゲート回路のそれぞれ
の出力を正相出力はＳ入力に、反転入力はＲ入力に取込
むＲ３−フリップフロップとを有する。
ットにおいて、装置の切替制御回路から出力される制御
信号を受ける受信部に、シフトレジスタと、前記シフト
レジスタの各段の正相出力のＡＮＤ論理を行うＡＮＤゲ
ート回路と、各段の反転出力のＡＮＤ論理を行うＡＮＤ
ゲート回路と、前記２つのＡＮＤゲート回路のそれぞれ
の出力を正相出力はＳ入力に、反転入力はＲ入力に取込
むＲ３−フリップフロップとを有する。
次に、本発明の実施例について図面を参照して説明する
。
。
第２図は従来の回路構成、第１図は本発明の一実施例で
、シフトレジスタが３段の場合の冗長切替保護回路の回
路図である。第１図において、３段シフトレジスタ２は
、切替制御回路１より出力される制御信号を記憶する。
、シフトレジスタが３段の場合の冗長切替保護回路の回
路図である。第１図において、３段シフトレジスタ２は
、切替制御回路１より出力される制御信号を記憶する。
ＡＮＤゲート２およびＡＮＤゲート３は、それぞれシフ
トレジスタ各段の正相出力および反転出力のＡＮＤをと
り、ＲＳ−フリップフロップ４はＳ、Ｒ入力にそれぞれ
ＡＮＤゲート２とＡＮＤゲート３の出力を取込んで冗長
切替信号を出力する。
トレジスタ各段の正相出力および反転出力のＡＮＤをと
り、ＲＳ−フリップフロップ４はＳ、Ｒ入力にそれぞれ
ＡＮＤゲート２とＡＮＤゲート３の出力を取込んで冗長
切替信号を出力する。
第４図は第１図について、そして第３図は第２図に示す
従来の冗長切替回路について、切替制御信号の擾乱が起
こった場合の影響の一例を、タイムチャートで比較のた
め示す。従来方式では制御信号の誤りは、そのまま冗長
切替信号として出力されるが、本発明では連続したシフ
トレジスタの段数分の過去複数クロック分のデータによ
り、冗長切替信号の出力を制御するため、制御信号誤り
の影響を受けにくい。
従来の冗長切替回路について、切替制御信号の擾乱が起
こった場合の影響の一例を、タイムチャートで比較のた
め示す。従来方式では制御信号の誤りは、そのまま冗長
切替信号として出力されるが、本発明では連続したシフ
トレジスタの段数分の過去複数クロック分のデータによ
り、冗長切替信号の出力を制御するため、制御信号誤り
の影響を受けにくい。
以上説明したように、本発明は冗長系を構成する装置に
おいて、冗長系の各ユニットで切替制御信号に誤りが生
じた場合に、冗長切替の制御信号の有効性を検証する回
路を備えることにより、不必要な冗長切替の発生を防ぐ
効果がある。
おいて、冗長系の各ユニットで切替制御信号に誤りが生
じた場合に、冗長切替の制御信号の有効性を検証する回
路を備えることにより、不必要な冗長切替の発生を防ぐ
効果がある。
第１図は本発明の冗長切替保護回路の回路図、第２図は
従来の冗長切替回路の回路図、第３図は従来方式による
制御信号誤り時の切替機能実行の一例を示すタイムチャ
ート、第４図は第３図と同じ制御信号誤り時の本発明の
方式の切替機能の実行を示したタイムチャートである。 １・・・・・・切替制御回路、２・・・・・・シフトレ
ジスタ、３・・・・・・ＡＮＤゲート回路、４・・・・
・・ＡＮＤゲート回路、５・・・・・・ＲＳ−フリップ
フロップ。 代理人 弁理士 内 原 音 第１ 匿 ピＪ ゝ 第２図 環３図 第４図
従来の冗長切替回路の回路図、第３図は従来方式による
制御信号誤り時の切替機能実行の一例を示すタイムチャ
ート、第４図は第３図と同じ制御信号誤り時の本発明の
方式の切替機能の実行を示したタイムチャートである。 １・・・・・・切替制御回路、２・・・・・・シフトレ
ジスタ、３・・・・・・ＡＮＤゲート回路、４・・・・
・・ＡＮＤゲート回路、５・・・・・・ＲＳ−フリップ
フロップ。 代理人 弁理士 内 原 音 第１ 匿 ピＪ ゝ 第２図 環３図 第４図
Claims (1)
- 複数ユニットにて冗長系を構成する装置における各ユニ
ットの切替を制御する切替制御回路と、前記切替制御回
路から出力される切替制御信号およびラッチ信号を入力
とするシフトレジスタと、前記シフトレジスタの各段の
正相出力のＡＮＤ論理を行うＡＮＤゲート回路と、前記
シフトレジスタの反転出力のＡＮＤ論理を行うＡＮＤゲ
ート回路と、前記２つのＡＮＤゲート回路のそれぞれの
出力のうち、正相出力はＳ入力に、反転出力はＲ入力に
取込むＲＳ−フリップフロップとをもつことを特徴とす
る冗長切替保護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1093450A JPH02270036A (ja) | 1989-04-12 | 1989-04-12 | 冗長切替保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1093450A JPH02270036A (ja) | 1989-04-12 | 1989-04-12 | 冗長切替保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02270036A true JPH02270036A (ja) | 1990-11-05 |
Family
ID=14082664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1093450A Pending JPH02270036A (ja) | 1989-04-12 | 1989-04-12 | 冗長切替保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02270036A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6449070B1 (en) | 1998-02-16 | 2002-09-10 | Fujitsu Limited | Optical transmission device and wavelength-multiplexed optical transmission system |
-
1989
- 1989-04-12 JP JP1093450A patent/JPH02270036A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6449070B1 (en) | 1998-02-16 | 2002-09-10 | Fujitsu Limited | Optical transmission device and wavelength-multiplexed optical transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7290169B2 (en) | Core-level processor lockstepping | |
| JP2002208844A (ja) | グリッチ除去回路 | |
| US5125011A (en) | Apparatus for masking data bits | |
| KR950012058B1 (ko) | 레지스터 제어 회로 | |
| JPH02270036A (ja) | 冗長切替保護回路 | |
| RU2405246C2 (ru) | Самосинхронный триггер с однофазным информационным входом | |
| JP2744724B2 (ja) | データフロー型システムにおけるパケット収集回路 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| US3613014A (en) | Check circuit for ring counter | |
| Datta et al. | Single flux quantum (SFQ) first-in-first-out (FIFO) synchronizers: New designs and paradigms | |
| RU2084015C1 (ru) | Устройство для синхронизации с контролем | |
| RU2015544C1 (ru) | Резервированное устройство | |
| JPS6019532B2 (ja) | エラー検出制御方式 | |
| RU1786487C (ru) | Дискретное устройство | |
| EP0368469A1 (en) | Digital communications systems | |
| JPH0993099A (ja) | エッジ検出回路 | |
| KR950014185B1 (ko) | 다수의 장애 소스(Source)를 갖는 시스템에서의 인터럽트 처리장치 | |
| JPS61501661A (ja) | 並列同期動作 | |
| JPH03255542A (ja) | 擬障方式 | |
| SU642709A2 (ru) | Мажоритарно-резервированное устройство | |
| SU1695317A1 (ru) | Резервируема вычислительна система | |
| JPS6227814A (ja) | 故障検出回路 | |
| SU1688405A1 (ru) | Управл емый делитель частоты следовани импульсов | |
| JPH0731308Y2 (ja) | ２重化装置 | |
| JPS62213337A (ja) | フレ−ム同期保護方式 |