JPH02272820A - 単安定マルチバイブレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、入力信号の立上りおよび立下りの双方に対
応するタイミングで一定パルス幅のパルスを出力するよ
うにした双方向再トリガ型の単安定マルチバイブレータ
に関するものである。

〔従来の技術〕

第３図は、この種の従来の単安定マルチバイブレータを
示す回路図である。同図において、双方向パルス化回路
１は入力端子２から入力される信号ａの立上りおよび立
下りにおいてトリガパルスｈを発生させる機能を持つ回
路であり、この回路の次段には上記トリガパルスｈを受
けて充放電動作を行う充放電回路３が接続されている。

上記充放電回路３はＮＰＮトランジスタ４．キャパシタ
５．定電流源６などによって構成されている。すなわち
、ＮＰＮ）ランジスタ４のベースは上記双方向パルス化
回路１の出力端子に、コレクタは電源端子７にそれぞれ
接続され、エミッタは定電流源６を介して接地されてい
る。また、ＮＰＮ）ランジスタ４のエミッタ・コレクタ
間にはキャパシタ５が接続されている。

さらに、上記充放電回路３の次段にはヒステリシスコン
パレータ８が接続されている。すなわち、充放電回路３
におけるＮＰＮ　トランジスタ４のエミッタがヒステリ
シスコンパレータ８の入力端子に接続されている。

第４図は上記単安定マルチバイブレータの動作を示すタ
イミングチャートである。このタイミングチャートを参
照して、上記単安定マルチバイブレータの動作を以下に
説明する。なお、以下の説明において、「キャパシタ５
の充電」とは図の１方向へ電流が流れることを言い、ま
た、「放電」とはその逆方向に電流が流れることを言う
。

入力端子２から第４図（１）に符号ａ１で示す波形の入
力信号ａが双方向パルス化回路１に入力されると、双方
向パルス化回路１では、その入力信号ａの立上りおよび
立下りのタイミングで第４図（２）に示す波形のトリガ
パルスｈを発生する。充放電回路３のＮＰＮトランジス
タ４は上記トリガパルスｈをベースに受けてオン動作し
、その結果キャパシタ５の両極間電圧が減少してこのキ
ャパシタ５が充電され、ヒステリシスコンパレータ８に
入力される信号ｉは第４図（３）に示すようにＨレベル
に上昇する。次にトリガパルスｈがＬレベルに降下する
と、ＮＰＮトランジスタはオフに変わり、その結果キャ
パシタ５は定電流源６によって決まる時定数で徐々に放
電し、これに伴ってヒステリシスコンパレータ８に入力
される信号ｉは徐々にＬレベルに降下する。

上記キャパシタ５の充電によって、信号ｉのレベルはヒ
ステリシスコンパレータ８に設定されている下位のしき
い値ＶｒＬおよび上位のしきい値ＶｒＨを越えて上昇す
るため、この時点つまり入力信号ａの立上りのタイミン
グでヒステリシスコンパレータ８の出力信号ｊは第４図
（４）に示すようにＬレベルからＨレベルへと変化する
。また、続くキャパシタ５の放電によって、信号ｉのレ
ベルは上位のしきい値ｖｒ）Ｉから下位のしきい値ｖｒ
Ｌを経てＬレベルへと降下するため、下位のしきい値ｖ
ｒＬ以下となる時点でヒステリシスコンパレータ８の出
力信号ｊはＨレベルからＬレベルへと変化スる。このよ
うにして、入力信号ａの立上りおよび立下りに対応する
タイミングで第４図（４）に符号ｊｌ、ｊ２に示すよう
な一定パルス幅のワンショットパルスがヒステリシスコ
ンパレータ８から出力され、これが出力端子９より取り
出される。

〔発明が解決しようとする課題〕

しかしながら、上記した従来の単安定マルチバイブレー
クでは、入力信号ａのパルス幅が第４図（４）に符号ｊ
ｌ、ｊ２で示すワンショット出力パルスのパルス幅より
も狭いと、ワンショット出力パルスｊのパルス幅が正常
時のパルス幅よりも広くなり、一定したパルス幅が得ら
れないという問題点があった。

すなわち、例えば第４図（１）に符号ａ２で示すような
パルス幅の狭い入力信号ａが双方向パルス化回路１に入
力されると、その入力信号ａの立上りおよび立下りに対
応する２つのトリがパルスｈの間隔も第４図（２）に示
すように狭くなる。したがって、最初のトリガパルスｈ
に対応する信号ｊのレベル降下がヒステリシスコンパレ
ータ８の下位のしきい値ｖｒＬに達しないうちに、第４
図（３）に示すように２番目のトリガパルスｈに対応す
る信号ｉのレベル上昇が開始され、その結果２番目のト
リガパルスｈに対応する信号ｌのレベル降下が下位のし
きい値ｖｒＬに達するまでヒステリシスコンパレータ８
からの出力信号ｊは立下らないことになり、このときワ
ンショット出力パルスｊのパルス幅は第４図（４）に符
号ｊ３で示すように正常時に比べて広くなる。

また、−船釣に双方向パルス化回路１によって得られる
トリガパルスｈのパルス幅は、ｌ＆　Ｒ的ニ得られる出
力信号ｊのパルス幅に比べて精度が粗いが、上記した従
来の単安定マルチバイブレークでは出力信号ｊのパルス
幅は上記トリガパルスｈのパルス幅に相当する部分を含
むので、出力信号ｊのパルス幅がトリガパルスｈのパル
ス幅に近い値になるほど出力信号ｊのパルス幅精度が悪
化するという問題点もあった。

この発明は、このような問題点を解消するためになされ
たもので、入力信号のパルス幅によって出力信号のパル
ス幅にばらつきが生じることがなく、かつ出力パルス幅
を狭く設定する場合でもパルス幅精度の高い出力信号を
得ることのできる双方向再トリガ型の単安定マルチバイ
ブレータを得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る単安定マルチバイブレータは、充放電回
路と、この充放電回路の出力信号を人力とするヒステリ
シスコンパレータとを含み、人力信号の立上りおよび立
下りの双方に対応するタイミングで前記ヒステリシスコ
ンパレータから一定パルス幅の出力パルスを生成するよ
うにした双方向再トリガ型の単安定マルチバイブレーク
であって、前記出力パルスの発生に同期した信号をゲー
ト信号としつつ、前記入力信号およびその反転である反
転入力信号のうちの少なくとも一方をラッチすることに
より、前記入力信号をラッチしたものに相当するラッチ
出力とその反転である反転ラッチ出力とを生成するゲー
ト付ラッチ回路と、前記入力信号と前記反転ラッチ出力
との論理積と、前記反転入力信号と前記ラッチ出力との
論理積とにつき、これら２つの論理積の論理和の反転に
相当する論理信号を発生して、前記論理信号を充放電ス
イッチング信号として前記充放電回路に与える論理演算
回路とを備える。

〔作用〕

この発明における単安定マルチバイブレータでは、その
論理演算回路の出力として、入力信号の立上りエツジお
よび立下りエツジのほか、ラッチ出力の立上りエツジお
よび立下りエツジでもレベル変化する論理信号が得られ
る。この論理信号が充放電回路の充放電スイッチング信
号となるが、入力信号のパルス幅が短いときには充放電
回路の充放電サイクルは短時間となり、ヒステリシスコ
ンパレータから出力パルスは発生しない。

一方、入力信号のパルス幅が広いときには上記論理信号
は比較的長い期間にわたってレベル変化せず、ヒステリ
シスコンパレータから出力パルスが生ずる。この出力パ
ルスによって上記論理信号はレベル反転し、充放電回路
の充放電動作は交代するとともに、出力パルスは非活性
レベルへと戻る。この単安定マルチバイブレータの出力
パルスのパルス幅は上記構成での出力パルスの帰還論理
ループにおける遅延時間で定まる。

〔実施例〕 第１図はこの発明による双方向再トリガ型の単安定マル
チバイブレータの一実施例を示す回路図であり、同図に
おいて、３〜９は従来の単安定マルチバイブレータと同
一である。

この単安定マルチバイブレータでは、従来回路の場合の
双方向パルス化回路（第１図）に替わる論理回路１１を
入力端子１２．１３と充放電回路３との間に設けている
。

すなわち、上記論理回路１１は、ゲート付きラッチ回路
１４と、２つのＡＮＤゲート１５．１６と、１つのＮＯ
Ｒゲート１７とで構成されており、このうち論理ゲート
１５〜１７の組合せが、この発明の「論理演算回路」に
相当している。また、ゲート付きラッチ回路１４は２つ
のＡＮＤゲート１８．１９と１つのＲＳフリップフロッ
プ２０とで構成されている。

ゲート付きラッチ回路１４の１つのＡＮＤゲート１８は
、１つの入力端子１２から与えられる入力信号ａとヒス
テリシスコンパレータ８からの出力信号ｇとを２人力と
し、その出力をＲＳフリップフロップ２０のセット入力
端子Ｓに与えるように接続され、また他の１つのＡＮＤ
ゲート１９は、別の入力端子１３から与えられる人力信
号ａ（人力信号ａの反転信号）とヒステリシスコンパレ
ータ８からの出力信号ｇとを２人力とし、その出力をＲ
Ｓフリップフロップ２０のリセット入力端子Ｒに与える
ように接続されている。

また、ＡＮＤゲート１５は、ＲＳフリップフロ内端子１
２から与えられる入力信号ａとを２人力とし、その出力
をＮＯＲゲート１７の１人力として与えるように接続さ
れている。さらに、残る１つのＡＮＤゲート１６は、Ｒ
Ｓフリップフロップ２０の非反転出力端子Ｑからの出力
信号すと入力端子１３から与えられる人力信号ａとを２
人力とし、その出力をＮＯＲゲート１７の他の１人力と
して与えるように接続されている。そして、ＮＯＲゲー
ト１７の出力端子が充放電回路３のＮＰＮトランジスタ
４のベースに接続されている。

第２図は上記単安定マルチバイブレータの動作を示すタ
イミングチャートである。このタイミングチャートを参
照して、上記単安定マルチバイブレータの動作を以下に
説明する。

入力端子１２から第２図（１）に示す入力信号ａが入力
されるとき、もう一方の入力端子１３にはその反転信号
である第２図（２）に示す入力信号ａが入力される。ヒ
ステリシスコンパレータ８の出力信号ｇがＬレベルのと
き、ＡＮＤゲート１８゜１９は閉じた状態にあり、入力
信号ａ、ａはＲＳフリップフロップ２０には供給されな
い。したがって、ＲＳフリップフロップ２０の非反転出
力端子Ｑからの出力信号すは第２図（３）に示すように
Ｌレベルの状態にあり、またＲＳフリップフロップ２０
の反転出力端子Ｑからの出力信号すは第２図（４）に示
すようにＨレベルの状態にある。このとき、信号すと信
号ａの論理積をとるＡＮＤゲート１５の出力信号Ｃは第
２図（５）に示すように、信号ａと同じ波形となり、ま
た信号すと信号ｉの論理積をとるＡＮＤゲート１６の出
力信号ｄは第２図に示すようにＬレベルとなる。したが
って、このとき信号ｃ、ｄを２人力とするＮＯＲゲート
１７の出力信号ｅは第２図（７）に示すように入力信号
ｉと同じ波形となる。

ＮＯＲゲート１７の出力信号ｅをＮＰＮ　トランジスタ
４のベースに受ける充放電回路３では、信号ｅがＨレベ
ルのときＮＰＮ　）ランジスタ４がオン動作してキャパ
シタ５が充電され、逆に信号ｅがＬレベルのときＮＰＮ
　）ランジスタ４がオフとなってキャパシタ５が放電さ
れるため、充放電回路３の出力信号ｆのレベルは信号ｅ
の立下りエツジつまり人力信号ａの立上りのタイミング
で第２図（８）に示すように、ヒステリシスコンパレー
タ８に設定されている上位のしきい値ｖｒｌｌからＬレ
ベルへと徐々に降下し始める。そして、信号ｅの次の立
上りエツジつまり入力信号ａの立下りのタイミングで、
充放電回路３の出力信号ｆのレベルは第２図（８）に示
すように急上昇する。

このとき、入力信号ａのパルス幅が狭いと、第２図（８
）に符号ｆｌ、ｆ２で示すように、充放電回路３の出力
信号ｆのレベルはヒステリシスコンパレータ８に設定さ
れている下位のしきい値ｖｒＬに達せず、したがってヒ
ステリシスコンパレータ８の出力信号ｇはＨレベルにな
らない。つまり、出力信号ｇとしてパルスは取り出され
ない。

これに対して、人力信号ａのパルス幅が広い場合には、
入力信号ａの立上りのタイミングで開始される充放電回
路３の放電の動作において、その出力信号ｆのレベルは
第２図（８）に符号ｆ３で示すように上位のしきい値Ｖ
ｒＨから下位のしきい値■　まで達する。下位のしきい
値ｖｒしに達した時Ｌ 点で、ヒステリシスコンパレータ８の出力信号ｇはＨレ
ベルになる。その結果、ＡＮＤゲート１８゜１９がそれ
ぞれ開いて、このときＲＳフリップフロップ２０のセッ
ト入力端子Ｓには入力信号ａつまりＨレベルの信号が、
またリセット入力端子Ｒには入力信号ａつまりＬレベル
の信号がそれぞれ入力される。これによって、ＲＳフリ
ップフロップ２０の非反転出力端子Ｑからの出力信号す
は第２図（３）に示すようにそれまでのＬレベルからＨ
レベルに反転し、また反転出力端子Ｑからの出力信号す
も第２図（４）に示すようにそれまでのＨレベルからＬ
レベルに反転する。

したがって、信号すと信号ａの論理積をとるＡＮＤゲー
ト１５の出力信号Ｃはこの時点で第２図（５）に示すよ
うにＨレベルからＬレベルに変わる。

信号すと信号ａの論理積をとるＡＮＤゲート１６の出力
信号ｄについては変化なくＬレベルに保たれる。その結
果、ＮＯＲゲート１７からの出力信号ｅはこの時点から
第２図（７）に示すようにＨしベルに変わる。この信号
ｅの立上りエツジで充放電回路３は放電動作から充電動
作に切り換わり、その出力信号ｆのレベルは下位のしき
い値ｖｒＬから上位のしきい値ＶｒＨを越えて急上昇し
、ヒステリシスコンパレータ８の出力信号ｇはＨレベル
からＬレベルに変わる。すなわち、出力信号ｇとして入
力信号ａの立上りから所定時間だけ遅延した一定パルス
幅のパルスが得られる。このパルス幅は、出力信号ｇの
立上りが帰還されて充放電回路３が放電動作から充電動
作に切り換わるまでの帰還ループ遅延時間幅に相当して
いるので狭いパルス幅とすることができる。このパルス
幅としては、たとえば数１００ｎｓ〜数１０ｎｓが、精
度よく実現できる。

次の入力信号ａの立下り時点において、ヒステリシスコ
ンパレータ８の出力信号ｇはＬレベルであり、したがっ
てＡＮＤゲート１８．１９はともに閉じていて入力信号
ａ、ａの変化はＲＳフリップフロップ２０には伝えられ
ず、その出力信号す。

ｂはそれまでのレベルに保たれている。そこで、信号す
と信号ａの論理積をとるＡＮＤゲート１６の出力信号ｄ
は、このとき第２図（６）に示すようにＬレベルからＨ
レベルに変わる。なお、信号すと信号ａの論理積をとる
ＡＮＤゲート１５の出力信号Ｃは、このとき第２図（５
）に示すようにそれまでのＬレベルを保っている。その
結果、ＮＯＲゲート１７の出力信号ｅは入力信号ａの立
下りのタイミングで第２図（７）に示すようにＨレベル
からＬレベルに反転する。そして、この信号ｅの立下り
エツジによって、充放電回路３の放電動作が開始され、
入力信号ａの立上りの場合と同様に充放電回路３の出力
信号ｆのレベルは第２図（８）に符号ｆ４で示すように
変化して、ヒステリシスコンパレータ８の出力信号ｇと
して一定パルス幅のパルスが第２図（９）に示すように
得られる。

これらの結果、第２図かられかるように、信号す、ｂの
レベル変化時、換言すると信号ｃ、ｄのそれぞれにおい
て所定幅以上のワンショットパルスが生じたときのその
終端部で、出力パルスｇが生ずる。

このように、この実施例回路では、所定時間幅よりも短
いパルス幅の入力信号に対しては出力信号ｇは変化しな
いため、入力信号のパルス幅が短いときに広い幅の出力
パルスが出てしまうということはない。また、双方向パ
ルス化回路を用いていないため、従来回路のように双方
向パルス化回路からのトリガパルスのパルス幅の精度を
考慮することなく、出力パルスのパルス幅を高精度で小
さくすることができる。短いパルス幅を持つ入力信号に
対して出力信号が変化しないことから、磁気再生装置な
どのノイズ除去回路として使用することも可能である。

なお、上記実施例では、論理回路１１のゲート付きラッ
チ回路２０として、ＡＮＤゲート１８゜１９とＲＳフリ
ップフロップ２０とを組み合わせた回路を用いているが
、これに替えてＤフリップフロップを用いてもよい。

第２図のラッチ出力す、ｂは、その一方が得られれば他
方はその反転として得られるのであるから、ゲート付き
ラッチ回路の種々の変形においては、入力信号ａまたは
反転入力信号ｉのうちの少なくとも一方を出力パルスｇ
でゲートしつつラッチすればよいことになる。ゲート１
８．１９へのゲート信号も、出力信号ｇの発生に同期し
た信号、換言すれば信号ｃ、ｄ（もしくは信号ｅ）の中
に含まれる所定幅以上のワンショットパルスの終端部に
同期した信号であればよく、出力信号ｇ自身でなくても
よい。

〔発明の効果〕

以上のように、この発明の単安定マルチバイブレータに
よれば、従来の双方向パルス化回路に替えて、ゲート付
きラッチ回路と論理演算回路との組合せを用いる構成と
しているので、パルス幅が狭くかつパルス幅精度の高い
パルスを得ることができる。

【図面の簡単な説明】

第１図はこの発明による単安定マルチバイブレータの一
実施例を示す回路図、第２図はその単安定マルチバイブ
レークの動作を示すタイミングチャート、第３図は従来
の単安定マルチバイブレ−夕を示す回路図、第４図はそ
の単安定マルチバイブレータの動作を示すタイミングチ
ャートである。 図において、３は充放電回路、８はヒステリシスコンパ
レータ、１１は論理回路、１４はゲート付きラッチ回路
である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）充放電回路と、この充放電回路の出力信号を入力
   とするヒステリシスコンパレータとを含み、入力信号の
   立上りおよび立下りの双方に対応するタイミングで前記
   ヒステリシスコンパレータから一定パルス幅の出力パル
   スを生成するようにした双方向再トリガ型の単安定マル
   チバイブレータであって、 前記出力パルスの発生に同期した信号をゲート信号とし
   つつ、前記入力信号およびその反転である反転入力信号
   のうちの少なくとも一方をラッチすることにより、前記
   入力信号をラッチしたものに相当するラッチ出力とその
   反転である反転ラッチ出力とを生成するゲート付ラッチ
   回路と、前記入力信号と前記反転ラッチ出力との論理積
   と、前記反転入力信号と前記ラッチ出力との論理積とに
   つき、これら２つの論理積の論理和の反転に相当する論
   理信号を発生して、前記論理信号を充放電スイッチング
   信号として前記充放電回路に与える論理演算回路とを備
   えることを特徴とする単安定マルチバイブレータ。