JPH02272902A - Oscillation circuit - Google Patents
Oscillation circuitInfo
- Publication number
- JPH02272902A JPH02272902A JP9309589A JP9309589A JPH02272902A JP H02272902 A JPH02272902 A JP H02272902A JP 9309589 A JP9309589 A JP 9309589A JP 9309589 A JP9309589 A JP 9309589A JP H02272902 A JPH02272902 A JP H02272902A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- transistors
- power supply
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は1弾性表面波共振子等の圧電共振子を用いた高
安定発振回路に関し、特に集積化に適した発振回路に関
する。[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a highly stable oscillation circuit using a piezoelectric resonator such as a surface acoustic wave resonator, and particularly to an oscillation circuit suitable for integration. Regarding.
(従来の技術)
従来から、テレビ機器や通信機器等には、低雑音で高安
定な周波数源が必要とされる部分に、弾性表面波共振子
や水晶振動子等の圧電素子を用いた発振器が多用されて
いる。(Prior art) Oscillators using piezoelectric elements such as surface acoustic wave resonators and crystal oscillators have traditionally been used in television equipment, communication equipment, etc. where low-noise, highly stable frequency sources are required. is frequently used.
その−例として5弾性表面波共振子を用いた最も一般的
なコルピッツ形発振回路を第13図に示す。As an example, the most common Colpitts type oscillation circuit using five surface acoustic wave resonators is shown in FIG.
第13図において、符号51は発振用トランジスタであ
り、そのベースは抵抗52を介して直流電源1の正極端
子に、抵抗53を介して負荷端子にそれぞれ接続され、
コレクタは抵抗54を介して電源1の正極端子に、エミ
ッタは抵抗55を介して電源1の負荷端子に接続され、
これによりトランジスタ51に直流バイアス電圧・電流
が供給される。In FIG. 13, reference numeral 51 is an oscillation transistor, the base of which is connected to the positive terminal of the DC power supply 1 via a resistor 52, and to the load terminal via a resistor 53.
The collector is connected to the positive terminal of the power supply 1 through a resistor 54, the emitter is connected to the load terminal of the power supply 1 through a resistor 55,
As a result, a DC bias voltage and current are supplied to the transistor 51.
さらに、抵抗55と並列に高周波電流をバイパスするた
めのコンデンサ58が接続され、トランジスタ51のベ
ースと電源1の負極端子間にコンデンサ56が、トラン
ジスタ51のコレクタと電源1の負極端子間にコンデン
サ57がそれぞれ接続されている。Further, a capacitor 58 for bypassing high frequency current is connected in parallel with the resistor 55, a capacitor 56 is connected between the base of the transistor 51 and the negative terminal of the power source 1, and a capacitor 57 is connected between the collector of the transistor 51 and the negative terminal of the power source 1. are connected to each other.
これらコンデンサ56.57は、トランジスタ51のコ
レクタ〜ベース間に並列に接続された弾性表面波共振子
49のインピーダンスとこの発振回路のインピーダンス
との整合をとり1発振を生じさせるものである。These capacitors 56 and 57 match the impedance of the surface acoustic wave resonator 49 connected in parallel between the collector and base of the transistor 51 with the impedance of this oscillation circuit to generate one oscillation.
そして、トランジスタ51の増幅度が十分大きければ、
以上のような回路構成により弾性表面波共振子49の共
振周波数で発振し、トランジスタ51のコレクタに接続
された出力端子61から、上記周波数の信号が出力され
る。Then, if the amplification degree of the transistor 51 is large enough,
With the circuit configuration as described above, oscillation occurs at the resonant frequency of the surface acoustic wave resonator 49, and a signal at the above frequency is output from the output terminal 61 connected to the collector of the transistor 51.
ところで、テレビ機器や通信機器においては。By the way, in terms of television equipment and communication equipment.
装置の小形軽量化、低価格化を図るため1回路の集積化
が進められている。よって、そこに使用される発振器に
ついても集積化が望まれている。しかしながら、弾性表
面波共振子等の圧電共振子は。In order to make devices smaller, lighter, and cheaper, single-circuit integration is progressing. Therefore, integration of the oscillators used there is also desired. However, piezoelectric resonators such as surface acoustic wave resonators.
他の回路と同じ基板上に集積することは困難なため、共
振子を除く発振回路部分の集積化が検討されている。Since it is difficult to integrate the oscillator circuit on the same substrate as other circuits, integration of the oscillation circuit portion excluding the resonator is being considered.
ところが、第13図に示したような回路の場合、コンデ
ンサが3個も必要であり、集積回路化には適さない、な
ぜならば、集積回路においては、コンデンサは他のトラ
ンジスタや抵抗に比べ、その形状が極めて大きいからで
ある。However, in the case of a circuit like the one shown in Figure 13, three capacitors are required and it is not suitable for integrated circuits. This is because the shape is extremely large.
特に第13図において、コンデンサ58はそのインピー
ダンスの絶対値が発振周波数において抵抗55の抵抗値
より十分小さくなければならず、そのためには数十PF
〜数百PFの容量が必要である。そして、この程度の容
量を集積回路上で実現するためには、 1ooo、’〜
lll112程度の面積が必要であるが、1個のコンデ
ンサのためにこれだけの面積を費やすことは、集積回路
においては極めて不経済である。In particular, in FIG. 13, the absolute value of the impedance of the capacitor 58 must be sufficiently smaller than the resistance value of the resistor 55 at the oscillation frequency, and for that purpose, several tens of PF is required.
A capacity of ~ several hundred PF is required. In order to realize this level of capacity on an integrated circuit, 1ooo,'~
Although an area of approximately 112 mm is required, it is extremely uneconomical to spend this much area for one capacitor in an integrated circuit.
また、第13図に示した回路においては、トランジスタ
51のコレクタに流れる高周波電流が抵抗54とコンデ
ンサ58を介して電源1に流れるが、電源1に他の回路
が接続されているとすると、この他の回路にとって高周
波数電流は雑音源となる。逆に他の回路からの雑音が電
源1のラインに進入した場合、第13図に示した回路は
不平衡形であるため、その雑音が抵抗52.54や他の
素子を介して回路内に進入し1発振周波数が変調された
り、出力信号に雑音が生じてしまう。これらの影響は特
に第13図の発振器と他の回路とを同一の集積回路基板
上に実装した時に顕著となる。Furthermore, in the circuit shown in FIG. 13, the high frequency current flowing to the collector of the transistor 51 flows to the power supply 1 via the resistor 54 and the capacitor 58, but if other circuits are connected to the power supply 1, then this High frequency currents become a noise source for other circuits. Conversely, if noise from other circuits enters the line of power supply 1, the noise will enter the circuit via resistors 52, 54 and other elements because the circuit shown in Figure 13 is an unbalanced type. This may modulate the oscillation frequency or cause noise in the output signal. These effects become particularly noticeable when the oscillator shown in FIG. 13 and other circuits are mounted on the same integrated circuit board.
このように、第13図に示したような従来の発振回路を
そのまま集積回路化することは、極めて回連であった。In this way, it was extremely difficult to integrate the conventional oscillation circuit as shown in FIG. 13 into an integrated circuit.
(発明が解決しようとする課題)
以上のように、弾性表面波共振子等の圧電共振子を用い
た従来の発振回路は、他の回路の雑音源となるとともに
、他の回路からの雑音の影響を受けやすいことや容量の
大きなコンデンサが必要などの理由から、そのまま集積
回路化することには問題があった。(Problems to be Solved by the Invention) As described above, conventional oscillation circuits using piezoelectric resonators such as surface acoustic wave resonators become a noise source for other circuits, and also reduce noise from other circuits. There were problems with making it into an integrated circuit because it was easily influenced and required a capacitor with a large capacity.
本発明はこれらの問題点を解決しようとするものでその
目的は、他の回路に対する雑音源となら°ず、他の回路
からの影響も受けにくい集積回路化に適した発振回路を
提供しようとするものである。The present invention attempts to solve these problems, and its purpose is to provide an oscillation circuit suitable for integrated circuits that does not become a noise source for other circuits and is less susceptible to influence from other circuits. It is something to do.
(課題を解決するための手段)
この発明は、一対のトランジスタの各コレクタをそれぞ
れ同一抵抗値の抵抗を介し直流電源の一端に接続すると
ともに、各エミッタを共通の電流源を介し前記直流電源
の他端に接続し、かっ各べ=スにバイアス電圧を印加す
るバイアス回路を接続してなることにより差動増幅回路
を構成し、前記トラジスタ対の一方のトラジスタのコレ
クタ〜ベース間に同一基板上に2組のポートを有する圧
電共振子の一方のポートを接続するとともに、他方のト
ランジスタのコレクタ〜ベース間に他方のポートを接続
してなるものである。(Means for Solving the Problems) The present invention connects each collector of a pair of transistors to one end of a DC power supply via a resistor having the same resistance value, and connects each emitter to one end of the DC power supply via a common current source. A differential amplifier circuit is constructed by connecting a bias circuit to the other end and applying a bias voltage to each base of the pair of transistors, and connecting the collector and base of one transistor of the pair of transistors on the same substrate. One port of a piezoelectric resonator having two sets of ports is connected to the transistor, and the other port is connected between the collector and base of the other transistor.
(作 用)
この発明は、上記のような構成により、2ポート形の圧
電共振子を介して差動増幅回路の出力すなわち一対のト
ランジスタの各コレクタ間から、差動増幅回路の入力す
なわち一対のトランジスタの各ベース間に、2ポート形
の圧電共振子の共振周波数において正帰還が施され、回
路が発振し、差動増幅回路の出力から発振出力が得られ
る。この発明によれば、回路全体が完全な平衡構成とな
る。そして、一対のトランジスタは差動増幅回路として
動作し、一方の電流が増加すると他方の電流が減少する
ため、全体の電流は常に一定となり、直流電源に発振時
の高周波電流は流れない。(Function) With the above-described configuration, the present invention allows the output of the differential amplifier circuit, that is, between the collectors of a pair of transistors, to be connected to the input of the differential amplifier circuit, that is, between the collectors of a pair of transistors, through a two-port piezoelectric resonator. Positive feedback is applied between the bases of the transistors at the resonance frequency of the two-port piezoelectric resonator, the circuit oscillates, and an oscillation output is obtained from the output of the differential amplifier circuit. According to this invention, the entire circuit has a perfectly balanced configuration. The pair of transistors operates as a differential amplifier circuit, and when the current of one increases, the current of the other decreases, so the overall current is always constant and no high-frequency current flows through the DC power supply during oscillation.
(実 施 例)
以下、この°発明の一実施例について図面を参照しなが
ら詳細に説明する。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第1図はこの発明の一実施例に係る回路構成図である。FIG. 1 is a circuit configuration diagram according to an embodiment of the present invention.
第1図において、トランジスタ5と6は差動増幅用のト
ランジスタ対であり、その各コレクタはそれぞれ同じ抵
抗値の抵抗8と9を介して直流電源1の一端に接続され
ている。また、各エミッタは共通の直流電流源7を介し
て直流電源1のもう一方の端に接続され、各ベースはそ
れぞれ同じ抵抗値の抵抗11と12を介してバイアス回
路10の出方端子に接続されている。なお、バイアス回
路1oは直流電源1から電源を得ている。In FIG. 1, transistors 5 and 6 are a transistor pair for differential amplification, and their respective collectors are connected to one end of a DC power supply 1 via resistors 8 and 9 having the same resistance value, respectively. Each emitter is connected to the other end of the DC power supply 1 via a common DC current source 7, and each base is connected to the output terminal of the bias circuit 10 via resistors 11 and 12 having the same resistance value. has been done. Note that the bias circuit 1o receives power from the DC power supply 1.
以上の回路により差動増幅回路が構成され、その一方の
トランジスタ5のコレクタ〜ベース間に、2ポ一ト形弾
性表面波共振子2の一方のポート3が接続され、もう一
方のトランジスタ6のコレクタ〜ベース間にもう一方の
ポート4が接続されている。The above circuit constitutes a differential amplifier circuit, in which one port 3 of the two-point surface acoustic wave resonator 2 is connected between the collector and base of one transistor 5, and the other transistor 6 is connected between the collector and base of the differential amplifier circuit. The other port 4 is connected between the collector and the base.
、そして、トランジスタ5と6のベース間に入力された
交流電圧は増幅されコレクタ間から出力されるが、トラ
ンジスタ5とトランジスタ6との電圧・電流の位相は差
動動作により反転するため、2ポ一ト形弾性表面波共振
子2のポート3と4とは共振時のそれぞれのポートに発
生する電圧が逆相となるように極性に接続される。Then, the AC voltage input between the bases of transistors 5 and 6 is amplified and output from between the collectors, but since the phases of voltage and current between transistors 5 and 6 are reversed due to differential operation, the two-point voltage is amplified and output from between the collectors. Ports 3 and 4 of the single-shaped surface acoustic wave resonator 2 are connected in polarity so that the voltages generated at the respective ports during resonance are in opposite phases.
この回路の発振出力は、トランジスタ5とトランジスタ
6のコレクタにそれぞれ接続された出ヵ端子13と14
から差動出力として取出される。The oscillation output of this circuit is output from output terminals 13 and 14 connected to the collectors of transistor 5 and transistor 6, respectively.
is taken out as a differential output.
なお、2ポ一ト形弾性表面波共振子2を除く他の素子に
よって構成された差動増幅回路の入出力間の電界増幅度
すなわちトランジスタ5とトランジスタ6のベース間に
入力された電力とコレクタ間から得られる電力との比は
、2ポ一ト形弾性表面波共振子2の損失を十分補えるよ
うに設定する。Note that the electric field amplification between the input and output of the differential amplifier circuit configured with other elements except the two-point surface acoustic wave resonator 2, that is, the electric power input between the bases of the transistors 5 and 6 and the collector The ratio between the power and the power obtained from the two-point surface acoustic wave resonator 2 is set so as to sufficiently compensate for the loss of the two-point surface acoustic wave resonator 2.
これは、トランジスタ5.6の特性、直流電流源7の電
流値、抵抗8,9の抵抗値等によって決定される。This is determined by the characteristics of the transistor 5.6, the current value of the DC current source 7, the resistance values of the resistors 8 and 9, etc.
以上のような構成により第1図の回路は、トランジスタ
5と6のコレクタ間すなわち差動増幅回路の出力から、
2ポ一ト形弾性表面波共振子2のボート3、ポート4を
介して、トランジスタ5と6のベース間すなわち差動増
幅回路の入力に正帰還が施され、回路が発振し、出力端
子13と14の間から発振出力が得られる。With the above configuration, the circuit shown in FIG.
Through the port 3 and port 4 of the two-point surface acoustic wave resonator 2, positive feedback is applied between the bases of the transistors 5 and 6, that is, to the input of the differential amplifier circuit, the circuit oscillates, and the output terminal 13 The oscillation output is obtained from between and 14.
ただし、トランジスタ5とトランジスタ6との各寄生容
量や、2ボ一ト形弾性表面波共振子2のポート間寄生容
量が無視できる場合、第1図のように2ポ一ト形弾性表
面波共振子2を接続すると、差動増幅器に対して正帰還
ではなく、負帰還を施すことになる。なぜならば、上記
各寄生容量が無いと、トランジスタ5とトランジスタ6
とは理想トランジスタとして動作するため、各ベース間
に印加された電圧と各コレクタ間に発生する電圧との位
相は180°反転する。これに対して、2ポ一ト形弾性
表面波共振子のポート3とボート4の各一端の間から各
他端の間へ伝達される電圧の位相は、共振周波数におい
てほぼOaとなるためである。However, if the parasitic capacitance between the transistors 5 and 6 and the parasitic capacitance between the ports of the two-point surface acoustic wave resonator 2 can be ignored, two-point surface acoustic wave resonance will occur as shown in Figure 1. When the child 2 is connected, negative feedback is applied to the differential amplifier instead of positive feedback. This is because without each of the above parasitic capacitances, transistor 5 and transistor 6
Since the transistor operates as an ideal transistor, the phase of the voltage applied between each base and the voltage generated between each collector is reversed by 180°. On the other hand, the phase of the voltage transmitted from one end of the port 3 of the two-point surface acoustic wave resonator to the other end of the boat 4 is approximately Oa at the resonant frequency. be.
しかし、通常の場合、上記各寄生容量は無視できず、抵
抗8及び抵抗9と、上記各寄生容量との時定数により、
トランジスタ5とトランジスタ6の各コレクタ間に発生
する電圧の位相は180°より遅れ360°すなわち0
°に近くなる。このため、第1図のように2ボ一ト形弾
性表面波共振子2を接続することにより、差動増幅器に
対して正帰還を施すことができる。However, in normal cases, each of the above parasitic capacitances cannot be ignored, and due to the time constants of the resistors 8 and 9 and the above parasitic capacitances,
The phase of the voltage generated between the collectors of transistors 5 and 6 is delayed from 180° by 360°, that is, 0.
Close to °. Therefore, by connecting the two-bottom surface acoustic wave resonator 2 as shown in FIG. 1, positive feedback can be applied to the differential amplifier.
この時の発振周波数は、2ボ一ト形弾性表面波共振子の
ボート3とボート4のインピーダンスが低くなる周波数
すなわち共振周波数となるが、厳密には2ポ一ト形弾性
表面波共振子2のポート3とボート4の各一端の間から
各他端の間へ伝達される電圧の位相変化量と、トランジ
スタ5と6のベース間からコレクタ間へ伝達・増幅され
る電圧の位相変化量との和がO゛または360°の整数
倍となる周波数となる。2ポ一ト形弾性表面波共振子2
はその共振周波数を中心とするごく狭い周波数範囲にお
いて、ボート3とボート4の各一端の間と、各他端の間
との電圧の位相変化量が約180’急激に変化する。よ
って、回路はこの共振周波数を中心とするごく狭い周波
数範囲の、上記位相変化量の和の条件を満足する周波数
で発振する。ただし、共振周波数から離れるにしたがっ
て、ポート3とポート4のインピーダンスが大きくなり
損失が増加するので、その分、差動増幅回路の増幅度が
必要となる。The oscillation frequency at this time is the frequency at which the impedance of boats 3 and 4 of the two-point surface acoustic wave resonator is low, that is, the resonance frequency, but strictly speaking, the two-point surface acoustic wave resonator 2 The amount of phase change in the voltage transmitted from one end of port 3 and boat 4 to the other end of port 3 and the amount of phase change in voltage transmitted and amplified from between the bases of transistors 5 and 6 to between the collectors of transistors 5 and 6. The sum of the frequencies is an integer multiple of O゛ or 360°. Two-point surface acoustic wave resonator 2
In a very narrow frequency range centered around the resonant frequency, the phase change amount of the voltage between one end of the boat 3 and the boat 4 and the other end of the boat suddenly changes by about 180'. Therefore, the circuit oscillates at a frequency that satisfies the condition for the sum of the phase changes in a very narrow frequency range centered around this resonant frequency. However, as the distance from the resonant frequency increases, the impedance of ports 3 and 4 increases and loss increases, so the amplification degree of the differential amplifier circuit is required accordingly.
なお、第1図においてトランジスタ5とトランジスタ6
のコレクタ、ベース、エミッタの各直流電位は双方のト
ランジスタにおいて同一となる。In addition, in FIG. 1, transistor 5 and transistor 6
The collector, base, and emitter DC potentials of both transistors are the same.
よって、トランジスタ5と6との各コレクタ〜ベース間
に接続された2ポ一ト形弾性表面波共振子2のポート3
とポート4との直流電位も同一となる。Therefore, the port 3 of the two-point surface acoustic wave resonator 2 connected between the respective collectors and bases of the transistors 5 and 6
The DC potentials of port 4 and port 4 are also the same.
次に、第1図の実施例の効果であるが、第1図の回路に
おいて直流電源1から流れる電源電流は。Next, regarding the effect of the embodiment shown in FIG. 1, the power supply current flowing from the DC power supply 1 in the circuit shown in FIG.
バイアス回路10へ流れる電流と、抵抗8.抵抗9とト
ランジスタ5と、トランジスタ6を介して直流電流源7
に流れる電流だけである。よって、直流電源1に流れる
電流は直流のみであり1発振周波数の高周波電流は流れ
ない。なぜならば、バイアス回路10はトランジスタ5
,6に直流バイアス電圧を供給するだけなので、直流し
か流れず、直流電流源7には一定の直流電流しか流れな
いため。The current flowing to the bias circuit 10 and the resistor 8. DC current source 7 via resistor 9, transistor 5, and transistor 6
It is only the current that flows through the Therefore, the current flowing through the DC power supply 1 is only a direct current, and no high-frequency current with one oscillation frequency flows. This is because the bias circuit 10 is
, 6, only direct current flows, and only a constant direct current flows through the direct current source 7.
トランジスタ5と6は一方の電流が増加すると他方の電
流が減少する差動動作となり、抵抗8と抵抗9とに流れ
る電流の和は常に一定となるからである。このことから
、直流電源1に他の回路を接続したとしても、第1図の
回路かその回路に対して雑音源となることはない。逆に
、直流電源1から供給される直流電圧に雑音が生じた場
合、第1図の回路では、バイアス回路を介してトランジ
スタ5と6の各ベースに印加される雑音は同相となるた
め、差動動作により打消されて、コレクタ間の出力電圧
には現れなす、また、抵抗8と抵抗9を介して進入する
雑音についても同様である。This is because transistors 5 and 6 operate differentially in that when the current of one increases, the current of the other decreases, and the sum of the currents flowing through resistor 8 and resistor 9 is always constant. For this reason, even if another circuit is connected to the DC power supply 1, it will not become a noise source for the circuit shown in FIG. 1 or that circuit. Conversely, if noise occurs in the DC voltage supplied from DC power supply 1, in the circuit shown in Figure 1, the noise applied to the bases of transistors 5 and 6 through the bias circuit will be in phase, so The same applies to the noise that is canceled by the dynamic operation and does not appear in the output voltage between the collectors, and that enters through the resistors 8 and 9.
さらに、第1図の回路はコンデンサを使用しないため、
極めて集積回路化に適する。Furthermore, since the circuit in Figure 1 does not use a capacitor,
Extremely suitable for integrated circuits.
なお、この発明は、上記の実施例に限定されるものでは
なく、種々に変形して実施することができる。Note that the present invention is not limited to the above embodiments, and can be implemented with various modifications.
第2図はこの発明の他の実施例に係る回路構成図である
。FIG. 2 is a circuit configuration diagram according to another embodiment of the present invention.
この実施例の回路は、トランジスタ5とトランジスタ6
のエミッタの接続点と直流電源の一端との間に直流電流
源ではなく抵抗15が接続されてなるものである。この
ような接続でもトランジスタ5と6は差動対として動作
するため、上記の実施例とほぼ同様な効果が得られる。The circuit of this embodiment consists of transistor 5 and transistor 6.
A resistor 15 is connected instead of a DC current source between the connection point of the emitter and one end of the DC power supply. Even with such a connection, since transistors 5 and 6 operate as a differential pair, substantially the same effect as in the above embodiment can be obtained.
第3図はバイアス回路を抵抗のみで構成した極めて簡単
に実施できる実施例の回路構成図である。FIG. 3 is a circuit configuration diagram of an extremely easy-to-implement embodiment in which the bias circuit is composed of only resistors.
すなわち、この実施例では、電流電源1の電圧を抵抗1
6と抵抗17とで分圧してトランジスタ5のベースにバ
イアス電圧を印加し、同様に直流電源1の電圧を抵抗1
8と抵抗19で分圧してトランジスタ6のベースにバイ
アス電圧を印加している。なお、この場合、抵抗16と
抵抗18の抵抗値、抵抗17と抵抗19の抵抗値はそれ
ぞれ同じ値である。That is, in this embodiment, the voltage of the current source 1 is controlled by the resistor 1.
6 and resistor 17 and apply a bias voltage to the base of transistor 5, similarly, the voltage of DC power supply 1 is divided by resistor 1
8 and a resistor 19 to apply a bias voltage to the base of the transistor 6. In this case, the resistance values of the resistor 16 and the resistor 18 and the resistance values of the resistor 17 and the resistor 19 are the same value.
第4図は高周波での使用に適した実施例に係る回路構成
図である。FIG. 4 is a circuit diagram of an embodiment suitable for use at high frequencies.
この実施例では、トランジスタ5のコレクタと直列にト
ランジスタ21のコレクタ〜エミッタ間が、トランジス
タ6のコレクタと直列にトランジスタ22のコレクタ〜
エミッタ間がそれぞれ接続され、トランジスタ21と2
2のベースにはバイアス回路20から共通のバイアス電
圧が印加されている。このような接続にすることにより
、第1図の実施例よりも高周波で使用できるようになる
。In this embodiment, the collector-emitter of the transistor 21 is connected in series with the collector of the transistor 5, and the collector-emitter of the transistor 22 is connected in series with the collector of the transistor 6.
The emitters of transistors 21 and 2 are connected, respectively.
A common bias voltage is applied from a bias circuit 20 to the bases of the two. By making such a connection, it becomes possible to use the device at a higher frequency than the embodiment shown in FIG.
なぜならば、第4図においてトランジスタ5と6のコレ
クタ電位は、バイアス回路20からトランジスタ21と
22のベースに印加される電圧からトランジスタ21と
22のベース〜エミッタ間電圧約0.7vを減じた値に
固定され1回路が発振状態にあってもほぼ一定となる。This is because, in FIG. 4, the collector potential of transistors 5 and 6 is the value obtained by subtracting the base-to-emitter voltage of transistors 21 and 22 by approximately 0.7 V from the voltage applied from the bias circuit 20 to the bases of transistors 21 and 22. is fixed to , and remains almost constant even if one circuit is in an oscillation state.
このため、特に高周波で問題となるトランジスタ5と6
のコレクタ〜ベース間寄生容量によってコレクタ交流電
圧がベースに負帰還されトランジスタ5と6の増幅度が
等測的に低下する効果が低減できるためである。For this reason, transistors 5 and 6 pose a problem especially at high frequencies.
This is because the effect of negative feedback of the collector alternating voltage to the base due to the parasitic capacitance between the collector and base of the transistors 5 and 6 can be reduced.
その他の回路動作については、トランジスタ5と6のコ
レクタ電流がそれぞれトランジスタ21とトランジスタ
22を介して流れるだけで、第1図の回路と同じである
。The other circuit operations are the same as the circuit shown in FIG. 1, except that the collector currents of transistors 5 and 6 flow through transistors 21 and 22, respectively.
第5図はこの発明のさらに他の実施例に係る回路構成図
である。FIG. 5 is a circuit configuration diagram according to still another embodiment of the present invention.
この実施例は、2ボ一ト形弾性表面波共振子2のボート
3とポート4との間に直流電圧が印加されないだけでな
く、ボート3の電極間およびボート4の電極間のそれぞ
れに直流電圧が印加されない様にしたものである。In this embodiment, not only is no DC voltage applied between the boat 3 and the port 4 of the two-bottom surface acoustic wave resonator 2, but also DC voltage is applied between the electrodes of the boat 3 and between the electrodes of the boat 4. This is so that no voltage is applied.
図において、コレクタが直流電源1の一端に接続された
トランジスタz7のベースがトランジスタ5のコレクタ
に接続されており、さらにトランジスタ27のエミッタ
はダイオード29と抵抗31を介して直流電源1のもう
一方の端子に接続されている。In the figure, the base of a transistor z7 whose collector is connected to one end of the DC power supply 1 is connected to the collector of the transistor 5, and the emitter of the transistor 27 is connected to the other end of the DC power supply 1 through a diode 29 and a resistor 31. connected to the terminal.
同様に、コレクタが直流電源1の一端に接続されたトラ
ンジスタ28のベースがトランジスタ6のコレクタに接
続され、さらにトランジスタ28のエミッタはダイオー
ド30と抵抗32を介して直流電源1のもう一方の端子
に接続されている。そして、2ポ一ト形弾性表面波共振
子2のポート3はトランジスタ5のコレクタ〜ベース間
ではなく、ダイオード29と抵抗31の接続点とトラン
ジスタ5のベースとの間に接続され、同様にポート4は
トランジスタ6のコレクタ〜ベース間ではなく、ダイオ
ード30と抵抗32の接続点とトランジスタ6のベース
との間に接続されている。Similarly, the base of a transistor 28 whose collector is connected to one end of the DC power supply 1 is connected to the collector of the transistor 6, and the emitter of the transistor 28 is connected to the other terminal of the DC power supply 1 via a diode 30 and a resistor 32. It is connected. The port 3 of the two-point surface acoustic wave resonator 2 is connected not between the collector and base of the transistor 5, but between the connection point between the diode 29 and the resistor 31 and the base of the transistor 5; 4 is connected not between the collector and base of the transistor 6 but between the connection point between the diode 30 and the resistor 32 and the base of the transistor 6.
この回路において、バイアス回路10によってトランジ
スタSとトランジスタ6のそれぞれのベースに印加され
る電圧および抵抗8と抵抗9の抵抗値および直流電流源
7の電流値とによって定まるトランジスタ5とトランジ
スタ6のコレクタ〜ベース間の直流バイアス電圧値は、
トランジスタ27.28のベース〜エミッタ間電圧と、
ダイオード29.30の両端電圧との和の電圧値と同じ
になるように設計される。すなわち、2ボ一ト形弾性表
面波共振子2のポート3の電極間およびポート4の電極
間に直流電圧が印加されない。In this circuit, the collectors of the transistors 5 and 6 are determined by the voltage applied to the bases of the transistors S and 6 by the bias circuit 10, the resistance values of the resistors 8 and 9, and the current value of the DC current source 7. The DC bias voltage value between the bases is
The base-emitter voltage of the transistor 27.28,
It is designed to have the same voltage value as the sum of the voltages across the diodes 29 and 30. That is, no DC voltage is applied between the electrodes of port 3 and between the electrodes of port 4 of two-bottom surface acoustic wave resonator 2.
このように1本実施例によれば、2ボ一ト形弾性表面波
共振子2のポート3とポート4との間だけでなくポート
3の電極間およびポート4の電極間にも直流電圧が印加
されないようにできる。In this way, according to this embodiment, a DC voltage is applied not only between ports 3 and 4 of the two-bottom surface acoustic wave resonator 2, but also between the electrodes of port 3 and between the electrodes of port 4. It can be prevented from being applied.
2ポ一ト形弾性表面波共振子2のポート3及びポート4
を形成する電極指の間隔は数pと極めて狭く、水蒸気の
水分や塵芥が付着した場合、直流電圧が電極間に印加さ
れると、電極が電気的に腐蝕されたり、放電が起って破
壊されてしまうことがある。Port 3 and port 4 of two-point surface acoustic wave resonator 2
The spacing between the electrode fingers that form the electrode is extremely narrow, only a few micrometers, and if water vapor or dust adheres to the electrode, and a DC voltage is applied between the electrodes, the electrode may be electrically corroded or destroyed due to electrical discharge. Sometimes it happens.
本実施例によれば、この2ボ一ト形弾性表面波共振子2
の劣化、破壊を未然に防止できる。According to this embodiment, the two-bottom surface acoustic wave resonator 2
Deterioration and destruction can be prevented.
また、トランジスタ27とダイオード29及び抵抗31
からなる回路と、トランジスタ28とダイオード30及
び抵抗32からなる回路とは、それぞれいわゆるエミッ
タ・フォロワ形のバッファ増幅器として動作し、トラン
ジスタ27と28の各ベースに印加された交流電圧はこ
の回路を介して2ポ一ト形弾性表面波共振子2に対して
出力される。このため、2ポ一ト形弾性表面波共振子2
のインピーダンス値によって、差動増幅回路が大きな影
響を受けることがなく、安定な発振が得られる。In addition, a transistor 27, a diode 29, and a resistor 31
The circuit consisting of the transistor 28, the diode 30, and the resistor 32 each operate as a so-called emitter follower type buffer amplifier, and the AC voltage applied to the bases of the transistors 27 and 28 is passed through this circuit. and is output to the two-point surface acoustic wave resonator 2. Therefore, the two-point surface acoustic wave resonator 2
Due to the impedance value of , the differential amplifier circuit is not significantly affected and stable oscillation can be obtained.
なお、第5図において、出力端子13.14はそれぞれ
トランジスタ5.6の各コレクタに接続されているが、
各ベースまたは、トランジスタ27.28の各エミッタ
、さらに、ダイオード29と抵抗31の接続点及びダイ
オード30と抵抗32の接続点などに接続してもかまわ
ない。In addition, in FIG. 5, the output terminals 13 and 14 are respectively connected to the respective collectors of the transistors 5 and 6.
It may be connected to each base or each emitter of the transistors 27 and 28, or to the connection point between the diode 29 and the resistor 31, the connection point between the diode 30 and the resistor 32, or the like.
第6図も第5図に示した実施例と同様の目的の他の実施
例に係る回路構成図である。FIG. 6 is also a circuit configuration diagram according to another embodiment having the same purpose as the embodiment shown in FIG.
この実施例では、第5のダイオード29.30がそれぞ
れ抵抗33と抵抗34とに変更されており、また抵抗3
1.32がそれぞれ直流電流源35と直流電流源36と
にそれぞれ変更されている。In this embodiment, the fifth diodes 29 and 30 are changed to resistors 33 and 34, respectively, and the resistors 3
1.32 have been changed to a DC current source 35 and a DC current source 36, respectively.
第6図の回路において、トランジスタ5とトラジスタ6
のコレクタ〜ベース間の直流バイアス電圧値は、トラン
ジスタ27.28のベース〜エミッタ間電圧と、抵抗3
3.34の両端電圧の和の電圧値と同じになるように設
計される。なお、抵抗33と抵抗34との両端電圧は、
抵抗33.34の抵抗値と直流電流g35.36の電流
値によって定まる。In the circuit of FIG. 6, transistor 5 and transistor 6
The DC bias voltage value between the collector and base of is the voltage between the base and emitter of the transistor 27 and 28 and the resistor 3.
The voltage value is designed to be the same as the sum of the voltages at both ends of 3.34. Note that the voltage across the resistor 33 and the resistor 34 is
It is determined by the resistance value of the resistor 33.34 and the current value of the DC current g35.36.
以上の構成、設計により2ポ一ト形弾性表面波共振子2
のポート3の電極間およびポート4の電極間に直流電圧
が印加されないようにできる。With the above configuration and design, the two-point surface acoustic wave resonator 2
DC voltage can be prevented from being applied between the electrodes of port 3 and between the electrodes of port 4.
このように、本実施例によっても、2ポ一ト形弾性表面
波共振子2のポート3の電極間およびポート4の電極間
、さらにポート3とポート4の間に直流電圧が印加され
ないようにできる。In this way, this embodiment also prevents DC voltage from being applied between the electrodes of port 3 and between the electrodes of port 4 of two-point surface acoustic wave resonator 2, and between ports 3 and 4. can.
なお、第6図において、出力端子13.14はそれぞれ
トランジスタ5.6の各コレクタに接続されているが各
ベースまたはトランジスタ27.28の各エミッタさら
に、抵抗33と直流直流源35の接続点22び抵抗34
は直流電流源36との接続点等に接続してもかまわない
。In FIG. 6, the output terminals 13 and 14 are connected to the collectors of the transistors 5 and 6, respectively, but also to the bases or emitters of the transistors 27 and 28, and also to the connection point 22 between the resistor 33 and the DC source 35. and resistance 34
may be connected to the connection point with the DC current source 36, etc.
また、第5図のダイオード29と30、第6図の抵抗3
3と34はそれぞれ省略することが可能である。In addition, diodes 29 and 30 in FIG. 5, and resistor 3 in FIG.
3 and 34 can be omitted.
この場合、トランジスタ5と6のコレクタ〜ベース間の
バイアス電圧は、トランジスタ27.28のベース−エ
ミッタ間電圧すなわち約0.7vになるように設定され
る。In this case, the bias voltage between the collectors and bases of transistors 5 and 6 is set to be the voltage between the base and emitter of transistors 27 and 28, that is, about 0.7V.
第7図はこの発明の他の実施例に係る回路構成図である
。FIG. 7 is a circuit configuration diagram according to another embodiment of the present invention.
この実施例では、トランジスタ5とトランジスタ6のエ
ミッタは直流電流源には接続されず、それぞれ抵抗37
と抵抗38を介して直流電源1の一端に接続される。そ
して、トランジスタ5のエミッタとトランジスタ6のエ
ミッタの間に、コンデンサ39と抵抗40が接続される
。ここで、コンデンサ39の容量値は2ボ一ト形弾性表
面波共振子2の共振周波数においてそのインピーダンス
の絶対値が抵抗40の抵抗値よりも十分小さくなるよう
に選定される。In this embodiment, the emitters of transistors 5 and 6 are not connected to a direct current source and are each resistor 37.
and is connected to one end of the DC power supply 1 via a resistor 38. A capacitor 39 and a resistor 40 are connected between the emitter of transistor 5 and the emitter of transistor 6. Here, the capacitance value of the capacitor 39 is selected such that the absolute value of its impedance is sufficiently smaller than the resistance value of the resistor 40 at the resonance frequency of the two-bottom surface acoustic wave resonator 2.
このような構成により、2ボ一ト形弾性表面波共振子2
の共振周波数においては、コンデンサ39のインピーダ
ンスが十分小さくなるため、等測的に第7図の回路は第
2図の回路とほぼ同じとなり。With this configuration, the two-bottom surface acoustic wave resonator 2
At the resonant frequency of , the impedance of the capacitor 39 becomes sufficiently small, so that the circuit of FIG. 7 is isometrically almost the same as the circuit of FIG. 2.
発振する。また、低い周波数においては、コンデンサ3
9のインピーダンスが大きくなるため、トランジスタ5
とトランジスタ6による差動増幅器の増幅度が低下し、
不要な発振が防止される。なお。oscillate. Also, at low frequencies, capacitor 3
Since the impedance of transistor 9 increases, transistor 5
and the amplification degree of the differential amplifier by transistor 6 decreases,
Unnecessary oscillations are prevented. In addition.
ここで、不要な発振とは、2ポ一ト形弾性表面波共振子
のスプリアスや等価並列容量、その他が原因となる共振
周波数以外での発振である。Here, unnecessary oscillation is oscillation at a frequency other than the resonant frequency caused by spurious, equivalent parallel capacitance, or the like of the two-point surface acoustic wave resonator.
さらに、第7図の回路は、コンデンサ39の容量値を小
さくすることにより2ポ一ト形弾性表面波共振子2の第
2次、第3次高調波またはそれ以外の高調波の周波数で
発振させることが可能である。Furthermore, by reducing the capacitance value of the capacitor 39, the circuit shown in FIG. It is possible to do so.
本発明によれば、回路全体の消費電流及び発振出力レベ
ルを可変できる発振回路を構成することも可能である。According to the present invention, it is also possible to configure an oscillation circuit that can vary the current consumption and oscillation output level of the entire circuit.
第8図はその一実施例を示す回路構成図である。FIG. 8 is a circuit configuration diagram showing one embodiment thereof.
第8図において、トランジスタ5と6は差動増幅をおこ
なうトランジスタ対であり、その各コレクタはそれぞれ
トランジスタ21と22の各コレクタ〜エミッタ間と、
同じ抵抗値の抵抗8と9とを介して直流電源1の一方の
端子に接続されている。In FIG. 8, transistors 5 and 6 are a transistor pair that performs differential amplification, and their respective collectors are connected between the collectors and emitters of transistors 21 and 22, respectively.
It is connected to one terminal of the DC power supply 1 via resistors 8 and 9 having the same resistance value.
また、トランジスタ5と6の各エミッタは共通の直流電
流源60を介して直流電源1のもう一方の端子に接続さ
れ、各ベースはそれぞれ同じ抵抗値の抵抗11と12を
介してバイアス回路61の一方の出力に接続されている
。バイアス回路61のもう一方の出力には、トランジス
タ21.22の各ベースが直接接続されている。さらに
、コレクタが直流電源1の一方の端子に接続されたトラ
ンジスタ27と28の各ベースがトランジスタ21と2
2の各コレクタにそれぞれ接続されている。トランジス
タ27と28の各エミッタはそれぞれ、ベースとコレク
タが接続されダイオードとして動作するトランジスタ6
2と63の各コレクタ〜エミッタ間と直流電流源64と
65とを介して直流電源1のもう一方の端子に接続され
ている。なお、直流電流源60.64.65は電流値を
可変できる機能を有しており、その制御端子は電力制御
端子66に接続されている。また、バイアス回路61は
直流電源1に接続され電源を得ているが。The emitters of the transistors 5 and 6 are connected to the other terminal of the DC power supply 1 through a common DC current source 60, and the bases of the transistors 5 and 6 are connected to the bias circuit 61 through resistors 11 and 12 having the same resistance value. connected to one output. The other output of the bias circuit 61 is directly connected to the bases of the transistors 21 and 22. Further, the bases of the transistors 27 and 28 whose collectors are connected to one terminal of the DC power supply 1 are connected to the transistors 21 and 2.
2 collectors, respectively. Each emitter of transistors 27 and 28 is connected to a transistor 6 whose base and collector are connected and which operates as a diode.
It is connected to the other terminal of the DC power supply 1 between the collectors 2 and 63 and through DC current sources 64 and 65. Note that the DC current sources 60, 64, and 65 have a function of varying the current value, and their control terminals are connected to the power control terminal 66. Further, the bias circuit 61 is connected to the DC power supply 1 to obtain power.
消費電流を可変できる機能を有しており、その制御端子
もまた電力制御端子66に接続されている。It has a function of varying the current consumption, and its control terminal is also connected to the power control terminal 66.
以上の回路により差動増幅器が構成され、その差動入力
の一方の端子すなわちトラジスタ5のベースと、差動出
力の一方の端子すなわちトランジスタ62とエミッタと
の間に2ポ一ト形弾性表面波共振子2のポート3が接続
され、同様に、差動入力のもう一方の端子すなわちトラ
ンジスタ6のベースと、差動出力のもう一方の端子すな
わちトランジスタ63のエミッタとの間にポート4が接
続されている。なお、出力端子13.14はトランジス
タ5と6の各ベースにそれぞれ接続されているが、これ
は、トランジスタ21と22の各コレクタや、トランジ
スタ27と28の各エミッタ、またはトランジスタ62
と63の各エミッタなどに接続してもよい。A differential amplifier is configured by the above circuit, and a two-point surface acoustic wave is connected between one terminal of the differential input, that is, the base of the transistor 5, and one terminal of the differential output, that is, the transistor 62 and the emitter. Port 3 of resonator 2 is connected, and similarly, port 4 is connected between the other terminal of the differential input, ie, the base of transistor 6, and the other terminal of the differential output, ie, the emitter of transistor 63. ing. Note that the output terminals 13 and 14 are connected to the respective bases of transistors 5 and 6, but these are connected to the respective collectors of transistors 21 and 22, the respective emitters of transistors 27 and 28, or the transistor 62.
and 63 emitters.
以上の構成により、第8図の回路は発振回路として動作
する。この実施例は基本的には、第4図〜第6図の実施
例の組み合せであるので、発振動作及び効果の説明は省
略し、消費電流及び出力レベルの可変動作について以下
に説明する。With the above configuration, the circuit of FIG. 8 operates as an oscillation circuit. Since this embodiment is basically a combination of the embodiments shown in FIGS. 4 to 6, the explanation of the oscillation operation and effects will be omitted, and the operation of varying the current consumption and output level will be explained below.
第8図の発振回路においては、直流電源1から回路に流
れる電流は全て、直流電流源60.64.65及びバイ
アス回路61を介して流れる。そして、これらの直流電
流源60.64.65の電流値と、バイアス回路61の
消費電流は、電力制御端子66に印加される信号によっ
て可変できる。すなわち、電力制御端子66に印加され
る信号によって、回路全体の消費電流を可変できる。場
合によっては1回路全体の消費電流をゼロとし、回路動
作を停止させ、いわゆるスタンバイ状態になることも可
能である。In the oscillation circuit shown in FIG. 8, all current flowing into the circuit from the DC power supply 1 flows through the DC current sources 60, 64, 65 and the bias circuit 61. The current values of these DC current sources 60, 64, and 65 and the current consumption of the bias circuit 61 can be varied by a signal applied to the power control terminal 66. That is, the current consumption of the entire circuit can be varied by the signal applied to the power control terminal 66. In some cases, it is possible to reduce the current consumption of the entire circuit to zero, stop the circuit operation, and enter a so-called standby state.
また、直流電流源60.64.65の電流値が変化する
と、各トランジスタに流れる電流値も変化するため、差
動増幅回路としての増幅度が変化する。よって、電力制
御端子66の印加される信号により、回路全体の消費電
流とともに、出力端子13と14から出力される発振出
力のレベルも可変できる。Further, when the current value of the DC current source 60, 64, 65 changes, the current value flowing through each transistor also changes, and therefore the degree of amplification as a differential amplifier circuit changes. Therefore, the current consumption of the entire circuit as well as the level of the oscillation output output from the output terminals 13 and 14 can be varied by the signal applied to the power control terminal 66.
以上のように第8図の発振回路は回路全体の消費電流と
発振出力レベルが可変できる。このような動作は、第1
図、第3図〜第6図の実施例を変形することにより、お
こなわせることもできる。As described above, the oscillation circuit shown in FIG. 8 can vary the current consumption and oscillation output level of the entire circuit. This kind of operation is the first
This can also be done by modifying the embodiments shown in Figures 3 to 6.
すなわち、これらの実施例の直流電流源7とバイアス回
路10及び20とに電流可変機能を追加することにより
、回路全体の消費電流と発振出力レベルを可変すること
できる。That is, by adding a current variable function to the DC current source 7 and bias circuits 10 and 20 of these embodiments, the current consumption and oscillation output level of the entire circuit can be varied.
なお、第8図の実施例において、特に消費電流と発振出
力レベルの可変機能が必要ない場合には、直流電流源6
0.64.65とバイアス回路61の電流可変機能を省
略すればよい。この場合においても。In the embodiment shown in FIG. 8, if the variable current consumption and oscillation output level functions are not required, the DC current source 6
0.64.65 and the current variable function of the bias circuit 61 may be omitted. Even in this case.
他の実施例と同様の効果が得られる。Effects similar to those of other embodiments can be obtained.
以上の全ての実施例・変形例の説明における2ボ一ト形
弾性表面波共振子の接続方法は、第1図の実施例で説明
したように各トランジスタの寄生・容量及び2ポ一ト形
弾性表面波共振子のボート間寄生容量が無視できない場
合についての接続方法である。これらの各寄生容量が無
視できる場合、たとえば発振周波数におけるこれらの各
寄生容量のインピ呼ダンスに対して、抵抗8及び抵抗9
の抵抗値が十分低い場合、第1図〜第8図のように2ボ
一ト形弾性表面波共振子やその他の2ポート形圧電素子
を接続すると、第1図の実施例で説明したように差動増
幅器に対して正帰還が施されない。このような場合は、
2ポ一ト形弾性表面波共振子やその他の2ポート形圧電
素子の一方のボートの一端と、もう一方のボートの相対
する一端との接続をいれかえることにより、差動増幅器
に対して、正帰還を施し、回路を発振させることができ
る。The connection method of the two-point type surface acoustic wave resonator in the explanation of all the above embodiments and modified examples is based on the parasitic and capacitance of each transistor and the connection method of the two-point type surface acoustic wave resonator as explained in the example of FIG. This is a connection method when the parasitic capacitance between boats of surface acoustic wave resonators cannot be ignored. If each of these parasitic capacitances is negligible, for example, for the impedance of each of these parasitic capacitances at the oscillation frequency, resistor 8 and resistor 9
If the resistance value of is sufficiently low, if a two-port surface acoustic wave resonator or other two-port piezoelectric element is connected as shown in Figs. Positive feedback is not applied to the differential amplifier. In such a case,
By switching the connection between one end of one boat of a two-point surface acoustic wave resonator or other two-port piezoelectric element and the opposing end of the other boat, it is possible to Feedback can be applied to cause the circuit to oscillate.
第9図はこのような各トランジスタの寄生容量や2ポ一
ト形弾性表面波共振子のポート間寄生容量等が無視でき
る場合の一実施例を示す回路構成図である。2ボ一ト形
弾性表面波共振子2のボート3が、トランジスタ5のコ
レクタ〜ベース間ではなく、トランジスタ5のコレクタ
とトランジスタ6のベースとの間に接続され、同様にボ
ート4が、トランジスタ6のコレクタ〜ベース間ではな
く、トランジスタ6のコレクタとトランジスタ5のベー
スとの間に接続されている。FIG. 9 is a circuit configuration diagram showing an embodiment in which the parasitic capacitance of each transistor and the inter-port parasitic capacitance of a two-point surface acoustic wave resonator can be ignored. The boat 3 of the two-bottom surface acoustic wave resonator 2 is connected not between the collector and base of the transistor 5, but between the collector of the transistor 5 and the base of the transistor 6; It is connected not between the collector and base of transistor 6 but between the collector of transistor 6 and the base of transistor 5.
第9図の実施例は第1図の実施例の変形であるが、同様
の変形が全ての実施例において可能である。Although the embodiment of FIG. 9 is a modification of the embodiment of FIG. 1, similar modifications are possible in all embodiments.
以上の実施例、変形例においてはトランジスタ5とトラ
ンジスタ6を全てバイポーラトランジスタとして示した
が、これに限定されるものではなく、たとえば電界効果
トランジスタ等でもかまわない。Although the transistors 5 and 6 are all shown as bipolar transistors in the above embodiments and modifications, they are not limited to this, and may be, for example, field effect transistors.
第10図はこのような電界効果トランジスタを用いた場
合の回路構成図であり、バイポーラトランジスタの代り
に、電界効果型トランジスタ23と24が接続されてい
る。FIG. 10 is a circuit configuration diagram using such field effect transistors, in which field effect transistors 23 and 24 are connected instead of bipolar transistors.
また、圧電素子についても、弾性表面波共振子のみに限
定されるものではなく、たとえば2ポート形水晶振動子
等や弾性表面波フィルタ、弾性表面波遅延線等でもか寥
わない。Further, the piezoelectric element is not limited to only a surface acoustic wave resonator, but may also be a two-port crystal resonator, a surface acoustic wave filter, a surface acoustic wave delay line, etc.
第11図は2ボート形水晶振動子を用いた場合の回路構
成図であり、2ボ一ト形弾性表面波共振子の代りに、2
ポート形水晶振動子44が接続されている。FIG. 11 is a circuit configuration diagram when a two-bottom crystal resonator is used, and instead of a two-bottom surface acoustic wave resonator, two
A port type crystal resonator 44 is connected.
さらに、圧電素子については、2ボート形に限定される
ものでなく、3ポ一ト以上を有するものでもかまわない
、この場合、複数のボートの内ひとつまたは、それ以上
のボートを発振出力用として用いることが可能である。Furthermore, the piezoelectric element is not limited to a two-boat type, and may have three or more ports. In this case, one or more of the boats may be used for oscillation output. It is possible to use
また、複数のボートを並列または直列接続して等価的に
2ボート形として用いることも可能である。It is also possible to connect a plurality of boats in parallel or series to equivalently use a two-boat configuration.
第12図はこのような4ボ一ト形弾性表面波共振子を等
価的に2ボート形として用いた場合の回路構成図であり
、4ボ一ト形弾性表面波共振子66の第1のボート67
と第2のボート68とが直列接続され、トランジスタ5
のコレクタ〜ベース間に接続寄れ、同様に、第3のボー
ト69と第4のボート70とが直列接続されトランジス
タ6のコレクタ〜ベース間に接続されている。このよう
な構成でも第1図の実施例と同様の動作、効果が得られ
る。FIG. 12 is a circuit configuration diagram when such a four-bottom surface acoustic wave resonator is equivalently used as a two-bottom surface acoustic wave resonator. boat 67
and the second boat 68 are connected in series, and the transistor 5
Similarly, a third port 69 and a fourth port 70 are connected in series and connected between the collector and base of the transistor 6. Even with such a configuration, the same operation and effect as the embodiment shown in FIG. 1 can be obtained.
なお、以上の全ての実施例において、出力端子13と1
4は、トランジスタ5と6の各ベースまたは電界効果ト
ランジスタ23と24の各ゲートに接続することが可能
である。In addition, in all the above embodiments, the output terminals 13 and 1
4 can be connected to each base of transistors 5 and 6 or to each gate of field effect transistors 23 and 24.
以上、いくつかの実施例、変形例について説明したが、
これらの例において発振周波数の微調整をすることが可
能である。Several embodiments and modifications have been described above, but
In these examples, it is possible to make fine adjustments to the oscillation frequency.
たとえば、第1図の実施例を例にすると、トランジスタ
5とトランジスタ6のコレクタ間またはベース間、また
はトランジスタ5のコレクタと直流電源1の一端および
トランジスタ6のコレクタと直流電源1の一端、または
トランジスタ5のベースと直流電源1の一端およびトラ
ンジスタ6のベースと直流電源1の一端等にコンデンサ
を接続して、このコンデンサの容量値により発振周波数
の微調整を行えば良い、他の実施例、変形例についても
同様である。For example, taking the embodiment shown in FIG. 1 as an example, between the collectors or bases of transistor 5 and transistor 6, between the collector of transistor 5 and one end of DC power supply 1, between the collector of transistor 6 and one end of DC power supply 1, or between the collector of transistor 5 and one end of DC power supply 1, or between the collector of transistor 5 and one end of DC power supply 1, or between the collector of transistor 5 and one end of DC power supply 1; 5 and one end of the DC power supply 1, and the base of the transistor 6 and one end of the DC power supply 1, etc., and the oscillation frequency may be finely adjusted by the capacitance value of the capacitor. The same goes for examples.
以上、この発明の実施例、変形例について説明したが、
要するにこの発明は、その要旨を逸脱しない範囲におい
て、種々の変形して実施することができる。また、以上
に説明した実施例、変形例のいくつかを組合せて実施す
ることも可能である。The embodiments and modifications of this invention have been described above, but
In short, this invention can be implemented in various modifications without departing from its gist. It is also possible to implement some of the embodiments and modifications described above in combination.
以上説明したように本発明によれば、回路が完全な対称
構成となり、電源からは直流電流しか流れ込まない。こ
のため、電源に接続された他の回路の雑音源とならず、
他の回路からの雑音の影響を受けにくい。さらに、大容
量のコンデンサを必要としないため、極めて集積回路化
に適する。また、弾性表面波共振子等の圧電素子を用い
ているため、極めて安定な周波数の発振が得られる。As explained above, according to the present invention, the circuit has a completely symmetrical configuration, and only direct current flows from the power supply. Therefore, it does not become a noise source for other circuits connected to the power supply.
Less susceptible to noise from other circuits. Furthermore, since a large capacitance capacitor is not required, it is extremely suitable for integrated circuits. Furthermore, since a piezoelectric element such as a surface acoustic wave resonator is used, oscillation at an extremely stable frequency can be obtained.
第1図はこの発明の一実施例に係る回路構成図。
第2図〜第12図はそれぞれこの発明の他の実施例また
は変形例を示す回路構成図、第13図は従来例を示す回
路構成図である。
1・・・直流電源
2・・・2ポ一ト形弾性表面波共振子
3.4・・・ポート 5.6・・・トランジスタ
7・・・直流電流源 8.9・・・抵抗10・・
・バイアス回路 11.12・・・抵抗13.14
・・・出力端子 20・・・バイアス回路21.2
2・・・トランジスタ 27.28・・・トランジスタ
29.30・・・ダイオード 31.32・・・抵抗
39・・・コンデンサ
第1図
第4図
(’l’) 寸
第
図
(V′) −才
第
図
第
図
第
図
C) 寸FIG. 1 is a circuit configuration diagram according to an embodiment of the present invention. 2 to 12 are circuit configuration diagrams showing other embodiments or modified examples of the present invention, and FIG. 13 is a circuit configuration diagram showing a conventional example. 1... DC power supply 2... 2-point surface acoustic wave resonator 3.4... Port 5.6... Transistor 7... DC current source 8.9... Resistor 10.・
・Bias circuit 11.12...Resistance 13.14
...Output terminal 20...Bias circuit 21.2
2...Transistor 27.28...Transistor 29.30...Diode 31.32...Resistor 39...Capacitor Figure 1 Figure 4 ('l') Dimension diagram (V') - Figure C) Dimensions
Claims (5)
の一方の端子との間に、複数のポートを有する圧電素子
の少なくともひとつのポートを接続し、前記差動入力の
もう一方の端子と、前記差動出力のもう一方の端子との
間に、前記圧電素子の他のポートを接続したことを特徴
とする発振回路。(1) Connect at least one port of a piezoelectric element having a plurality of ports between one terminal of the differential input and one terminal of the differential output of the differential amplifier circuit, and An oscillation circuit characterized in that another port of the piezoelectric element is connected between one terminal and the other terminal of the differential output.
抵抗値の抵抗を介し直流電源の一端に接続するとともに
、各エミッタを共通の電流源を介し前記直流電源の他端
に接続し、かつ各ベースにバイアス電圧を印加するバイ
アス回路を接続してなることにより差動増幅回路を構成
し、前記トランジスタ対の一方のトランジスタのコレク
タ〜ベース間に同一基板上に2組のポートを有する圧電
素子の一方のポートを接続するとともに、前記トランジ
スタ対の他方のトランジスタのコレタク〜ベース間に他
方のポートを接続してなることを特徴とする発振回路。(2) Each collector of a pair of transistors is connected to one end of the DC power supply through a resistor with the same resistance value, and each emitter is connected to the other end of the DC power supply through a common current source, and each base is connected to one end of the DC power supply through a common current source. A differential amplifier circuit is constructed by connecting a bias circuit for applying a bias voltage, and one of the piezoelectric elements has two sets of ports on the same substrate between the collector and base of one of the transistors of the transistor pair. An oscillation circuit characterized in that the ports are connected to each other, and the other port is connected between the collector and the base of the other transistor of the transistor pair.
抵抗値の抵抗を介し直流電源の一端に接続するとともに
、各エミッタを共通の電流源を介し前記直流電源の他端
に接続し、かつ各ベースにバイアス電圧を印加するバイ
アス回路を接続してなることにより差動増幅回路を構成
し、前記トランジスタ対の一方のトランジスタのコレク
タと他方のトランジスタのベースとの間に同一基板上に
2組のポートを有する圧電素子の一方のポートを接続す
るとともに、前記一方のトランジスタのベースと前記他
方のトランジスタのコレクタとの間に前記圧電素子の他
方のポートを接続してなることを特徴とする発振回路。(3) Each collector of a pair of transistors is connected to one end of the DC power supply through a resistor with the same resistance value, and each emitter is connected to the other end of the DC power supply through a common current source, and each base is connected to one end of the DC power supply through a common current source. A differential amplifier circuit is constructed by connecting a bias circuit that applies a bias voltage, and two sets of ports are provided on the same substrate between the collector of one transistor of the transistor pair and the base of the other transistor. 1. An oscillation circuit characterized in that one port of a piezoelectric element is connected to the oscillation circuit, and the other port of the piezoelectric element is connected between the base of the one transistor and the collector of the other transistor.
ぞれ同一抵抗値の抵抗を介し直流電源の一端に接続する
とともに、各ソースを共通の電流源を介し前記直流電源
の他端に接続し、かつ各ゲートにバイアス電圧を印加す
るバイアス回路を接続してなることにより差動増幅回路
を構成し、前記電界効果トランジスタ対の一方の電界効
果トランジスタのドレイン〜ゲート間に同一基板上に2
組のポートを有する圧電素子の一方のポートを接続する
とともに、前記電界効果トランジスタ対の他方の電界効
果トランジスタのドレイン〜ゲート間に他方のポートを
接続してなることを特徴とする発振回路。(4) Each drain of a pair of field effect transistors is connected to one end of the DC power supply through a resistor having the same resistance value, and each source is connected to the other end of the DC power supply through a common current source, and each A differential amplifier circuit is constructed by connecting a bias circuit that applies a bias voltage to the gate, and two transistors are connected on the same substrate between the drain and gate of one of the field effect transistors of the pair of field effect transistors.
An oscillation circuit characterized in that one port of a piezoelectric element having a pair of ports is connected, and the other port is connected between the drain and gate of the other field effect transistor of the field effect transistor pair.
ぞれ同一抵抗値の抵抗を介し直流電源の一端に接続する
とともに、各ソースを共通の電流源を介し前記直流電源
の他端に接続し、かつ各ゲートにバイアス電圧を印加す
るバイアス回路を接続してなることにより差動増幅回路
を構成し、前記電界効果トランジスタ対の一方の電界効
果トランジスタのドレインと他方の電界効果トランジス
タのゲートとの間に同一基板上に2組のポートを有する
圧電素子の一方のポートを接続するとともに、前記一方
の電界効果トランジスタのゲートと前記他方の電界効果
トランジスタのドレインとの間に前記圧電素子の他方の
ポートを接続してなることを特徴とする発振回路。(5) Each drain of a pair of field effect transistors is connected to one end of the DC power supply through a resistor having the same resistance value, and each source is connected to the other end of the DC power supply through a common current source, and each A differential amplifier circuit is constructed by connecting a bias circuit that applies a bias voltage to the gate, and an identical circuit is connected between the drain of one field effect transistor of the pair of field effect transistors and the gate of the other field effect transistor. Connecting one port of a piezoelectric element having two sets of ports on a substrate, and connecting the other port of the piezoelectric element between the gate of the one field effect transistor and the drain of the other field effect transistor. An oscillation circuit characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9309589A JP2753031B2 (en) | 1989-04-14 | 1989-04-14 | Oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9309589A JP2753031B2 (en) | 1989-04-14 | 1989-04-14 | Oscillation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02272902A true JPH02272902A (en) | 1990-11-07 |
| JP2753031B2 JP2753031B2 (en) | 1998-05-18 |
Family
ID=14072963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9309589A Expired - Lifetime JP2753031B2 (en) | 1989-04-14 | 1989-04-14 | Oscillation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2753031B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012213140A (en) * | 2011-03-24 | 2012-11-01 | Nippon Dempa Kogyo Co Ltd | Voltage controlled oscillation circuit and quartz oscillator |
-
1989
- 1989-04-14 JP JP9309589A patent/JP2753031B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012213140A (en) * | 2011-03-24 | 2012-11-01 | Nippon Dempa Kogyo Co Ltd | Voltage controlled oscillation circuit and quartz oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2753031B2 (en) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6091307A (en) | Rapid turn-on, controlled amplitude crystal oscillator | |
| CN101904096B (en) | Variable inductor | |
| US5016260A (en) | Modulator and transmitter | |
| KR100450252B1 (en) | Oscillation circuit and oscillation method | |
| KR19990030147A (en) | Wide Frequency Range and Low Noise Voltage Controlled Oscillators for Integrated Circuit Manufacturing | |
| KR920009457B1 (en) | Oscillator | |
| US7075381B2 (en) | Oscillator circuit and oscillator | |
| US6111473A (en) | Integrated circuit comprising an oscillator | |
| KR940007972B1 (en) | Variable frequency oscillator | |
| JP2006528452A (en) | Elaborate crystal oscillator without trimming | |
| JP3116318B2 (en) | Filter circuit having resonator operated at series resonance | |
| JPH02272902A (en) | Oscillation circuit | |
| US20030117224A1 (en) | Crystal oscillator circuit | |
| JP2721213B2 (en) | Oscillator | |
| US4994764A (en) | Single-pin oscillator | |
| US7109814B2 (en) | Piezoelectric oscillator | |
| EP0665638B1 (en) | Voltage controlled oscillator with low operating supply voltage | |
| JPH0519321B2 (en) | ||
| JP2784467B2 (en) | Voltage controlled oscillator | |
| JPS6236332Y2 (en) | ||
| JP2735245B2 (en) | Oscillation circuit | |
| JPS61267403A (en) | One terminal type oscillator circuit | |
| KR900017303A (en) | Voltage controlled oscillator | |
| JP2002026660A (en) | Voltage controlled quartz oscillator | |
| JP2003198249A (en) | Oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |