JPH02273946A - 半導体装置の実装構造および実装方法 - Google Patents

半導体装置の実装構造および実装方法

Info

Publication number
JPH02273946A
JPH02273946A JP1095262A JP9526289A JPH02273946A JP H02273946 A JPH02273946 A JP H02273946A JP 1095262 A JP1095262 A JP 1095262A JP 9526289 A JP9526289 A JP 9526289A JP H02273946 A JPH02273946 A JP H02273946A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin layer
sealing resin
substrate
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1095262A
Other languages
English (en)
Other versions
JPH063819B2 (ja
Inventor
Hideo Nakayoshi
中吉　英夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1095262A priority Critical patent/JPH063819B2/ja
Priority to US07/508,246 priority patent/US5107325A/en
Publication of JPH02273946A publication Critical patent/JPH02273946A/ja
Publication of JPH063819B2 publication Critical patent/JPH063819B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/077—Connecting of TAB connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、フィルムキャリアを用いた半導体装置の実装
構造および実装方法に関するものである。
［従来の技術］ 半導体装置は、一般にリードフレームに設けたダイパッ
ドに半導体チップを取付け、半導体チップの外部電極と
リードフレームの端子とをそれぞれワイヤで接続し、こ
れをエポキシ樹脂の如き熱硬化性樹脂でパッケージした
のち各端子を切断し、製造している。
ところで、最近では電子機器の小形化、薄形化に伴ない
、これに使用する半導体装置も高密度実装するため、薄
くかつ小形の半導体装置の出現が望まれている。このよ
うな要請に答えるべく、フィルムキャリアのデバイスホ
ールに半導体チップを配設し、半導体チップの電極（パ
ッド）とフィルムキャリアのフィンガーに設けたバンブ
とを直接接続し、これに液状の樹脂（例えばエポキシ樹
脂）からなる封止材を印刷あるいはポツティングしてパ
ッケージした方式の半導体装置が使用されるようになっ
た。
第３図はフィルムキャリアを用いた半導体装置を説明す
るための平面図である。図において、１は長さ方向に等
間隔に、後述の半導体チップ６゜６ａ、６ｂ、・・・の
表面積より大きい面積のデバイスホール２，２ａ、２ｂ
、・・・が設けられた厚さ７５〜１０〇−程度のフィル
ムキャリア（以下フィルムという）である。３はフィル
ム１に設けられた銅の如き導電率の高い厚さ３０〜４０
−１幅５０〜３０〇−程度の金属箔からなる多数のフィ
ンガーで、その一部はデバイスホール２内に突出して自
由端となっており、先端部下面には半導体チップ６〜６
ｂのパッドと接続する端子（バンブ）４が設けられてい
る。５はフィルム１を搬送するためのスプロケット穴で
ある。
第４図は上記のようなフィルム１に半導体チップを取付
ける装置の一例、を示す模式図で、チップ台８上に載置
゛された半導体チップ６は、位置決めガイド９により所
定の位置に位置決めされる。−方、テープレール１０に
ガイドされ、スプロケットにより紙面の垂直方向に送ら
れたフィルム１は、そのデバイスホール２が半導体チッ
プ６上に達した位置で停止し、半導体チップ６に設けた
多数のパッド（図示せず）と、各フィンガー３のバンブ
４とをそれぞれ整合させる。ついで加熱されたボッディ
ングツール１１を下降させて各フィンガー３を加圧し、
所定の角度にフォーミングして各バンブ４をそれぞれパ
ッドに融着させ、接続する。次に、フィルム１を移動し
てスキージ印刷、ポツティング等により半導体チップ６
及びフィンガー３の一部をシリカ等のフィラーの入って
いる粘度の高い液状の封止用樹脂例えばエポキシ樹脂で
封止樹脂層７を形成して封止したのちフィンガー３を切
断して、第５図に示すような半導体装置りを製造する。
上記のようにして製造された半導体装置りは、例えば第
６図に示すように、外路回路基板であるプリント配線基
板２４上に、能動面を該プリント配線基板２０側に向け
て搭載し、フィンガー３をプリント配線基板２０の表面
に形成した導電パターン２１にそれぞれはんだ付けした
のち″、スキージ印刷やボッティング等によりフィンガ
ー３を樹脂等で封止樹脂部２２を形成して封止する。
［発明が解決しようとする課Ｊ！！ｌｉ］上記のような
従来の半導体装置りではフィルム１に半導体チップ６を
配設し、該半導体チップ６に設けた電極にフィルム１の
フィンガー３のバンブ４をそれぞれ接続し、その後、半
導体チップ６及びフィンガー３の一部をシリカ等のフィ
ラーの入っている粘度の高い液状の封止用樹脂で封止樹
脂層７を°形成して封止した後、フィンガー３を切断し
て半導体装置りを製造している。そして、その半導体装
置りをプリント配線基板２０に実装する場合、半導体チ
ップ６等の封止を行うための封止用樹脂は、密着度を良
好にし、プリント配線基板２０との線膨張係数の差を少
なくして信頼性を高めるためにシリカ等のフィラーの入
っている粘度の高いものを使用しているが、フィラーで
半導体チップ６の能動面を傷付けるおそれがあり、また
、封止樹脂層７の厚みが２００１ａ１以上となり、１０
０μｍ以下にすることは不可能であるために、半導体装
置りの実装の際にフィンガー３をフォーミングしなけれ
ば実装できず、そのフォーミングを行うことはフィンガ
ー３の厚みが薄いことからリードフレームに比べて非常
に難しく、フォーミング時にフィンガー３が切断すると
かフォーミング後のフィンガー（３）の先端の高さのバ
ラツキが大きくなり、導電パターン２１との接合時に浮
きが生じる等の不具合があるという問題点があった。
また、樹上封止層７が厚く、フィンガー３のフォーミン
グが必要なため、半導体装置りの実装後の総厚が大きい
という問題点もあった。
更に、半導体チップ６の線膨脹係数が大体３．５Ｘ　１
０−６でありプリント配線基板２０の線膨脹係数が大体
Ｉ　Ｘ　１０−’であり、対土用樹脂もフィラーが入っ
ていて線膨脹係数を下げてはいるが、プリント配線基板
２０の線膨脹係数に近く、半導体チップ６とプリント配
線基板２０等との線膨脹係数の違いから、特に温度サイ
クル試験を行った後に、熱ストレスが生じ、その熱スト
レスによってフィンガー３の導電パターン２１との接合
部分の外部露出部分に応力が集中して、フィンガー３に
クラックが生じたり、切断し、更に実装後も半導体チッ
プ６自体の温度変化によって、長期的にみて熱ストレス
により、フィンガー３にクラック、切断が生じるという
問題点があった。
この発明は上記の問題点を解決するためになされたもの
で、半導体チップが接続されたフィンガーをフォーミン
グすることなく基板にフェースダウン実装でき、半導体
装置を基板に実装した後も熱ストレスによるフィンガー
にクラック不良が生じないようにした半導体装置の実装
構造および実装方法を得ることを目的としたものである
。
［課題を解決するための手段］ 本発明に係る半導体装置の実装構造は、フィルムキャリ
アに半導体チップを配設し、該半導体チップに設けた多
数の電極、に前記フィルムキャリアのフィンガーをそれ
ぞれ接続し、その後フィンガーを切断して形成された半
導体装置と、前記半導体装置の半導体チップの能動面に
溶剤分が３０〜８０％含まれたモールド樹脂剤で形成さ
れたフィンガー厚み程度の厚みを有する第１封止樹５脂
層と、導電パターンが形成された基板と、前記基板上に
第１封止樹脂層が基板と対向するように取り付けられた
前記半導体装置の周囲にフィラーの入っているモールド
樹脂剤で形成された第２封止樹脂層とを有し、基板上の
前記半導体装置がこれら第１及び第２封止樹脂層によっ
て封止されるようにしたものである。
また、本発明に係る半導体装置の実装方法は、フィルム
キャリアに半導体チップを配設し、該半導体チップに設
けた多数の電極に前記フィルムキャリアのフィンガーを
それぞれ接続し、その後フィンガーを切断して半導体装
置を形成し、半導体装置の半導体チップの能動面に溶剤
分が３０〜８０％含まれたモールド樹脂剤を塗布し、そ
の後乾燥させてフィンガー厚み程度の厚みを有する第１
封止樹脂層を形成し、しかる後に導電パターンが形成さ
れた基板上に第１封止樹脂層が基板と対向するように前
記半導体装置を取り付け、基板上に取り付けた半導体装
置の周囲にフィラーの入っているモールド樹脂剤を塗布
し、その後乾燥させて第２封止樹脂層を形成し、基板上
の半導体装置を封止するようにしたものである。
［作　用］ 本発明においては、まず、半導体装置の半導体チップの
能動面に溶剤分が３０〜８０％含まれたモールド樹脂剤
を塗布し、乾燥させて半導体装置のフィンガー厚み程度
を有する厚みを有する第１封止樹脂層を形成し、しかる
後に導電パターンが形成された基板上に第１封止樹脂層
が基板と対向するように前記半導体装置を取り付け、基
板上に取り付けた半導体装置の周囲にフィラーの入って
いるモールド樹脂剤を塗布し、乾燥させて第２封止樹脂
層を形成し、基板上の半導体装置を封止する。
［実施例］ 第１図は本発明の一実施例を示す断面図である。
図において、１は厚さ７５〜１００−程度のフィルムキ
ャリア（以下「フィルム」という）、３はフィルム１に
設けられた銅の如き導電率の高い金属箔からなる多数の
フィンガー　６は半導体チップである。その半導体チッ
プ６に設けた多数の電極とフィルムのフィンガー３のバ
ンブ４がそれぞれ接続され、その後にフィンガー３が切
断されて半導体装置りが形成されている。２０は導電パ
ターン２１が形成された外部回路基板であるプリント配
線基板である。３０は半導体装置りの半導体チップ５の
能動面に溶剤分が３０〜８０％含まれたモールド樹脂剤
で形成されたフィンガー厚み程度の厚みを有する第１封
止樹脂層、３１はプリント配線基板２０上に取り付けら
れた半導体装置りの周囲にフィラーの入っているモール
ド樹脂剤で形成された第２封止樹脂層である。
次に、本発明の実装方法の一例を説明する。
まず、フィルム１のデバイスホール（図示省略）の直下
に位置するように半導体チップ６を配設し、半導体チッ
プ６の多数の電極であるパッドと、各フィンガー３のバ
ンブ４とをそれぞれ整合させる。
ついで、加熱されたボンディングツール（図示省略）に
より各フィンガー３を加圧・加熱して各バンプ４をそれ
ぞれパッドに融着させて接続し、しかる後に、フィルム
１を移動してそれぞれフィンガー３を切断して、半導体
装置りを製造する。
次に、半導体装置りの半導体チップ６の能動面に例えば
溶剤分を約３０〜８０％含んだエポキシ系樹脂を図示し
ないデイスペンサーから塗出させて表面張力が盛り上が
る位に厚さ１００　ｕｎ以上に塗布し、その後乾燥炉に
よって乾燥させ、溶剤を飛ばしてモールド厚が３０〜８
０−の第１封止樹脂層３０を形成する。
しかる後に、導電パターン２１が形成されたプリント配
線基板２０上に第１封止樹脂層３０がプリント配線基板
２０と対向するように半導体装置りを搭載し、フィンガ
ー３を導電パターン２１にそれぞれはんだ付けしてプリ
ント配線基板２０に第１封止樹脂層３０を有する半導体
装置りを取り付ける。
最後に、プリント配線基板２０上に取り付けた前記半導
体装置りの周囲にフィラーの入っているモールド樹脂剤
、シリカ等のフィラーを含み、その含有率が２０％で粘
度が１８０ボイズのエポキシ樹脂をデイスペンサから塗
出させて塗布する。このとき、エポキシ樹脂は毛細管現
象で半導体チップ６の能動面まで回り込む。その後乾燥
させて、気泡のない第２封止樹脂層８１を形成し、プリ
ント配線基板２０上の半導体装置りの封止を完成させる
。
このように、本発明は、半導体装置りの半導体装置の半
導体チップ６の能動面に溶剤分が３０〜８０％含まれた
モールド樹脂剤によってデイスペンサ一方式により第１
封止樹脂層３０を形成したので、半導体チップ６の能動
面を傷付けることがなく、第１封止樹脂層３０の厚みを
フィンガー厚み程度の厚みとすることができ、プリント
配線基板２０上に半導体装置りを第１封止樹脂層３０が
プリント配線基板３０と対向させて取り付けた場合にフ
ィンガー３をフォーミングすることなく、フェースダウ
ン実装が行え、フィンガー３の切断、プリント配線基板
２０に対する浮き等の問題は生じなくなり、半導体装置
りの実装後の総厚も薄くなった。
また、プリント配線基板２０上に第１封止樹脂層３０が
プリント配線基板２０と対向するように取り付けられた
半導体装置りの周囲に°フィラーの入っているモールド
樹脂剤の第２封止樹脂層を形成し、プリント配線基板２
０上の半導体装置りを封止するようにしたので、第２封
止樹脂層３０は半導体チップ６及びフィンガー３と密着
して確実な封止状態を維持しながら、導電パターン２１
の一部と導電パターン２１にはんだ付けされたフィンガ
−３全体を封止することができ、フィンガー３の導電パ
ターン２１との接合部分の封止が第２封止樹脂層３１を
形成したときになされ、これらの接合部分が外部に露出
することがなくなって、例えば温度サイクル試験等によ
り熱ストレスが生じても応力がフィンガ−３全体にかか
って分散されるために、フィンガー３におけるクラック
発生及び切断が大幅に減少することとなった。
下記の表は本実施例と従来例の温度サイクル試験の結果
を示すものである。
この温度サイクル試験は、−２０℃を３０分の低温。
室温２０℃〜３０℃を１０分の常温、８５℃を３０分の
高温を−サイクルとして、メモリカードのプリント配線
基板に８個の半導体装置りを実装し、このプリント配線
基板２０枚に対して行ったものである。
表中、分母はプリント配線基板の枚数を示し、分子はク
ラック、切断等が発生して不良となったプリント配線基
板の数である。
この表を見ると、従来例に比べて本実施例ではクラック
、切断等の発生による不良品が６００サイクルまで生じ
ておらず、信頼性に優れた半導体装置の実装構造および
実装方法であることがわかる。
［発明の効果］ この発明は以上説明したとおり、半導体装置の半導体チ
ップの能動面に溶剤分が３０〜８０％含まれたモールド
樹脂剤を塗布し、乾燥させて半導体装置のフィンガー厚
み程度を有する第１封止樹脂層を形成し、しかる後に導
電パターンが形成された基板上に第１封止樹脂層が基板
と対向するように前記半導体装置に取り付け、基板上に
取り付けた半導体装置の周囲にフィラーの入っているモ
ールド樹脂剤を塗布し、乾燥させて第２封止樹脂層を形
成し、基板上の半導体装置を封止するようにしたので、
半導体チップの能動面には溶剤分が３０〜８０％含まれ
たモールド樹脂剤をデイスペンサ一方式によって第１封
止樹脂層が形成されることとなり、半導体チップの能動
面を傷付けることなく、しかも第１封止樹脂層の厚みは
フィンガー厚み程度であるため、半導体装置を第１封止
樹脂層が基板と対向するように取り付けた場合にフィン
ガーをフォーミングすることなくフェースダウン実装が
行え、フィンガーの切断、基板に対する浮きが生じない
と共に半導体装置実装後の総厚も薄くなるという効果が
ある。
また、基板上に取り付けられた半導体装置の周囲はフィ
ラーの入っているモールド樹脂剤の第２封止樹脂層によ
って封止されているので、導電パターンの一部と導電パ
ターンにはんだ付けされたフィンガー全体が封止されて
フィンガーと導電パターンの接合部分が外部に露出しな
くなり、例えば温度サイクル試験等による温度変化によ
り熱ストレスが生じても応力がフィンガー全体にかかつ
て分散されるため、フィンガーのクラック、切断等が大
幅に減少するという効果がある。
【図面の簡単な説明】
第１図は本発明の実施例を示す断面図、第２図（ａ）乃
至（ｄ）は本発明に係る実装方法を示す断面図、第３図
及び第４図はフィルムキャリアを用いた従来の半導体装
置の製造例をそれぞれ示す説明図、第５図は従来の半導
体装置の断面図、第６図は同半導体装置の基板への実装
例を示す説明図である。 １・・・フィルム、３・・・フィンガー　６・・・半導
体チップ、２０・・・プリント配線基板、２１・・・導
電パターン、３０・・・第１封止樹脂層、３１・・・第
２封止樹脂層、Ｄ・・・半導体装置。 代理人　弁理士　佐々木　宗　治 第５図 第６図

Claims (2)

    【特許請求の範囲】
  1. （１）フィルムキャリアに半導体チップを配設し、該半
    導体チップに設けた多数の電極に前記フィルムキャリア
    のフィンガーをそれぞれ接続し、その後フィンガーを切
    断して形成された半導体装置と、前記半導体装置の半導
    体チップの能動面に溶剤分が３０〜８０％含まれたモー
    ルド樹脂剤で形成されたフィンガー厚み程度の厚みを有
    する第１封止樹脂層と、 導電パターンが形成された基板と、 前記基板上に第１封止樹脂層が基板と対向するように取
    り付けられた前記半導体装置の周囲にフィラーの入って
    いるモールド樹脂剤で形成された第２封止樹脂層とを有
    し、 前記基板上の前記半導体装置がこれら第１及び第２封止
    樹脂層によって封止されていることを特徴とする半導体
    装置の実装構造。
  2. （２）フィルムキャリアに半導体チップを配設し、該半
    導体チップに設けた多数の電極に前記フィルムキャリア
    のフィンガーをそれぞれ接続し、その後フィンガーを切
    断して半導体装置を形成し、半導体装置の半導体チップ
    の能動面に溶剤分が３０〜８０％含まれたモールド樹脂
    剤を塗布し、その後乾燥させてフィンガー厚み程度の厚
    みを有する第１封止樹脂層を形成し、 しかる後に導電パターンが形成された基板上に第１封止
    樹脂層が基板と対向するように前記半導体装置を取り付
    け、 基板上に取り付けた半導体装置の周囲にフィラーの入っ
    ているモールド樹脂剤を塗布し、その後乾燥させて第２
    封止樹脂層を形成し、 基板上の半導体装置を封止してなることを特徴とする半
    導体装置の実装方法。
JP1095262A 1989-04-17 1989-04-17 半導体装置の実装構造および実装方法 Expired - Fee Related JPH063819B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1095262A JPH063819B2 (ja) 1989-04-17 1989-04-17 半導体装置の実装構造および実装方法
US07/508,246 US5107325A (en) 1989-04-17 1990-04-11 Structure and method of packaging a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1095262A JPH063819B2 (ja) 1989-04-17 1989-04-17 半導体装置の実装構造および実装方法

Publications (2)

Publication Number Publication Date
JPH02273946A true JPH02273946A (ja) 1990-11-08
JPH063819B2 JPH063819B2 (ja) 1994-01-12

Family

ID=14132851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1095262A Expired - Fee Related JPH063819B2 (ja) 1989-04-17 1989-04-17 半導体装置の実装構造および実装方法

Country Status (2)

Country Link
US (1) US5107325A (ja)
JP (1) JPH063819B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025527352A (ja) * 2022-08-18 2025-08-20 ヒタチ・エナジー・リミテッド 半導体パワーモジュールおよび半導体パワーモジュールを製造するための方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2668651A1 (fr) * 1990-10-29 1992-04-30 Sgs Thomson Microelectronics Circuit integre a boitier moule comprenant un dispositif de reduction de l'impedance dynamique.
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
US5469333A (en) * 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US6084309A (en) * 1992-10-20 2000-07-04 Fujitsu Limited Semiconductor device and semiconductor device mounting structure
US6165819A (en) * 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5414299A (en) * 1993-09-24 1995-05-09 Vlsi Technology, Inc. Semi-conductor device interconnect package assembly for improved package performance
JPH07231015A (ja) * 1994-02-17 1995-08-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CH689701A5 (fr) * 1994-03-02 1999-08-31 Suisse Electronique Microtech Procédé de fixation d'un dispositif sensible sur un support et produit obtenu par le procédé.
US5905300A (en) * 1994-03-31 1999-05-18 Vlsi Technology, Inc. Reinforced leadframe to substrate attachment
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
JPH08279533A (ja) * 1995-04-10 1996-10-22 Shinko Electric Ind Co Ltd 半導体装置及び半導体素子搭載用フィルム
DE69621983T2 (de) * 1995-04-07 2002-11-21 Shinko Electric Industries Co., Ltd. Struktur und Verfahren zur Montage eines Halbleiterchips
JP3243684B2 (ja) * 1995-09-12 2002-01-07 シャープ株式会社 デバイスの実装構造
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US20040061220A1 (en) 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
CN1148793C (zh) * 1996-10-22 2004-05-05 精工爱普生株式会社 薄膜载带、半导体装置和组件、及其制法、封装基板和电子设备
JPH10163268A (ja) * 1996-12-03 1998-06-19 Seiko Epson Corp 半導体装置の実装構造、およびそれを用いた通信装置
DE19708617C2 (de) * 1997-03-03 1999-02-04 Siemens Ag Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
US6329709B1 (en) * 1998-05-11 2001-12-11 Micron Technology, Inc. Interconnections for a semiconductor device
DE69923374T2 (de) * 1998-05-28 2006-01-19 Hitachi, Ltd. Halbleitervorrichtung
US6424541B1 (en) * 1999-04-21 2002-07-23 Conexant Systems, Inc Electronic device attachment methods and apparatus for forming an assembly
US6728653B1 (en) * 2000-03-21 2004-04-27 Unisys Corporation Method for testing multi-chip packages
JP2003152021A (ja) * 2001-11-09 2003-05-23 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3560161B1 (ja) * 2003-01-30 2004-09-02 日立化成工業株式会社 半導体封止用エポキシ樹脂組成物の製造方法
TWI247367B (en) * 2004-12-02 2006-01-11 Siliconware Precision Industries Co Ltd Semiconductor package free of carrier and fabrication method thereof
US8742602B2 (en) * 2007-03-16 2014-06-03 Invensas Corporation Vertical electrical interconnect formed on support prior to die mount
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
TWI515863B (zh) 2008-03-12 2016-01-01 英維瑟斯公司 載體安裝式電氣互連晶粒組成件
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
JP5146382B2 (ja) * 2009-03-25 2013-02-20 株式会社デンソー 電子装置の製造方法
JP5963671B2 (ja) * 2009-06-26 2016-08-03 インヴェンサス・コーポレーション ジグザクの構成でスタックされたダイに関する電気的相互接続
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3029667A1 (de) * 1980-08-05 1982-03-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-baustein
JPS5987840A (ja) * 1982-11-10 1984-05-21 Toray Silicone Co Ltd 半導体装置
JPS6030195A (ja) * 1983-07-28 1985-02-15 シャープ株式会社 リ−ド接続方法
JPS60171749A (ja) * 1984-02-17 1985-09-05 Hitachi Ltd 半導体記憶装置
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025527352A (ja) * 2022-08-18 2025-08-20 ヒタチ・エナジー・リミテッド 半導体パワーモジュールおよび半導体パワーモジュールを製造するための方法

Also Published As

Publication number Publication date
US5107325A (en) 1992-04-21
JPH063819B2 (ja) 1994-01-12

Similar Documents

Publication Publication Date Title
JPH063819B2 (ja) 半導体装置の実装構造および実装方法
KR100256293B1 (ko) 반도체장치 및 그 제조방법
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP3648053B2 (ja) 半導体装置
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR19980042617A (ko) 웨이퍼 레벨 패키징
JPH10308469A (ja) エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ
JP2004048022A (ja) 半導体集積回路装置の製造方法
JP3260253B2 (ja) 半導体装置の検査方法と検査用導電性接着剤
US6222738B1 (en) Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP2962385B2 (ja) 半導体装置の製造方法
WO2002073686A1 (en) Method of manufacturing semiconductor device
JP3274343B2 (ja) 半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
KR100369397B1 (ko) 가요성회로기판을이용한볼그리드어레이반도체패키지
KR950014120B1 (ko) 반도체 패키지의 제조방법
KR100248202B1 (ko) 칩 크기의 패키지 및 그의 형성방법
KR100856341B1 (ko) 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법
JPS6244851B2 (ja)
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
JPH03101289A (ja) 半導体装置の実装構造
KR960000219B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees