JPH0227444A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理装置の改良に関し、特にその記憶装置
のエラー制御に関する。

（従来の技術） 従来、この種の記憶装置においては第２図に示すような
エラー制御方式が採用されていた。

第２図において、２０は記憶装置のエラー検出・報告・
保持ブロック、２１は診断プロセサ（ＤＧＰ　）、２２
はエラー検出回路、２３はエラー情報保持回路（ＦｆＩ
Ｆ）である。

ここで、診断プロセサ２１はサービスプロセサ（ｓｖｐ
）でもよい。

エラー検出回路２２はシンドロームなどのエラー症状信
号を信号線２４より入力し、エラーを検出すると、信号
線２５を介してエラー情報保持回路２３にエラー情報を
送り、そのまま信号＃２６から診断プロセサ２１に：エ
ラー検出信号を送出する。

ソノ後、診断プロセサ２１から信号線２７上にＥＩＦ読
出し指令信号が送出されると、エラー情報保持回路２３
から保持されたエラー情報が信号線２８を介して診断プ
ロセサ２１に送られる。

（発明が解決しようとする課題） 上述した従来のエラー制御方式では、エラーが検出され
ると即時にエラーが報告されてしまう。従って、例えば
ＥＤＡＣ（２ビツトエラー検出、１ビツトエラー訂正）
機能をもつ記憶装置において、１とットエラーが多発、
連続したような場合、故障した記憶チップを交換しない
限り、エラーはなくならない。１ビツトのエラーは多発
、連続することは、大いにあり得ることである。

上記のよ５な状態では上述したエラー検出からエラー保
持情報送出のサイクルを延々と繰返すことになり、本来
、他にも重要な従事のある診断プロセサ２１はこの１ビ
ツトエラー処理のみで忙殺され、本来の仕事（サービス
）が滞ってしまうという欠点がある。

さらに付記すれば、故障チップを指摘するための情報と
して、１ビツトエラーに関して云えば、数回（あるいは
数個）のエラー情報があれば、周知の技術によつて十分
故障チップを指摘できるので、必要以上の情報を提供し
ズいると云う欠点がある。

本発明の目的は、診断プロセサへのアテンション信号を
送出するに当り、エラー検出回数をカウンタにより計数
しておき、カウント値により所定値に達するまではアテ
ンション信号を送出するが、予め設定された所定値に達
した後はアテンション信号の送出を抑えるよさに動作さ
せることにより上記欠点を除去し、能率よくｖ断処理を
実行できるように構成したエラー検出・報告・保持ブロ
ックを備えた記憶装置を提供することにある。

（！！題を解決するための手段） 本発明による記憶装置のエラー検出・報告・保持ブロッ
クはエラー検出回路と、エラー情報保持回路と、カウン
タと、アテンション送出制御回路とを真備して構成した
ものである。

エラー検出回路はエラー症状信号を入力し、工２−を検
出するとエラー検出信号を診断プロセサに与えるととも
に、エラー情報をエラー情報保持回路に送出するもので
ある。

エラー情報保持回路はエラー検出回路から送出されたエ
ラー情報を受取って保持するとともに、診断プロセサか
らのＥＩＰ読出し指令信号により上記保持されたエラー
情報を診断プロセサに送出するためのものである。

カウンタは診断プロセサへのエラーアテンシ璽ン信号の
送出に当り、エラー検出回数を計数するためのものであ
る。

アテンション送出制御回路は、カウンタのカウント値に
より予め設定された所定値に達するまではアテンション
信号を送出するが、所定値に違した後はアテンション信
号の送出を抑えるように動作するためのものである。

（実施例） 次に１本発明につい【図面を参照して説明する。

第１図は、本発明による記憶装置のエラー検出・報告・
保持ブロックの一実施例を示すブロック図である。

第１図において、１０はエラー検出・報告・保持ブロッ
ク、１１は診断プロセサ、１２はエラー検出回路、１３
はエラー情報保持回路、１４はアテンション送出制御回
路、１５はカウンタである。

第１図において、診断プロセサ１１はサービスプロセサ
でもよい、エラー検出回路１２はシンドロームなどのエ
ラー症状信号を信号＃１０１より入力し、エラーを検出
すると信号線１０２を介してエラー情報保持回路１３に
エラー情報を送り、さらに信号線１０３を介してアテン
ション送出制御回路１４とカウンタ１５とにエラー検出
信号を送出する。

エラー情報保時回路１３は信号１１Ｊ１０２を介してエ
ラー情報を入力し、エラー情報を保持し、診断プロセサ
１１から信号１！１０５を介してＥＩＦ読出し指令信号
が送られてくれば、信号線１０６を介してエラー保持情
報を診断プロセサ１１に送出する。

カウンタ１５は信号線１０３から工２−検出信号を入力
し、例えばエラー検出信号が入力されるごとにカウント
アツプするものであり、そのカウント値は信号線１０７
を介してアテンション送出制御回路１４に送出する。

アテンク１ン送出制御回路１４は信号線１０３上のエラ
ー検出信号、信号線１０ｇ上の所定値設定信号、ならび
に信号１１１０７上のカウンタ値を入力し、必要に応じ
てエラーアテンション信号を信号線１０４により診断プ
ロセサ１１へ送出する。アテンション送出制御回路１４
には、予め診断プロセサ１１から信号線１０８への所定
値設定信号により所定値が設定されている。信号線１０
３上のエラー検出信号を受取ったとき、アゾン７１ン送
出制御回路１４はカウント値が所定の値に達しているか
否かを判別し、所定の値に達していなければエラーアテ
ンション信号を信号線１０４上に送出する。いっぽう、
所定の値に達していれば信号＃１０４上ヘエ２−アテ／
シ■ン信号を送らないようにする。

信号線１０４からエラーアテンション信号を受取った診
断グロセサ１１は、信号線１０５上にＥＩＦ読出し指令
信号を送出し、エラー情報保持回路１３から信号線１０
６を介してエラー保持情報を送ってもらう。

なお、アテンシ嘗ン送出制御回路１４０所定値は信号＃
１０８上の所定値設定信号により任意に設定することが
可能であるが、上記の他に中央処理装置（ＣＰＵ）など
からも周知の技術で設定できることはいうまでもない。

（発明の効果） 以上説明したように本発明は、診断プ党セサへのエラー
アテンション信号の送出に当り、エラー検出回数をカウ
ンタによって計数し、そのカウント値により所定値に達
するまではエラーアテンション信号を送出するが、外部
装置より任意に設定可能な所定値に達した後はエラーア
テンション信号の退出を抑えるととにより、例えばＥＤ
ＡＣ機能を有する記憶装置において１ビツトエラーが多
発、連続したような場合には、１ビツトエラー処理のみ
で診断プ四セサを忙殺することなく、診断プロセサが本
来のサービスを提供できるという効果がある。

【図面の簡単な説明】

第１図は、本発明による記憶装置に備えられたエラー検
出・報告・保持ブ四ツクの一実施例を示すブロック図で
ある。 第２図は、従来技術による記憶装置に備えられたエラー
検出・報告・保持ブロックの一例を示すブロック図工あ
る。 １０．２０−・・エラー検出・報告・保持ブロック １１　、２１−・・診断ブロック １２　、２２−・・エラー検出回路 １３．２３−・・モラー情報保持回路 １４・・・エラーアデンシ曹ン送出制御回路１５・・・
カウンタ

Claims (1)

【特許請求の範囲】
1. エラー症状信号を入力し、エラーを検出するとエラー検
   出信号を診断プロセサに与えるとともにエラー情報を送
   出するためのエラー検出回路と、前記エラー検出回路か
   ら送出されたエラー情報を受取って保持するとともに、
   前記診断プロセサからのＥＩＦ読出し指令信号により前
   記保持されたエラー情報を前記診断プロセサに送出する
   ためのエラー情報保持回路と、前記診断プロセサへのエ
   ラーアテンション信号の送出に当り、エラー検出回数を
   計数するためのカウンタと、前記カウンタのカウント値
   により予め設定された所定値に達するまでは前記アテン
   ション信号を送出するが、前記所定値に達した後は前記
   アテンション信号の送出を抑えるように動作するための
   アテンション送出制御回路とを具備して構成したエラー
   検出・報告・保持ブロックを備えた記憶装置。