JPH02275638A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02275638A JPH02275638A JP1097953A JP9795389A JPH02275638A JP H02275638 A JPH02275638 A JP H02275638A JP 1097953 A JP1097953 A JP 1097953A JP 9795389 A JP9795389 A JP 9795389A JP H02275638 A JPH02275638 A JP H02275638A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- emitter region
- bipolar transistor
- corners
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にバイポーラトランジス
タを静電保護素子として使用した半導体装置に関する。
タを静電保護素子として使用した半導体装置に関する。
従来の半導体装置について図面を参照して説明する。
第２図は従来のバイポーラトランジスタの一例の平面図
である。
である。
ＮＰＮバイポーラトランジスタを静電保護素子使用する
場合、マスク設計時には、瞬間的に流される大電流を考
慮してエミッタ領域４の面積を大きな面積となるように
設計されていた。エミッタ領域４の面積が異なるのみで
平面形状その他は、半導体装置を構成する他のトランジ
スタと同じように作成されていた。
場合、マスク設計時には、瞬間的に流される大電流を考
慮してエミッタ領域４の面積を大きな面積となるように
設計されていた。エミッタ領域４の面積が異なるのみで
平面形状その他は、半導体装置を構成する他のトランジ
スタと同じように作成されていた。
上述した従来の半導体装置において、ＤＣ法・Ｃチャー
ジ法等での破壊試験を実施した場合、ＭＩＬ規格（例え
ば、２０００Ｖ以上）を満足しないものが発生する。近
年、特に高性能化が要求されるようになり、このためバ
イポーラトランジスタのコレクターベース接合、エミッ
ターベース接合を浅くすることにより高性能化が図れる
ようになってから、静電破壊による不良の発生頻度が多
くなっている。第２図に示したように、静電破壊破壊部
分１１は矩形エミッタ領域４の角部分の電界が集中する
場所に起りやすい。即ち、矩形工ミッタ領域４の角部に
電界集中が発生し、ジュール熱等によりアルミニウムが
シリコン基板１にもぐり込む所謂アルミスパイクによっ
てベース−エミッタ接合及びコレクターベース接合が破
壊されるからである。
ジ法等での破壊試験を実施した場合、ＭＩＬ規格（例え
ば、２０００Ｖ以上）を満足しないものが発生する。近
年、特に高性能化が要求されるようになり、このためバ
イポーラトランジスタのコレクターベース接合、エミッ
ターベース接合を浅くすることにより高性能化が図れる
ようになってから、静電破壊による不良の発生頻度が多
くなっている。第２図に示したように、静電破壊破壊部
分１１は矩形エミッタ領域４の角部分の電界が集中する
場所に起りやすい。即ち、矩形工ミッタ領域４の角部に
電界集中が発生し、ジュール熱等によりアルミニウムが
シリコン基板１にもぐり込む所謂アルミスパイクによっ
てベース−エミッタ接合及びコレクターベース接合が破
壊されるからである。
このように、従来のバイポーラトランジスタでは、保護
作用を行う前に、静電界によって破壊してしまうという
欠点があった。
作用を行う前に、静電界によって破壊してしまうという
欠点があった。
本発明は、バイポーラトランジスタを静電保護素子とし
て使用している半導体装置において、前記バイポーラト
ランジスタのエミッタ領域の平面形状が鈍角の多角形で
あることを特徴とする。
て使用している半導体装置において、前記バイポーラト
ランジスタのエミッタ領域の平面形状が鈍角の多角形で
あることを特徴とする。
本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例の平面図である。
従来と同じ技術によってシリコン基板１にコレクタ領域
２、ベース領域３、エミッタ領域４を形成し、酸化膜を
被着した後、コレクタ電極取出し窓５、ベース電極取出
し窓６、エミッタ電極取出し窓をあける。Ａ１の蒸着と
選択エッチによりコレクタ配線８、ベース配線９、エミ
ッタ配線１０を設ける。
２、ベース領域３、エミッタ領域４を形成し、酸化膜を
被着した後、コレクタ電極取出し窓５、ベース電極取出
し窓６、エミッタ電極取出し窓をあける。Ａ１の蒸着と
選択エッチによりコレクタ配線８、ベース配線９、エミ
ッタ配線１０を設ける。
この実施例においては、エミッタ領域４及びエミッタ電
極取出し窓７の角が落とされた六角形になっている。
極取出し窓７の角が落とされた六角形になっている。
数値例を挙げると、エミッタ領域４の寸法を１０μｍ×
２０μｍとするとき、−辺を３μｍとする直角二等辺三
角形で角落とした形状にする。
２０μｍとするとき、−辺を３μｍとする直角二等辺三
角形で角落とした形状にする。
この形状にすると、実際の製造時にはホトレジストのパ
ターニングとかエツチング時に角がなくなり、実質的に
は緩やかな曲線となる。角がなくなるので、電界集中が
起らず、従って、静電破壊が防止される。
ターニングとかエツチング時に角がなくなり、実質的に
は緩やかな曲線となる。角がなくなるので、電界集中が
起らず、従って、静電破壊が防止される。
以上説明したように、本発明は、エミッタ領域を矩形の
角落としされた平面形状にしたので、エミッタ領域の角
部での大電流集中を緩和することができ、エミッターコ
レクタ電極間あるいは配線層間での短絡を防ぐことがで
きるという効果を有する。
角落としされた平面形状にしたので、エミッタ領域の角
部での大電流集中を緩和することができ、エミッターコ
レクタ電極間あるいは配線層間での短絡を防ぐことがで
きるという効果を有する。
第１図は本発明の一実施例の平面図、第２図は従来のバ
イポーラトランジスタの一例の平面図である。 １・・・シリコン基板、２・・・コレクタ領域、３・・
・ベース領域、４・・・エミッタ領域、５・・・コレク
タ電極取出し窓、６・・・ベース電極取出し窓、７・・
・エミッタ電極取出し窓、８・・・コレクタ配線、９・
・・ベース配線、１０・・・エミッタ配線、１１・・・
静電破壊部分。 ）１因
イポーラトランジスタの一例の平面図である。 １・・・シリコン基板、２・・・コレクタ領域、３・・
・ベース領域、４・・・エミッタ領域、５・・・コレク
タ電極取出し窓、６・・・ベース電極取出し窓、７・・
・エミッタ電極取出し窓、８・・・コレクタ配線、９・
・・ベース配線、１０・・・エミッタ配線、１１・・・
静電破壊部分。 ）１因
Claims (1)
- バイポーラトランジスタを静電保護素子として使用して
いる半導体装置において、前記バイポーラトランジスタ
のエミッタ領域の平面形状が鈍角の多角形であることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097953A JPH02275638A (ja) | 1989-04-17 | 1989-04-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097953A JPH02275638A (ja) | 1989-04-17 | 1989-04-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02275638A true JPH02275638A (ja) | 1990-11-09 |
Family
ID=14206037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1097953A Pending JPH02275638A (ja) | 1989-04-17 | 1989-04-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02275638A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838699B2 (en) | 2002-02-12 | 2005-01-04 | Seiko Epson Corporation | Electro-optical device with undercut-reducing thin film pattern and reticle |
-
1989
- 1989-04-17 JP JP1097953A patent/JPH02275638A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838699B2 (en) | 2002-02-12 | 2005-01-04 | Seiko Epson Corporation | Electro-optical device with undercut-reducing thin film pattern and reticle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02275638A (ja) | 半導体装置 | |
| JPS6156608B2 (ja) | ||
| JPS58142578A (ja) | 半導体装置 | |
| JPS64824B2 (ja) | ||
| JPS61166127A (ja) | 半導体装置の製造方法 | |
| JPS6232639A (ja) | 半導体装置の入力保護回路及びその製造方法 | |
| JPS60242643A (ja) | 電子部品の配線 | |
| JPS6327044A (ja) | 半導体装置 | |
| JPS5929458A (ja) | 半導体装置 | |
| JPS58101462A (ja) | 半導体装置 | |
| JPS61220466A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6212125A (ja) | 半導体装置の製造方法 | |
| JPH04127539A (ja) | 半導体装置の製造方法 | |
| JPH0119397Y2 (ja) | ||
| JPH03248535A (ja) | バイポーラトランジスタ素子 | |
| JPS5817658A (ja) | 半導体装置の製造方法 | |
| JPS59208875A (ja) | 低雑音指数プレ−ナトランジスタおよびその製造方法 | |
| JPS62111451A (ja) | 半導体集積回路 | |
| JPH05283418A (ja) | バイポーラ集積回路装置 | |
| JPH01140667A (ja) | 半導体装置 | |
| JPS63211748A (ja) | 半導体装置の製造方法 | |
| JPH01283851A (ja) | 半導体装置 | |
| JPS59155958A (ja) | 半導体装置 | |
| JPH0494540A (ja) | 半導体装置 | |
| JPS6222451A (ja) | 半導体基板のｐｎ接合アイソレ−シヨン方法 |