JPH0227812A - 位相制御型ソリツドステートリレー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ｐｌｌ上上利用分野） 本発明はモータの回転数の＄４御やヒータ、ランプ等の
電力制御に使用する位相制御型ソリッドステートリレー
に関するものである。

（従来の技術） 従来の位相制御型ソリッドステートリレーとしては、特
開昭６３−７６６１３号、特開昭６３９２２５８号、特
開昭６３−９２２５９号公報に示されるようなものが知
られている。これら従来の位相制御型ソリッドステート
リレーをまとめたものを第３図に示して説明する。

１次側回路の制御入力電源Ｅ２を予めあるレベルの電圧
に設定しておくと、限時時間設定回路ｌＯ３内のＰＵＴ
１０６のゲートには一定のゲート電圧が印加される。こ
こで２次側回路の電源スィッチＳをオンする。このオン
時点ではフォトトライアックカプラ１０８のフォトトラ
イアックとメイントライアック１１１は非導通である。

電源スィッチＳのオンによって、交流電源Ｅ、からの電
流が負荷Ｌ１ゼロ電圧検出回路１０９及びメイントライ
アック１１１のＴ　＋電圧とゲート電圧０間に接続され
た転流用抵抗を経由して流れる。文法ｆｆ１ｉｌｌ電圧
の正または負の半サイクル期間における電圧上昇に伴っ
て電流が増加し、交流電源電圧のゼロ電圧付近でフォト
カプラ１０７の発光ダイオードが発光を開始する。交流
電源電圧が更に上昇しても、発光ダイオードに流れる電
流はゼロ電圧検出回１ｉ１１１０９内のツェナーダイオ
ードや限流抵抗によって制限される。一方、電源スィッ
チＳのオンによって負荷りに電流が流れるが、ゼロ電圧
検出−１路１０９に流れる？！流は微小であり、またリ
レー入力回路ＩｔＯ内のフォトトライアックが未だ非導
遡状態であるため、転流用抵抗の電圧降下が小さく、メ
イントライアック１１１のゲート電圧Ｇに流れる電流は
ターンオン電流以下である。

従って、メイントライアック１１１は依然として非導通
状態を維持する。

フォトカプラ１０７の発光ダイオードからの光がフォト
トランジスタに入射すると、このフォトトランジスタが
導通し、タイマ回路１０４のコンデンサに充電され、Ｐ
　Ｕ　’ｌ’　Ｉ　Ｏ６のアノード電圧が次第に一ヒ昇
する。このアノード電圧がゲート電圧よりも高くなった
時点でＰｔＪＴＩ０６が導通する。ｐｕ”ｒｔｏ６が導
通すると、限時時間役定回Ｕｎ　１０３の出力によって
、リレー出力回路１０５のトランジスタが導通し、フォ
トトライアックカプラ１０８の発光ダイオードが発光を
開始する。

この発光ダイオードの発光によってフォトトライアック
が導通し、リレー入力回路１１０に電流が流れるため、
メイントライアック１１１のゲート電圧Ｇはターンオン
電流に達し、このメイントライアック１１１が導通し、
交／ｉ！！電源Ｅ３から負荷りに電力が供給される。

一方、メイントライアック１１１が４通すると、ゼロ電
圧検出回Ｉａ１０９は実質的に短絡されるから、フォト
カプラ１０７の発光ダイオードは発光を停止し、フォト
トランジスタが非導通となる。

これに伴って、タイマ回路１０４のコンデンサの充電？
ｌｔ荷がＰｔＪＴ１０６を介して急速放電され、ＰＩＪ
ＴＩ０６のアノード・カソード間電圧がＰＵＴ１０６の
オン電圧以下になった時点でＰＵＴ１０６が非導通状態
に復帰する。前述のように、メイントライアック１１１
の導通によって、負荷しに駆動電流が供給されるが、交
流電源電圧がゼロ電圧付近に達して、保持電流以下にな
ると、メイントライアック１１１はターンオフする。こ
れによって、ゼロ電圧検出回路＋０９は短絡状態から解
除される。

また、制御人力型ＭＥ、の制御入力電圧レベルをヒげる
と、ＰＵＴ１０６のゲート電圧も上がり、タイマ回路１
０４のコンデンサに充電する時間が長くなるため、ＰＵ
Ｔ１０６の導通タイミングが遅くなって、メイントライ
アック１１１の導通角が小さくなる。逆に、制御入力電
源Ｅ、の制御入力電圧レベルを下げると、導通角は大き
くなる。

尚、リミッタ回ｆｌｓｌＯ１はノイズ等によって、ＦＩ
＋御入力電圧レベルが所定値を越えた場合に、ＰＵＴ１
０６の導通タイミングが次の半サイクルにずれ込んで、
半サイクルしか電力供給が行なわれなくなることを防ぐ
ためのものであり、また、制御入力検出回路１０２は制
御入力電圧レベルがある値よりも下がった場合に、Ｐｔ
ＪＴ１０６が不能動状態に陥って、あるレベルの制御入
力電圧を印加しているにもかかわらず、負荷■、に駆動
電流が供給されない状態になることを防ぐためのもので
ある。

（発明が解決しようとする問題点） 上記のような従来の位相制御型ソリッドステートリレー
には次のような問題点がある。

（イ）負荷りがモータや屑光用蛍光灯等のインダクタン
スを含む遅れ力率回路の場合、メイントライアックＩｌ
ｌの導通開始直後付近での導通状態が安定しない。然る
に、メイントライアックのターンオンに伴って、フォト
トライアックカプラ１０８の発光ダイオードが発光を停
七するため、負荷りが誤動作するおそれがある。

（ロ）あるｗＪ御大入力電圧印加され、所定の導通角で
負荷を運転している途中で、何らかの事故により、ｔＩ
Ｉ制御入力線が断線した場合には、制御入力電圧はゼロ
電位になるため、全負荷運転状態となり、危険な場合が
ある。

（ハ）フォトトライアック１０８の発光ダイオードが発
光を開始する時点が、交流電源電圧のゼロ電圧からフォ
トカプラ１０７の発光ダイオードが発光を開始するまで
の時間と、タイマ回路１０４のコンデンサの充電電圧が
ＰＵＴ１０６のゲート電圧以上になるまでの時間とを加
Ｗした時間となるため、導通角の可変範囲に限度がある
。

（二＞ｆ＋ＩＩｍ入力電圧に対して、導通角が反比例す
るため、使い勝手がよくない。

本発明はこのような欠点を除き、負荷の如何を問わず、
円滑に制御すると共に、制御導通角を約０〜１８０°の
間を制御可能とし、かつ、＠大人力線が不測の事故等に
よって断線した場合に、負荷の運転を停止して安全性を
高めた位相制御型ソリッドステートリレーを提供するこ
とを目的とする。

（問題を解決するための手段） 本発明は上記の目的を達成するために、次のような構成
をとる。

即ち、本発明の位相制御型ソリッドステートリレーは、
交流電源に負荷を介して接続された双方向性半導体スイ
ッチング素子と、この半導体スイッチング素子を導通さ
せるためのトリガ回路と、前記交流電源の零電圧付近で
発光を停止する発光素子を有する２次側回路と、前記発
光素子と光結合した受光素子により、この受光素子の非
導通期間に発生する信号を電源同期信号とする電源同期
信号発生回路と、この電源同期信号を波形整形したもの
を微分する微分回路と、この微分回路の出力をリセット
信号とする積分回路と、この積分回路の出力と制御入力
電圧を比較する比較回路と、この比較回路の出力によっ
て前記２次側回路のトリガ回路を駆動する制御出力回路
を有する１次側回路とを備えたものである。

（作　　　用） 上記構成による作用は次の通りである。

即ち、交流電源電圧が零電圧付近になると、２次側回路
の発光ダイオードが発光を停止する。この発光ダイオー
ドと光結合した１次側回路の受光素子は上記交流電源電
圧が零電圧付近のみ非導通状態になる。この非導通期間
の波形は、言うまでもなく、交流電源に同期した信号と
なる。この電源同期信号を波形整形回路によって、非常
に幅の狭いパルス波形に整形する。このパルスを微分回
路によって微分し、更に幅の狭いパルスを得る。

このパルスを積分回路のリセット信号とすると、積分回
路の出力には交流電源に同期した＃！歯状波が得られる
。この鋸歯状波とＭｖｓ入力電圧を比較回路によって比
較し、この比較回路の出力によって制御出力回路を駆動
する。この制御出力回路の動作によって２次側回路のト
リガ回路が動作し、双方向性の半導体スイッチング素子
が導通して、負荷に電力が供給される。

（実　施　例） 以下、本発明の実施例を図面に基づいて説明する。

第１図は本発明による位相制御型ソリッドステートリレ
ーの実施例の回路図である。

第１図において、先ず、１次側回路について説明する。

直ｆｉ１！源Ｅ１の両端に分圧抵抗Ｒ１及びＲ２の直列
回路が接続され、この分圧抵抗Ｒ１とＲ２の接続点は演
算増幅器ＯＰ１の非反転入力電圧及び波形整形回路６の
反転入力電圧に接続されている。また、演算増幅器ＯＰ
１の反転入力電圧は抵抗Ｒ５を介して直流電源Ｅ、の正
極に接続されると共に、コンデンサＣ１及びトランジス
タ４のコレクタに接続されている。演算増幅５０Ｐ。

の出力電圧は前述のコンデンサＣ６とトランジスタ４の
エミッタ及び比較回路２の反転入力電圧に接続されてい
る。上記分圧抵抗Ｒ＋　　　Ｒｚ、演旅増幅巳ｏｐ＋−
抵抗Ｒ１及びコンデンサＣ１は積分回路２を構成し、ま
た、トランジスタ４はこの積分回路ｌのリセット回路で
ある。前記比較回路２の非反転入力電圧は制御入力電源
Ｅ、の正極に接続されると共に、抵抗Ｒ６を介して制御
入力電圧Ｅ２及び直流電源Ｅ、の共通負極に接続されて
いる。この比較回路２の出力電圧は抵抗Ｒ４を介してト
ランジスタＴ　Ｒ＋　のベースに接続され、このコレク
タは発光ダイオードＬＥＤ、　のカソードに接続され、
このアノードは限流抵抗Ｒｓを介して直流型ＭＥ１の正
極に接続されている。また、トランジスタＴＲ，のエミ
ッタは直流電源Ｅ、の負極に接続されている。これら限
流抵抗Ｒｓ、発光ダイオードＬＥＤＩ　　　トランジス
タＴ　Ｒ＋　の直流回路はｆ４ｆ１１出力回路３を構成
している。一方、前述のトランジスタ４のベースは抵抗
Ｒ１１を介して直ｆｌ電源Ｅ、の負極に接続されると共
に、コンデンサＣ２を介して波形整形回路６の出力電圧
に接続されている。この抵抗Ｒ８、及び、コンデンサＣ
１は微分回路５を構成している。波形整形回路６の非反
転入力電圧は抵抗Ｒ２を介して直流電源Ｅ１　の正極に
接続されると共に、フォトトランジスタＰＴＲのコレク
タに接続され、また、このエミッタは直流型ｆｓＥ、の
負極に接続されている。

尚、前述の演算増幅器ＯＰ、、比較回路２、波形整形回
路６の正負電源供給電圧は直流電源Ｅ１の正極及び負極
にそれぞれ接続されている。

次に、２次側回路について説明する。

フォトカプラＰＣＩ　の１次側回路のフォトトランジス
タＰＴＲと光結合した発光ダイオードＬＥＤ！のアノー
ドは限流抵抗Ｒ１，ｌを介してダイオードブリッジＤＢ
の整流出力の正極側に、また、発光ダイオードＬ　Ｅ　
Ｄ　ｔ　のカソードは、その整流出力のｆＩＪｆＩ側に
、それぞれ接続されている。このダイオードブリッジＤ
Ｂの交流入力電圧の一方は限流抵抗Ｒ１□を介して交流
１１　Ｉｌｌ　Ｅ　ｆｆの一方の電圧に接続され、他方
は交流電源Ｅ、のもう一方の電圧に接続されている。こ
れら限流抵抗ＲＩＺ、ＲＩ３、ダイオードブリッジＤＢ
、フォトカプラＰＣ１と抵抗Ｒ１によって電源同期信号
発生回路７を構成している。

一方、１次側回路の発光ダイオードＬＥＤ、　　と光結
合したフォトカプラＰＣ，のフォトトライア・ツクＰＡ
Ｃの一方の電圧は限流抵抗Ｒ１を介して双方向性半導体
スイッチング素子の一例としてのトライア７り９のＴ２
電圧に接続され、更に、このトライアック９のＴ２電圧
は負荷りを介して交流？４源Ｅ、の一端に接続されてい
る。また、フォトトライアックＰＡＣのもう一方の電圧
は転流用抵抗Ｒ４゜を介してトライアック９のＴ、電圧
に接続されると共に、トライアック９のゲート電圧Ｇに
接続されている。上記トライアック９のＴ１電圧は交流
電源Ｅ３の他端に接続されている。ここで、限流抵抗Ｒ
１フォトトライアックＰＡＣ。

転流用抵抗Ｒ１゜の直列回路はトライアック９のトリガ
回路８を構成している。尚、トライアック９のＴ、、Ｔ
、間に並列に接続された抵抗Ｒ１□とコンデンサＣ１か
ら成る直列回路はトライアック９の保護及び誤点弧防止
のためのスナバ−回路１０を構成している。

次に、本実施例の動作を第２図に示した各部波形を併用
して説明する。

第２図（イ）は交流電源Ｅ、の電圧波形である。

この交流電源電圧が電源同期信号発生面Ｖ８７に入力さ
れると、交流型ｍｕｆｆの零電圧付近において、発光ダ
イオードＬＥＤ２が非導通となるから、フォトトランジ
スタＰＴＲのコレクタ、即ち、電源同期信号発生回路７
の出力は第２図（ロ）に示すような幅の狭い出力波形が
得られる。この電源同期信号発生回路７の出力は波形整
形回路６によって、第２図（ハ）に示すような幅が狭く
、立上がりと立下がりの鋭いパルスに交換される。この
パルスは更に微分回路５によって微分され、第２図（ニ
）に示すような上記パルスの立上がりと立下がりに同期
した非常に幅の狭いパルスに変換される。この微分波形
のうち、正極性のパルスによって、その正の期間だけト
ランジスタ４が４ｉｌｌする。

一方、積分面ｌ１ｓ１において、その積分出力電圧を■
。とすれば、下記に示す（１）式が成り立つ。

ＲＩ＋Ｉ？！ ！？、＋Ｒ。

Ｒ，＋Ｒ。

・　Ｅｌ　　”−”−−−−””’−・−−−一−−−
−・−−−−−−−−（１）（１）　式において、ｔ＝
Ｑの時点を前記トランジスタ４が導通した時点とすれば
、このときの出力電ＪＦ、Ｖｅ　＋！Ｅ＋　　’　Ｒｘ
　／　（Ｒ＋　＋Ｒｔ　）となる。

また、交流電源Ｅ、の電源周波数の半サイクルの周期を
Ｔ、とじて、ｔ＝Ｔ、のときにＶｏ　−ＯＶになるよう
に抵抗Ｒ＋　　　Ｒｔ　　Ｒｓ、及び、コンデンサＣ１
の定数を決めると、積分回路１の出力波形は第２図（ホ
）に示すように、電源周波数の半サイクル毎に、Ｅｌ　
・Ｒｚ　／　（Ｒ１＋Ｒ１）からＯｖまで、直線的に変
化する鋸歯状波が得られる。

今、制御人力電源Ｅ２の可変電圧範囲をＯｖか’＋Ｅ＋
　　・Ｒ１／　（Ｒ１＋Ｒ２）Ｖとシテ、第２図（ホ）
の２点鎖線で示すように、この電圧範囲内の任意の電圧
Ｖｃを与えると、比較回路２の出力は第２図（へ）に示
すように、Ｖｃ＞Ｖｏの期間においてハイレベルになる
。このハイレベルの期間、制御出力回路３のトランジス
タＴＲ，が導通して発光ダイオードＬＥＤ＋　が発光す
る。この発光ダイオードＬＥＤＩ　の発光によってトリ
ガ回路８のフォトトライアックＰＡＣが導通し、第２図
（ト）に示すようなトリガ信号がトライブック９のＴ１
　・６間に印加され、その結果、トライアック９の′「
、・Ｔ２間は第２図（チ）に示すように、Ｖｃ＞Ｖｏの
期間導通し、この導通期間に、交流電源Ｅ、から負荷り
に電力が供給される。

従って、負ＭＬが誘導性負荷であっても、Ｖｃ＞Ｖｏの
期間、発光ダイオードＬＥＤ、が発光を継続しているた
め、トライアック９の導通直後付近での導通状態は安定
であり、また、第２図より明白であるように、トライア
ック９の導通角は制御入力電圧に正比例して変化し、か
つ、制御入力電圧を０■からＥ＋　　・Ｒｚ　／　（Ｒ
＋　　＋Ｒ２）Ｖｏで変化させると、トライアック９の
導通角は０゜から１８０’まで連続的に変化する。また
、比較回路２の非反転入力電圧と制御入力電源Ｉ！、２
の負極との間に抵抗Ｒｈが接続されているため、制御入
力電源Ｅ２の入力線が不測の事故等によって断線した場
合でも、この時、比較回路２の出力はＯＶになり、トラ
イアック９は非導通となって、負荷りへの電力供給は停
止される。

（発明の効果） 以−トにより、本発明によれば、次のような効果がある
。即ち、 （Ａ）負荷が誘導性負荷であっても、誤動作なく、安定
して制御できる。

（Ｂ　）導通角を０°から１８０°まで連続可変できる
。

（Ｃ）万一、制御人力線が断線した場合には、負荷に電
力が供給されないため、安全である。

（Ｄ）制御入力電圧に対して導通角が正比例するため、
使い勝手がよい。

等の利点があり、汎用性が高い。

【図面の簡単な説明】

第１図は本発明の位相制御型ソリッドステートリレーに
おける実施例の回路図、第２図はその各部波形、第３図
は従来の位相制御型ソリッドステートリレーの回路であ
る。 １−一一一積分回路、２−　　比較回路、３−・・−・
制御出力回路、４−・−・・リセット回路、５・・・−
微分回路、６・−・・・波形９形回路、７　・−−−−
−一電源同期信号発生回路、８−・トリガ回路、９−）
ライアック、１０−・−スナバ−回路、Ｅ’＋−・・−
直流電源、Ｅ２−・−ｕｍ人力’ＲＲ，Ｆ−ｓ−・・交
流電源、Ｌ・−・−負荷、Ｐ　Ｃ＋　、　　Ｐ　Ｃｚ　
”’−・フォトカプラ、ＬＥＤ、、ＬＥＤ！　−・発光
ダイオード、ＰＴＲ−・−フォトトランジスタ、Ｐ　Ａ
　Ｃ−フォトトライアック、ＤＢ−ダイオードブリッジ
、１０１−・−リミッタ回路、１０２−　　制御入力検
出回路、１０３−−−一限時時間設定回路、１０４−タ
イマ回路、１０５−　　リレー出力回路、１０６−Ｐ　
Ｕ　Ｔ　。 １０　’ｌ−−−−フオドカプラ、１０　ｇ−＝−フォ
トトライアックカプラ、１０９・−・−ゼロ電圧検出回
路、１１０−・−リレー入力回路、ｌ　１１−　　メイ
ントライアック、Ｓ−・・−・〜・電源スィッチ。

Claims (1)

【特許請求の範囲】
1. 交流電源に負荷を介して接続された双方向性半導体スイ
   ッチング素子と、この半導体スイッチング素子を導通さ
   せるためのトリガ回路と、前記交流電源の零電圧付近で
   発光を停止する発光素子を有する２次側回路と、前記発
   光素子と光結合した受光素子により、この受光素子の非
   導通期間に発生する信号を電源同期信号とする電源同期
   信号発生回路と、この電源同期信号を波形整形したもの
   を微分する微分回路と、この微分回路の出力をリセット
   信号とする積分回路と、この積分回路の出力と制御入力
   電圧を比較する比較回路と、この比較回路の出力によっ
   て前記２次側回路のトリガ回路を駆動する制御出力回路
   を有する１次側回路とを具備することを特徴とする位相
   制御型ソリッドステートリレー。