JPH0227831B2 - PURINTOHAISENBAN - Google Patents
PURINTOHAISENBANInfo
- Publication number
- JPH0227831B2 JPH0227831B2 JP8510484A JP8510484A JPH0227831B2 JP H0227831 B2 JPH0227831 B2 JP H0227831B2 JP 8510484 A JP8510484 A JP 8510484A JP 8510484 A JP8510484 A JP 8510484A JP H0227831 B2 JPH0227831 B2 JP H0227831B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- marking
- component
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000006071 cream Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 101150001783 fic1 gene Proteins 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010019 resist printing Methods 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はプリント配線板に関し、特にサーフエ
イスマウント型の電子部品を搭載するプリント配
線板に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a printed wiring board, and more particularly to a printed wiring board on which surf-ace mount type electronic components are mounted.
従来の技術
フラツトパツクIC(FIC)のようなサーフエイ
スマウント型の電子部品をプリント配線板
(PWB)に実装するには、自動部品搭載機により
部品をPWB上の所定の取付位置に搭載し、次い
で自動ハンダ付装置により部品のリードをランド
に平面付けでハンダ接合する。Conventional technology To mount surf-ace-mount electronic components such as flat pack ICs (FICs) on printed wiring boards (PWBs), the components are mounted on predetermined mounting positions on the PWB using an automatic component mounting machine, and then Solder the leads of the component to the land flatly using an automatic soldering device.
PWBの端部には位置決め用のガイド穴が設け
られ、そのガイド穴に搭載機の位置決めピンが挿
入する。各部品の取付位置はガイド穴の位置を基
準としてプログラムにデータ入力され、搭載機は
プログラム上の位置に部品を載置する。 A guide hole for positioning is provided at the end of the PWB, and the positioning pin of the mounting machine is inserted into the guide hole. The installation position of each part is input into the program based on the position of the guide hole, and the loading machine places the part at the position specified in the program.
しかしながら、部品を搭載すべきところのラン
ドパターンが実際にはプログラム上の位置から多
少ずれる。これは、主としてPWBの製造工程に
おいてレジストパターンを形成するためのフイル
ムマスクの位置ズレに起因し、各PWB毎に異な
つている。一方この種の電子部品、特にFICは実
装密度を高めるため端子またはリード間隔が狭
く、そのようなランド位置の誤差が大きいと、搭
載された部品の各リードは対応ランドから外れた
位置に乗り、ハンダ付けが不完全になつたり、リ
ード間を走るプリント配線や隣接するランドと接
合したりする。 However, the land pattern where components are to be mounted actually deviates somewhat from the programmed position. This is mainly due to misalignment of a film mask for forming a resist pattern in the PWB manufacturing process, and differs for each PWB. On the other hand, this type of electronic component, especially FIC, has narrow terminal or lead spacing in order to increase mounting density, and if there is a large error in land position, each lead of the mounted component will be positioned away from the corresponding land. The soldering may be incomplete, or it may bond to printed wiring running between leads or adjacent lands.
発明が解決しようとする問題点
上述したようなランドの位置ズレに対処するた
め、部品の搭載に先立つてランドパターンをテレ
ビカメラで観て画像処理によりプログラム位置と
の誤差を算出し、搭載位置のオフセツト値を求め
ることが考えられるが、しかし通常搭載または部
品ランドにはクリームハンダが塗布されるため、
画像認識が難しい。Problems to be Solved by the Invention In order to deal with the positional deviation of the land as described above, the land pattern is viewed with a television camera prior to mounting the component, and the error from the programmed position is calculated by image processing, and the mounting position is determined. It is possible to calculate the offset value, but since cream solder is usually applied to mounting or component lands,
Image recognition is difficult.
問題点を解決するための手段
本発明は、上記問題点を解決するため、プリン
ト配線板のランドパターンまたは一組の部品ラン
ドに対して所定の位置にクリームハンダを塗るこ
とのない特別なマーキングランドを設け、このマ
ーキングランド位置を電子部品の搭載に先立つ画
像処理によつて検出することにより搭載基準位置
(例えばPWB位置決め穴)に対するランドパター
ンの位置の誤差を補正するためのオフセツト値を
与えるようにする。Means for Solving the Problems In order to solve the above problems, the present invention provides a special marking land that does not require applying cream solder to a predetermined position on a land pattern of a printed wiring board or a set of component lands. By detecting this marking land position through image processing prior to mounting the electronic component, an offset value is provided to correct the positional error of the land pattern relative to the mounting reference position (for example, PWB positioning hole). do.
実施例
第1図には本発明の一実施例によるマーキング
ランドのFIC1、およびこれを搭載すべきところ
の一組の部品ランドまたはランドパターン2に対
する相対的位置関係を示す。第1図においてマー
キングランドは点A,Bの位置にそれぞれ設けら
れる。一方のマーキングランド位置Aは、第1リ
ード列1a〜1eの各先端を通る直線l上にあつ
て第1リード1aの中心線mから所定の距離k
(例えば5mm)だけ離れたところにある。他方の
マーキングランド位置Bは、直線l上にあつて第
1リード列の後端リード1eの中心線nから距離
kだけ離れた点cで垂線pを立て、この垂線pが
反対のリード列の各リード端を通る直線gとと交
わるところにある。このようにマーキングランド
の位置を規準化することは画像処理上便利であ
る。また各部品ランド2a〜2nはそれぞれ対応
するリード1a〜1nの真下になるよう設定され
る。したがつて理解されるように、マーキングラ
ンドA,Bの位置は部品ランドパターン2に対し
ても所定の位置関係になる。Embodiment FIG. 1 shows the relative positional relationship of a marking land according to an embodiment of the present invention with respect to an FIC 1 and a set of component lands or land patterns 2 on which it is to be mounted. In FIG. 1, marking lands are provided at points A and B, respectively. One marking land position A is located on a straight line l passing through the tips of each of the first lead rows 1a to 1e and at a predetermined distance k from the center line m of the first lead 1a.
(for example, 5 mm) apart. For the other marking land position B, a perpendicular line p is drawn at a point c on the straight line l that is a distance k away from the center line n of the rear end lead 1e of the first lead row. It is located at the point where it intersects with the straight line g passing through each lead end. Standardizing the position of the marking land in this way is convenient for image processing. Further, each component land 2a to 2n is set to be directly below the corresponding lead 1a to 1n, respectively. Therefore, as can be understood, the positions of the marking lands A and B also have a predetermined positional relationship with respect to the component land pattern 2.
第2図にはマーキングランドの形状と寸法の一
例を示す。本発明によるマーキングランドは部品
搭載に先立ちテレビカメラを用いて画像認識され
るものであるが、その際一般の部品ランドやプリ
ント配線あるいはスルーホール等と誤認されては
ならない。この実施例においてマーキングランド
3は正方形に形成され、これは中心位置A,Bを
割り出す上でも有利である。さらにマーキングラ
ンド3の周囲にはいかなる導体も設けないパター
ンおよび印刷禁止区域4が設定される。マーキン
グランド3の寸法Sは、大きすぎるとカメラの視
角が拡がつて像がゆがみ、小さすぎるとエツチン
グ精度が下がつたり中心位置A,Bの割り出しが
難しくなるため、適当な値、例えば1.5mmに選ば
れる。また禁止区域4の寸法Tは例えば2.5mmに
選ばれる。 FIG. 2 shows an example of the shape and dimensions of the marking land. The marking land according to the present invention is image-recognized using a television camera prior to component mounting, but at that time, it must not be mistaken for a general component land, printed wiring, through hole, or the like. In this embodiment, the marking land 3 is formed square, which is also advantageous in determining the center positions A, B. Further, around the marking land 3, a pattern in which no conductor is provided and a printing prohibited area 4 are set. The dimension S of the marking land 3 should be set to an appropriate value, for example 1.5, because if it is too large, the viewing angle of the camera will expand and the image will be distorted, and if it is too small, the etching accuracy will decrease and it will be difficult to determine the center positions A and B. Selected as mm. Further, the dimension T of the prohibited area 4 is selected to be 2.5 mm, for example.
マーキングランドは、PWBの製造工程におい
て部品ランドや他のプリント配線と同時に形成さ
れる。すなわち、NC加工により予め位置決め穴
またはガイド穴を形成してなるガラスエポキシ等
の基材の上に銅箔またはその他の金属箔を張り、
その上にマーキングランドパターンを含むレジス
ト印刷パターンを形成し、次いでエツチング処理
を施すことにより本発明によるPWBをつくつて
よい。この際マスクフイルムの位置ズレ等により
部品ランドパターンに誤差が生じると、その付近
にあるところの対応マーキングランドにも同じよ
うな誤差が生じる。 Marking lands are formed simultaneously with component lands and other printed wiring in the PWB manufacturing process. In other words, copper foil or other metal foil is placed on a base material such as glass epoxy that has positioning holes or guide holes formed in advance by NC processing.
A PWB according to the present invention may be produced by forming a resist printing pattern including a marking land pattern thereon and then performing an etching process. At this time, if an error occurs in the component land pattern due to misalignment of the mask film, a similar error occurs in the corresponding marking land in the vicinity.
そうして得られたPWBにFIC等のサーフエイ
スマウント型電子部品を搭載する場合、部品ラン
ドにはクリームハンダが塗布されるが、マーキン
グランドには塗布されない。搭載機には小型のテ
レビカメラが取付けられ、部品を所定の取付位置
またはランド位置に搭載するに先立ち、普通の画
像処理技術によりマーキングランドの位置A,B
が検出または割り出されてガイド穴位置5(第1
図)に対する部品ランドパターン位置の誤差を補
正するためのオフセツト値が求められる。搭載機
がプログラム位置とオフセツト値とから得られる
補正搭載位置に部品を載置すると、第1図のよう
に各リードは対応部品ランドのほぼ真上に乗る。 When mounting surf ace mount type electronic components such as FIC on the PWB obtained in this way, cream solder is applied to the component lands, but not to the marking lands. A small television camera is attached to the loading machine, and before loading the parts into the predetermined mounting position or land position, the marking land positions A and B are determined using ordinary image processing technology.
is detected or determined and guide hole position 5 (first
An offset value for correcting the error in the position of the component land pattern with respect to the position shown in FIG. When the mounting machine places the component at the corrected mounting position obtained from the programmed position and the offset value, each lead will ride almost directly above the corresponding component land as shown in FIG.
以上本発明の好適な実施例を述べたが、本発明
の技術的思想の範囲内で種々の変形、変更が可能
であり、例えばマーキングランドを1つまたは3
つ以上設けてもよく、あるいは部品ランドの内側
に設けることも可能であり、PWBあるいは搭載
部品の型に応じてマーキングランドの配置位置規
準を種々変更できる。またマーキングランドの形
状および寸法はテレビカメラの解像度や画像処理
条件等に応じて種々変更してよい。 Although the preferred embodiments of the present invention have been described above, various modifications and changes are possible within the scope of the technical idea of the present invention. For example, the number of marking lands may be one or three.
Two or more marking lands may be provided, or they may be provided inside the component land, and the criteria for the placement position of the marking land can be changed in various ways depending on the type of PWB or mounted component. Further, the shape and dimensions of the marking land may be variously changed depending on the resolution of the television camera, image processing conditions, etc.
発明の効果
上述したように、本発明によれば、FIC等のサ
ーフエイスマウント型電子部品を実装するプリン
ト配線板において、部品ランドに対する相対的位
置の誤差が少なく、かつクリームハンダの塗布さ
れないマーキングランドにより、部品ランド位置
の誤差を補正するための画像処理の精度を高くし
て正確な部品取り付けを可能とする。Effects of the Invention As described above, according to the present invention, in a printed wiring board on which surface-mounted electronic components such as FICs are mounted, there is a marking land that has little error in relative position to the component land and is not coated with cream solder. This increases the accuracy of image processing for correcting errors in component land positions and enables accurate component mounting.
第1図は本発明の一実施例によるマーキングラ
ンドの配置位置を示す図、および、第2図はマー
キングランドの形状および寸法の一例を示す図で
ある。
1……フラツトパツクIC(FIC)、1a〜1n…
…リード、2a〜2n……部品ランド、A,B…
…マーキングランド位置、3……マーキングラン
ド、4……パターンおよび印刷禁止区域、5……
ガイド穴位置。
FIG. 1 is a diagram showing the arrangement position of a marking land according to an embodiment of the present invention, and FIG. 2 is a diagram showing an example of the shape and dimensions of the marking land. 1... Flat pack IC (FIC), 1a to 1n...
...Lead, 2a-2n...Parts land, A, B...
...Marking land position, 3...Marking land, 4...Pattern and printing prohibited area, 5...
Guide hole position.
Claims (1)
品搭載機により搭載すべきところの一組の部品ラ
ンドに対して所定の位置に、前記電子部品の搭載
に先立つ画像処理によつて前記位置を検出される
ことにより搭載基準位置に対する前記一組のラン
ドの位置の誤差を補正するためのオフセツト値を
与えるマーキングランドを設けるプリント配線
板。 2 前記搭載基準位置は前記自動部品搭載機に対
するプリント配線板位置決め穴の位置である特許
請求の範囲第1項に記載のプリント配線板。 3 前記マーキングランドを四角形に形成し、そ
の周囲の所定区域にいかなる導体も設けない禁止
区域とする特許請求の範囲第1項に記載のプリン
ト配線板。 4 前記マーキングランドを異なる所定の位置に
複数個設ける特許請求の範囲第1項または第3項
のいずれかに記載のプリント配線板。[Scope of Claims] 1. A surf-ace mount type electronic component is placed at a predetermined position on a set of component lands on which an automatic component mounting machine is to be mounted, by image processing prior to mounting the electronic component. A printed wiring board provided with a marking land that provides an offset value for correcting an error in the position of the set of lands with respect to a mounting reference position by detecting the position. 2. The printed wiring board according to claim 1, wherein the mounting reference position is a position of a printed wiring board positioning hole with respect to the automatic component mounting machine. 3. The printed wiring board according to claim 1, wherein the marking land is formed into a rectangular shape, and a predetermined area around the marking land is a prohibited area where no conductor is provided. 4. The printed wiring board according to claim 1 or 3, wherein a plurality of the marking lands are provided at different predetermined positions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8510484A JPH0227831B2 (en) | 1984-04-28 | 1984-04-28 | PURINTOHAISENBAN |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8510484A JPH0227831B2 (en) | 1984-04-28 | 1984-04-28 | PURINTOHAISENBAN |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60231383A JPS60231383A (en) | 1985-11-16 |
| JPH0227831B2 true JPH0227831B2 (en) | 1990-06-20 |
Family
ID=13849302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8510484A Expired - Lifetime JPH0227831B2 (en) | 1984-04-28 | 1984-04-28 | PURINTOHAISENBAN |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227831B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012507154A (en) * | 2008-10-30 | 2012-03-22 | アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト | Method for incorporating electronic components into a printed circuit board |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164291A (en) * | 1986-12-25 | 1988-07-07 | キヤノン株式会社 | flexible printed wiring board |
-
1984
- 1984-04-28 JP JP8510484A patent/JPH0227831B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012507154A (en) * | 2008-10-30 | 2012-03-22 | アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト | Method for incorporating electronic components into a printed circuit board |
| US8914974B2 (en) | 2008-10-30 | 2014-12-23 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Method for integrating an electronic component into a printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60231383A (en) | 1985-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6467162B2 (en) | Method for mounting devices on a printed circuit board despite misalignment of resist | |
| JP3128891B2 (en) | Component mounting method and component mounting device | |
| JP3264395B2 (en) | Surface component mounting apparatus and surface component mounting method | |
| US20060186182A1 (en) | Cream solder printing metal mask with positioning function and its positioning method | |
| JPS60231383A (en) | Printed circuit board | |
| JPH0976454A (en) | Electronic component mounting method | |
| JPH02122590A (en) | Parts positioning device | |
| JP2553786B2 (en) | Circuit board recognition mark placement method | |
| JPH04340799A (en) | Printed board and position corrector thereof | |
| JPH0738519B2 (en) | Electronic component mounting method | |
| JPH11307890A (en) | Printed wiring board | |
| JPS60140407A (en) | Mounting positioning system of chip component | |
| JPH06334281A (en) | Printed wiring board | |
| JPH0349418Y2 (en) | ||
| JPH0514541Y2 (en) | ||
| JPH06326446A (en) | Board and manufacture thereof | |
| JPH05206593A (en) | Printed board | |
| JP2003332794A (en) | Circuit component having positional mark and mounting method | |
| JPS6119200A (en) | Position recognizing system | |
| JPH05145215A (en) | Formation of parts-positioning mark for printed wiring board | |
| JPH1117292A (en) | Printed circuit board and component mounter for mounting components on this board | |
| JPH0625981Y2 (en) | Ceramic substrate | |
| JPS587654Y2 (en) | printed wiring board | |
| EP1718138A2 (en) | Technique for compensating for substrate shrinkage during manufacture of an electronic assembly | |
| JPH05335706A (en) | Printed circuit substrate with part position recognizing mark |