JPH02279100A - メモリーカートリッジ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はメモリカートリッジに関し、特に、音源信号
を切り換えて左右出力とする擬似ステレオ音発生装置を
有するテレビゲーム機や携帯用液晶ゲーム機などのビデ
オゲーム機に着脱自在に装着されるメモリカートリッジ
に関する。

〔従来技術〕

従来、この種のビデオゲーム機では、その効果音を発生
するために、ディジタル的に記憶した音声信号をモノラ
ル音として発生していたが、ステレオ音を発生するもの
はなかった。

〔発明が解決しようとする課題〕

上述の従来技術を応用して、メモリに左右の音声データ
をディジタル的に記憶しておき、音声合成の手法によっ
てステレオ音を発生することは、コンピュータ技術を使
えば可能である。しかしながら、この場合には、モノラ
ル音を発生する場合に比べて、メモリ容量がほぼ２倍に
増大し、しかも左右別々の音声合成回路（音源）が必要
となるので、回路構成が複雑となり高価となる。

なお、擬似的なステレオ音を発生するものとして、実開
昭５８−６６８００号公報があるが、これはＡＭチュー
ナの受信信号から擬似的なステレオ音を発生するもので
あり、ビデオゲーム機の効果音の発生のためには利用で
きない。

それゆえに、この発明の主たる目的は、簡単な回路で擬
似的にステレオ音を発生することができる擬似ステレオ
音発生装置を備えるゲーム機に用いる、新規なメモリカ
ートリッジを提供することである。

〔課題を解決するための手段〕

この発明は、メモリカートリッジから与えられるデータ
に従って音源信号を発生する音源信号発生手段、および
その入力端子が音源信号発生手段の出力に接続されかつ
その出力端子が第１および第２の音声信号出力部に接続
され、スイッチング動作によって音源信号発生手段の出
力を選択的に第１または第２の音声信号出力部に出力す
るスイッチング手段を備えるゲーム機本体に着脱自在に
装着されるメモリカートリッジであって、一連の音楽を
表すように音長、音程および左右に相関するデータを予
め記憶しておくための第１の記憶手段、および第１の記
憶手段から前記データを所定のタイ・ミンクで読み取る
ためのプログラムを記憶しておくための第２の記憶手段
を備え、読み取ったデータに従って前記ゲーム機本体に
前記音長相関データ、音程相関データおよび左右データ
を設定する、メモリカートリッジである。

〔作用〕

ゲーム機においては、音源信号発生手段によって発生さ
れた音源信号がスイッチング動作によって選択的に第１
または第２の音声信号出力部に出力され、それによって
、擬似的にステレオ音を生じるようにされている。第１
の記憶手段には、たとえば楽譜テーブルによって、一連
の音楽を表すように音長相関データ、音程相関データお
よび左右データを予め記憶しておく、そして、第２の記
憶手段のプログラムの進行に従ってその楽譜テーブルか
ら音長相関データ、音程相関データおよび左右データを
所定のタイミングで読み取る。読み取った音程相関デー
タに従って音源信号発生手段からの音程が決定され、音
長相関データに従ってその音程の持続時間が設定される
。左右データに従って、上述のスイッチング手段におけ
る右出力または左出力のスイッチング動作が行われる。

このようにして、一連の音楽が擬似ステレオ音として発
生される。

〔発明の効果〕

この発明によれば、メモリカートリッジに左右データを
記憶させ、その左右データに従うて右出力または左出力
を選択するようにしているので、擬似ステレオ音楽が容
易に発生できる。

この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。

〔実施例〕

第２図はこの発明が適用され得る携帯用液晶ゲーム装置
の一例を示す斜視図である。この携帯用液晶ゲーム装置
（以下、単に「ゲーム装置」という）１０は本体１２を
含み、その本体１２の上面には、ドツトマトリクス方式
に従って表示セグメントがドツト配列されたＬＣＤパネ
ル１４が設けられる。

この本体１２の裏面上部には、図示しない挿入口が設け
られ、その挿入口には、第２図において２点鎖線で示す
ようにメモリカートリッジ１６が着脱自在に装着される
。そして、このメモリカートリッジ１６のプログラムＲ
ＯＭ（図示せず）には、後に詳細に説明するように、ゲ
ームプログラムデータが記憶されるとともに、擬似ステ
レオ音を発生するための音長データ、音程データおよび
左右データが記憶されている。したがって、メモリカー
トリッジ１６がゲーム装置１０に装着されると、ゲーム
プログラムが実行され、ＬＣＤパネル１４上にゲームの
ための画像が表示されるとともに、そのゲームのための
音楽が擬似ステレオ音として発生される。

そして、本体■２の上面にはそのようにしてｌ、ＣＤパ
ネル１４に表示されたゲームキャラクタを移動させると
きなどに操作する十字キースイッチ１８が設けられる。

この十字キーは４つの方向指示部を有し、そのいずれか
を押して、ゲームキャラクタを上または下もしくは左ま
たは右に動かすことができる。

第３図を参照して、上述のメモリカートリッジ１６は、
３２ビンコネクタ２０によって、ケース１２内に内蔵さ
れたＣＰＵ２２に接続される。ＣＰＵ２２は、ＣＰＵコ
ア２４を含み、このＣＰＵコア２４がそれぞれのバス２
６ａ、２６ｂおよび２６ｃによって３２ビンコネクタ２
０に接続される。したがって、メモリカートリッジ１６
が装着されたとき、ＣＰＵコア２４とメモリカートリッ
ジ１６とが接続される。

ＣＰＵコア２４には、さらに、ポート２７を介して第１
図に示す十字キースイッチ１８などのキーマトリクスが
接続される。そして、ＣＰＵコア２４に関連して、内部
ＲＡＭ２Ｂおよび内部ＲＯＭ３０が設けられ、内部ＲＯ
Ｍ３０はメモリ切換回路３２によって第１のメモリ空間
が選択されているときのみ、ＣＰＵコア２４によってア
クセスされる。

ＣＰＵコア２４は、ＤＭＡコントローラ３４の制御の下
で、ラインバッファ３６を介して、ＬＣＤコントローラ
３８に表示データを出力する。そして、ＬＣＤコントロ
ーラ３８は、ＬＣＤ表示ＲＡＭインタフェース４０を介
して、表示ＲＡＭ４２に接続される。表示ＲＡＭ４２は
、図示しないが、キャラクタＲＡＭおよびＶＲＡＭを含
む。したがって、ＬＣＤコントローラ３８は、ＣＰＵコ
ア２４から出力された表示データを表示ＲＡＭ４２から
のＬＣＤドライブ信号に変換する。すなわち、ＣＰＵコ
ア２４からの表示データがキャラクタＲＡＭおよびＶＲ
ＡＭのアドレスを指定し、キャラクタＲＡ　ＭおよびＶ
ＲＡＭからは、キャラクタ信号およびオブジェクト（背
景）信号が出力され、それぞれの信号がＬＣＤコントロ
ーラ３８によって合成されてＬＣＤドライブ信号となる
。

そして、このＬＣＤドライブ信号は、ＬＣＤドライブ信
号バッファ４４を介して、ＬＣＤコモンドライバ４６お
よびＬＣＤセグメントドライバ４８に与えられる。した
がって、ＬＣＤコモンドライバ４６およびＬＣＤセグメ
ントドライバ４８によって、ＣＰＵコア２４からの表示
データに従った画像がＬＣＤパネル１４上に表示される
。

なお、輝度ボリューム５０が設けられ、この輝度ボリュ
ーム５０はＬＣＤバッファアンプ５２に接続され、した
がって輝度ボリューム５０を操作することによって、Ｌ
ＣＤパネル１４上の輝度を調整することができる。

また、メモリ切換回路３２によって、詳細は省略するが
、ＣＰＵコア２４からのアドレスデータが“０ＯＦＦＨ
”（ただし、最下位の“°Ｈ″は１６進表示であること
を示す）までならば、第４図において右上がりの斜線で
示す第１のメモリ空間を選択し、アドレスデータが“０
１００Ｈ”以降のとき、アドレスデータが“”７ＦＦＦ
Ｈ’“を超えるまで、第４図において右下がりの斜線で
示す第２のメモリ空間を選択する。したがって、このメ
モリ切換回路３２によってＣＰＵコア２４のアクセス可
能なメモリを切り換えた前後においては、第４図におい
て斜線で示すようなメモリ構成となる。すなわち、第２
のメモリ空間が選択されているとき、メモリカートリッ
ジ１６のアドレス“°０１００Ｈ″〜”　７　Ｆ　Ｆ　
Ｆ　Ｈ”までに記憶されているプログラムが実行可能と
なる。

なお、キャラクタＲＡＭ、ＶＲＡＭ、後述のそれぞれが
８ビツトのＮＲ５０〜ＮＲ５２およびＮＲ５０〜ＮＲ５
２などを含む各種レジスタ、内部ＲＡＭについては、メ
モリ切換回路３２は作用しないので、常時、ＣＰＵコア
２４によってアクセス可能である。

前述のＣＰＵコア２４には、発振回路２４ａが接続され
、この発振回路２４ａの出力を受けて、サウンド回路５
４１，５４２，５４３および５４４によってそれぞれ種
類の異なる音源信号を作成する。なお、このようなサウ
ンド回路５４１〜５４４としては、たとえば第５図図示
の回路が利用され得る。

第５図にはサウンド回路５４１が他のサウンド回路５４
２〜５４４を代表して詳細に図示されるが、他のサウン
ド回路５４２〜５４４においてはレジスタ番号“”ｉ”
（ＮＲ５０〜ＮＲ５２）が異なるだけであるので、ここ
ではサウンド回路５４１のみを説明して他の説明は省略
する。

前述の発振回路２４からの基本クロックｆがｌ／４分周
器７４によって１／４分周されたのちアンドゲート７６
の一方入力に与えられる。イニシャルレジスタ７８とし
てはレジスタＮＲ１４の最上位ビットＤ７が用いられ、
このイニシャルレジスタ７８が１”として設定されたと
き、Ｒ−Ｓフリップフロップ８０がセットされ、アンド
ゲート８０を介して、１／４分周器７４の出力が周波数
カウンタ８２に与えられる。

周波数カウンタ８２はプログラマブル分周器として構成
され、その分周比は周波数設定レジスタ８４によって設
定される。周波数設定レジスタとしては、レジスタＮＲ
１３の全ビットＤｏ−Ｄ７とおよびＮＲ１４の下位３ビ
ットＤｏ−Ｄ２との計１１ビットが用いられる。このよ
うにして、周波数カウンタ８２に周波数データすなわち
音程相関データが設定される。

レジスタＮＲＩＩの上位２ビツトであるデユーティ比設
定レジスタ８６にデユーティ比たとえば１２．５％、２
５％、５０％または７５％を選択するデーダ°００〜１
１゛が設定される。デユーティ、比設定レジスタ８６に
設定されたデユーティ比に従って、デユーティ回路８８
が、入力された周波数カウンタ８２の出力のデユーティ
比を変更する。それによって、周波数カウンタ８２から
出力されるその音程の音色が変化される。このデユーテ
ィ回路８８の出力がアンドゲート９０の一方入力に与え
られる。

さらに、発振回路２４ａからの長さクロック（２５６Ｈ
ｚ）が、長さ設定レジスタ９２によって設定される長さ
カウンタ９４に与えられる。長さ設定レジスタ９２とし
ては、レジスタＮＲＩＩの下位６ビツトＤＯ〜Ｄ５が利
用される。そして、長さカウンタ９４は、長さクロック
を長さ設定レジスタ９２に設定された値だけカウントす
る間“１゛°を出力し、その出力がアンドゲート６０の
一方入力に与えられる。その結果、Ｄ／Ａコンバータ９
６は、長さカウンタ９４で設定した時間長さの間、デユ
ーティ回路８８の出力を受ける。したがって、長さ設定
レジスタ９２および長さカウンタ９４によって、１つの
音符または休符の長さ（１６分、８分、４分、２分、・
・・）すなわち音長が設定される。

エンベロープステップＮレジスタ９８としてはレジスタ
ＮＲ１２の下位３ビツトＤＯ〜Ｄ２が利用され、そこに
は、発生されるサウンド出力の振幅を漸減または漸増す
る際の最小単位時間である１／６４秒を１ステツプとす
るステップの数Ｎが設定される。設定されたステップ数
Ｎは、発振回路２４ａからのエンベロープクロツタ（６
４Ｈｚ）を受ける１／Ｎ分周器１００に設定される。し
たがって、１／Ｎ分周器１００は設定されたステップ数
Ｎだけクロックをカウントする時間“１”を出力する。

すなわち、１／Ｎ分周器１００によって、振幅を漸減ま
たは漸増させるタイミング毎に、エンベロープカウンタ
１０２にカウント入力を与える。

エンベロープカウンタ１０２には、レジスタＮＲ１２の
上位５ビツトであるエンベロープ初期値レジスタ１０４
によって、エンベロープの初期値が設定される。したが
って、エンベロープカウンタ１０２は、１７Ｎ分周器１
００からのカウント入力が与えられる都度、設定された
初期値からインクリメントされる。そのカウント結果が
Ｄ／Ａコンバータ９６に与えられる。なお、アップ／ダ
ウンレジスタ１０６（これはレジスタＮＲ１２の第４ビ
ツトＤ３である）によってＤ／Ａコンバータ９６におい
て漸増させるのかまたは漸減させるのかが区別される。

Ｄ／Ａコンバータ９６では、デユーティ回路８８から出
力されるパルス列をエンベロープカウンタ１０２のカウ
ント値に依存する大きさの振幅を有するアナログサウン
ド出力として出力する。このサウンド出力がこのサウン
ド回路５４１の出力となる。

なお、デコーダ１０８はエンベロープ初期値レジスタ１
０４のデータとアップ／ダウンレジスタ１０６のデータ
とを受け、エンベロープ初期値がゼロでかつダウン方向
が指示されているとき、デコード出力をＲＳフリップフ
ロップ８０のリセット入力として与えるとともに、Ｄ／
Ａコンバータ９６の不能動化信号として与える。そのた
め、この状態では、このサウンド回路５４１の動作が停
止される。

同様にして、他のサウンド回路５４２〜５４４からもサ
ウンド出力が得られる。

サウンド回路５４１〜５４４から出力されるそれぞれの
音源信号は、サウンドコントロール回路５日によって処
理され、擬似的にステレオ音となった２つの音声信号と
して出力される。サウンドコントロール回路５日から出
力される２つの音声信号は、サウンドアンプ６０によっ
て増幅された後、スピーカ６２に与えられ、もしくはヘ
ッドホーン６４に与えられる。なお、サウンドアンプ６
０に関連して、音量調整ボリューム６６が設けられる。

第１図を参照して、サウンドコントロール回路５８が詳
細に図示される。サウンドコントロール回路５日は、サ
ウンド回路５４１，５４２，５４３．５４４のそれぞれ
の出力すなわち音源信号を受けるそれぞれ１対のアナロ
グスイッチ６８１Ｌおよび６８１Ｒ，６Ｂ２Ｌおよ、び
６Ｂ２Ｒ，６８３Ｌおよび６８３Ｒ，６８４Ｌおよび６
８４Ｒのそれぞれの入力端子に与えられる。アナログス
イッチ６８１Ｌ、６Ｂ２Ｌ、６８３Ｌおよび６８４Ｌの
出力端子は電子ボリューム７２Ｌの入力に共通接続され
、他方のアナログスイッチ６８１Ｒ。

６Ｂ２Ｒ，６８３Ｒおよび６８４Ｒの出力端子は電子ボ
リューム７２Ｒの入力に共通接続される。

そして、電子ボリューム？２Ｌおよび７２Ｈのそれぞれ
の出力すなわち音声信号は、サウンドアンプ６０に含ま
れる２つのアンプ６０Ｌおよび６０Ｒによってそれぞれ
増幅された後、第１および第２の音声出力Ｓ０１および
ＳＯ２として出力される。この実施例では、アンプ６０
Ｌからの出力が左信号として、アンプ６０Ｒからの信号
が右信号としてそれぞれ利用される。

サウンド回路５４１〜５４４のオンまたはオフを制御す
るために、ＣＰＵコア２４に含まれるレジスタＮＲ５２
が用いられる。このレジスタＮＲ５２は８ビツトレジス
タであり、最上位ビットＤ７に“１゛°が設定されると
サウンド回路５４１〜５４４がすべて動作状態となり、
“０”が設定されるとすべて停止状態となる。そして、
下位４ビツトＤＯ〜Ｄ３がサウンド回路オンフラグとし
て利用され、サウンド回路５４１〜５４４がオンしてい
るとき、該当のビットにｌ″が書き込まれる。

アナログスイッチ６８１Ｌ〜６８４Ｒは、ＣＰＵコア２
４に含まれるレジスタＮＲ５１によって制御される。こ
のレジスタＮＲ５１も８ビツトレジスタであり、下位４
ビットＤＯ，ＤＩ、Ｄ２およびＤ３に“１゛°を設定し
たとき、アナログスイッチ６８１Ｌ、６８２Ｌ、６８３
Ｌおよび６８４Ｌがオンされ、上位４ビットＤ４．Ｄ５
．Ｄ６およびＤ７に“１゛を設定したとき、アナログス
イッチ６８１Ｒ，６８２Ｒ，６８３Ｒおよび６８４Ｒが
それぞれオンされる。ビットＤｏ−Ｄ７のいずれかに“
０°“が設定されると、その対応のアナログスイッチは
オフされ、このときにはサウンド回路５４１〜５４４か
らの音源信号は電子ボリューム７２Ｌまたは７２Ｒに与
えられない。

ＣＰＵコア２４に設けられたレジスタＮＲ５０の２ビツ
トｐ３およびＤ７がアナログスイッチ７０Ｌおよび７０
Ｒのオンまたはオフの制御のために利用される。アナロ
グスイッチ７０Ｌおよび７０Ｒは外部からの音源信号Ｖ
ＩＮを電子ボリューム７２Ｌまたは７２Ｒに与えるもの
である。たとえば、サウンド回路５４１〜５４４とは別
に外部に音源回路を設けた場合、その音源信号がＶＩＮ
として入力され、アナログスイッチ’７０Ｌまたは７０
Ｒによってオンまたはオフされる。

レジスタＮＲ５０の下位３ビットＤｏ−０２によって、
電子ボリューム７２Ｌの出力レベルをコントロールする
。すなわち、この３ビツトに“０００〜１１１”を設定
することにより、電子ボリューム７２Ｌの出力レベルを
最小から最大までコントロールする。また、レジスタＮ
Ｒ５０の別の３ビツトＤ４〜Ｄ６に“０００〜１１１”
を設定することにより、電子ボリューム７２Ｈの出力レ
ベルを最小から最大までコントロールする。

これらのレジスタＮＲ５０，ＮＲ５１およびＮＲ５２に
、メモリカートリッジ１６の第４図で示すアドレス“０
１００Ｈ〜７ＦＦＦＨ”に予め記憶されている後述のプ
ログラムデータに従って適宜のレジスタの適宜のビット
に“′ｌ°゛または“′０°゛を設定しあるいは書き込
むことによって、アナログスイッチ６８１Ｌ〜６８４Ｒ
等の上述の制御が行われる。

成る実施例では、サウンド回路５４１がメロデイ音源と
して、サウンド回路５４２〜５４４がそれぞれリズム音
源として利用される。第６図に示す４小節についてみる
と、メロディはこの４小節は左右同じメロディを出力す
るように、この期間中アナログスイッチ６８１Ｌおよび
６８１Ｒはともにオン状態とされる。したがって、レジ
スタＮＲ５１のピッＩ−ＤｏおよびＤ４にともに“１°
′が設定されればよい。

サウンド回路５４２で発生される第１のリズム音源につ
いてみると、第１小節では音声出力ｓ。

１が出力され、音声出力Ｓ０２が出力されない。

したがって、この第１小節では、後述のようにレジスタ
ＮＲ５１のビットＤ１に“１°゛、ビットＤ５に°０′
°がそれぞれ設定され、アナログスイッチ６８２Ｌがオ
ン、アナログスイッチ６８２Ｒがオフされる。第２小節
では、レジスタＮＲ５１（７）ビットＤＩおよびＤ５に
ともに°“ｌ”が設定され２つのアナログスイッチ６８
２Ｌおよび６８２Ｒがともにオンされ。したがって、音
声出力ｓ。

ｌおよび３０２がともに出力される。第３小節では、第
１小節とは逆に、レジスタＮＲ５１のビットＤ１に“０
゛°が、ビットＤ５に“°１゛がそれぞれ書き込まれる
ので、アナログスイッチ６８２Ｌがオフ、６８２Ｒがオ
ンされ、音声出力ＳＯ１が出力されず、音声出力ＳＯ２
が出力される。以下同様である。

サウンド回路５４３で発生される第２のリズム音源につ
いてみると、第１小節では、レジスタＮＲ５１のビット
Ｄ２に“１“が、ピッＩ−Ｄ６に０°”がそれぞれ設定
されるため、アナログスイッチ６８３Ｌがオンされ、ア
ナログスイッチ６８３Ｒがオフされ、したがって音声出
力ＳＱＬが出力され、音声出力ＳＯ２は出力されていな
い。第２小節では、逆に、レジスタＮＲ５１のピッ１−
Ｄ２に“０”が、ビットＤ６に°“１　”が書き込まれ
、アナログスイッチ６８３Ｌがオフされ、アナログスイ
ッチ６８３Ｒがオンされしたがって、音声出力ＳＱＬが
出力されず、音声出力５０２が出力される。以下同様で
ある。

サウンド回路５４４によって形成される第３のＪズム音
源についてみると、第１小節では、レジスタＮＲ５１の
ビットＤ３に“ｔ　”が、ビットＤ７に０′”メモリカ
ートリッジそれぞれ書き込まれ、アナログスイッチ６８
４Ｌがオンされ、アナログスイッチ６８４Ｒがオフされ
る。そのため、この第１小節では、音声出力Ｓｏｌが出
力され、音声出力ＳＯ２は出力されない、第２小節では
、逆に、レジスタＮＲ５１のビットＤ３に“０”ビット
Ｄ７に“′ｌ”が設定され、アナログスイッチ６８４Ｌ
がオフされ、アナログスイッチ６８４Ｒがオンされる。

したがって、音声出力Ｓｏｌが出力されず、音声出力Ｓ
０２が出力される。以下同様である。

このようにして、サウンド回路５４１からのメロデイ音
とサウンド回路５４２〜５４４からのリズム音とが、適
宜アナログスイッチ６８１Ｒ〜６８４Ｒによってオンま
たはオフされ、４つの音源信号が合成されて、電子ボリ
ューム７２Ｌおよび７２Ｒに与えられる。その結果、電
子ボリューム７２Ｌおよび７２Ｒによってその出力レベ
ルが個別に制御され、メロディとリズムとが合成された
左右別々の音声出力ＳｏｌおよびＳＯ２がアンプ６０Ｌ
および６０Ｒから出力される。

次に、このような音楽の発生を制御するプログラムにつ
いて説明する。まず、メモリカートリッジ１６のプログ
ラムＲＯＭ　（図示せず）には、以下のような周波数（
音程）データテーブル、音符（音長）データテーブルお
よび左右データテーブルがそれぞれ予め記憶されている
。

周波数データテーブルにおいて、アドレスＦＲＥＱＤ＋
ＯおよびＦＲＥＱＤ＋１にはそれぞれ“００°゛および
“００″が設定され、その２つのアドレスによって、休
符が表される。また、アドレスＦＲＥＱＤ＋２およびＦ
ＲＥＱＤ＋３には、データ“０１°”および“ＡＢ”が
記憶され、それによって音の高さすなわち音程Ｃが表さ
れる。同じようにして、アドレスＦＲＥＱＤ＋４および
ＦＲＥＱＤ＋５に音程Ｃ＃が、そして後続するアドレス
において音程り、Ｄ＃、Ｅ、　　・・・が設定される。

また、音符データテーブルのアドレス０ＮＰＵ＋０には
データ“°０６”が記憶され、それによって、このアド
レス０ＮＰＵ十〇には１６分音符（または休符）に相当
する音長が設定される。同じようにして、後続するアド
レスには、８分音符。

４分音符、２分音符、全音符、付点４分音符、付点２分
音符、・・・　（またはそれらに相当する休符）の音長
が設定される。

さらに、メモリカートリッジ１６のプログラムＲＯＭに
は、以下に示す楽譜データテーブルが予め記憶される。

この楽譜データテーブルは、第６図に示す具体的な音楽
のサウンド２（リズム１）について示すものであるが、
以下の説明から、他のサウンド１．サウンド３およびサ
ウンド４についてもそれぞれ同様の楽譜データテーブル
が予め記憶されていることは容易に理解されるであろう
。なお、以下の楽譜データテーブルにおいて、音符（休
符）番号は、第６図のサウンド２に示した各小節内の音
符または休符の連続番号を示す。

楽譜データテーブルのアドレスＧＡＫＵＦＵ＋０、ＧＡ
ＫＵＦＵ＋１およびＧＡＫＵＦＵ＋２の３つのアドレス
によって、第６図のサウンド２の音符（または休符）番
号１１が示される。すなわち、アドレスＧＡＫＵＦＵ＋
Ｏには、この音符または休符番号１１が４分休符を表す
ので、音符データテーブルのアドレス０ＮＰＵ＋２すな
わち“０２”を設定し、アドレスＣＡＫＵＦＵ＋１は周
波数データテーブルのアドレスＦＲＥＱＤ＋Ｏすなわち
ｏｏ”を設定し、アドレスＧＡＫＵＦＵ＋２には、左右
データテーブルのデータ“０１゛を設定する。同じよう
に、楽譜データテーブルのアドレスＧＡＫＵＦＵ＋３．
ＧＡＫＵＦＵ＋４およびＣＡＫＵＦＵ＋５において、音
符（休符）番号１２のデータが設定される。すなわち、
アドレスＧＡＫＵＦＵ＋３には、音符（休符）番号１２
が４分音符を表すため、音符データテーブルのアドレス
０ＮＰＵ＋２すなわち“０２゛を設定し、アドレスＧＡ
ＫＵＦＵ＋４には、この４分音符の音程が“Ｅ　１１で
あるので、周波数データテーブルのアドレスＦＲＥＱＤ
＋Ａ“ＯＡ″を設定する。

アドレスＧＡＫＵＦＵ＋５には、先のアドレスＧＡＫＵ
ＦＵ＋２と同様に、°“０１”の左右データを設定する
。以下同様にして、連続する３つのアドレスＧＡＫＵＦ
Ｕの最初のアドレスに音符デ−タテ−プルのアドレス０
ＮＰＵを設定し、次のアドレスに周波数データテーブル
のアドレスＦＲＥＱＤを設定し、最後のアドレスに左右
データを設定する。

次に、第７図を参照して、音楽ルーチンについて説明す
る。音楽ルーチンの最初のステップＳ１において、楽譜
データテーブルの先頭アドレスＧＡＫＵＦＵ＋Ｏを設定
するとともに、ＣＰＵコア２４内に形成された音符トレ
ースカウンタＣＵＮＴＭをクリアし、そして第５図に示
す長さカウンタ９４と同じように音符または休符の長さ
をカウントするようにＣＰＵコア２４内に形成されてい
るタイマＴＩＭにデータ“０１”を設定する。なお、タ
イマＴＩＭに初期設定するデータ“０１”は、音楽ルー
チンの最初に設定され、最初の音符または休符のデータ
を読み出すタイミングを決める。

そして、ステップＳ２において、タイマＴＩＭをデクリ
メントし、ステップＳ３においてそのタイマＴＩＭがタ
イムアツプしたかどうかすなわちＴＩＭ＝Ｏになったか
どうかを判断する。そして、ＴＩＭ＝Ｏになるまで、ス
テップＳ２に戻ってタイマＴＩＭのデクリメントが繰り
返される。

最初は、音符トレースカウンタＣＵＮＴＭＯ値ｎとして
“０”が設定される。そして、ステップＳ４において、
その音符トレースカウンタＣＵＮＴＭＯ値ｎに従って、
楽譜データテーブルのアドレスＧＡＫＵＦＵ＋ｎから、
音符データテーブルのアドレスＨ（ＯＮＰＵ＋Ｈ）を読
み出す。

ステップＳ５において、先のステップＳ４におけるデー
タＨが°“Ｆ　Ｆ　”であるかどうかを判断する。すな
わち、このステップＳ５で、音楽ルーチンが終了するの
かどうかを判断する。終了でないなら、ステップＳ６以
降の各ステップが実行され、各音符（または休符）毎に
、音長データ、周波数データおよび左右データがそれぞ
れのレジスタすなわちＣＰＵコア２４に設定される。

ステップＳ６において、音符データテーブルのアドレス
０ＮＰＵ＋Ｈから音符（または休符）データすなわち音
長データＬを読み出す。そして、ステップＳ７において
、前述のタイマＴＩＭにそのデータたとえば先の第６図
のサウンド２の音符（または休符）番号１１について言
えば音長データ“１８°“が設定される。このようにし
て、ステップ３４〜Ｓ７によって、音符（または休符）
データすなわち音長データがセットされる。

次のステップＳ８において、音符トレースカウンタＣＵ
ＮＴＭをインクリメントする。したがって、音符トレー
スカウンタＣＵＮＴＭは“ｎ＋１′”となる、そのカウ
ンタの値に従って楽譜データテーブルのアドレスＧＡＫ
ＵＦＵ＋ｎのデータすなわち周波数データテーブルのア
ドレスＱ　（ＦＲＥＱＤ＋Ｑ）周波数データテーブルの
アドレスＦＲＥＱＤ＋Ｑから、周波数データＸを読み出
す（ステップ３１０）とともに、ステップＳｌｌにおい
て、周波数データテーブルのアドレスＦＲＥＱＤ＋Ｑ＋
１からデータＹ＠読み出す。

そして、ステップ３１２において、ｘ−ｙ＝。

かどうか、すなわち読み出された周波数データテーブル
のデータが休符データであるのか音符データであるのか
を判断する。もし音符データであれば、すなわちステッ
プＳ１２において“ＹＥＳ’″と判断されれば、ステッ
プＳ１３において、先の第５図に示す周波数設定レジス
タ８４すなわちレジスタＮＲ１３にステップＳＩＯで読
み出した周波数データＸを設定し、レジスタＮＲ１４に
ステップＳｌｌで読み出した周波数データＹを読み出す
。また、ステップＳ１２において休符であると判断した
場合には、ステップＳ１４において、第５図のエンベロ
ープ初期値レジスタ１０４すなわちレジスタＮＲ１２の
上位４ビツトＤ４〜Ｄ７に“００００”を設定するとと
もに、アップ／ダウンレジスタ１０６すなわちレジスタ
ＮＲ１２のビットＤ３に“Ｏ″を設定する。それによっ
て、デコーダ１０８からデコーダ信号が出力され、Ｄ／
Ａコンバータ９６からのサウンド出力が停止される。

なお、ここにおいて“ｉ”は、サウンド回路５４１〜５
４４の“ｌ”からｌ　４　ｎまでの値であるこのように
して、ステップ５８〜ステツプ５１３（または５１４）
によって、第５図に示すサウンド回路に周波数データが
設定される。

そして、次のステップＳ１５において、音符トレースカ
ウンタＣＵＮＴＭをインクリメントする。ステップＳ１
６において、その音符トレースカウンタＣＵＮＴＭのカ
ウント値ｎ＋２に従って、楽譜データテーブルのアドレ
スＧＡＫＵＦＵ＋ｎ＋２からのデータＤを読み出す。そ
して、ステップ３１７において、読み出したデータを第
１図に示すレジスタＮＲ５１に設定する。このようにし
て、ステップ３１５〜５１７によって、左右データが設
定される。

なお、上述の楽譜データテーブルにおいては、すべての
音符または休符に対して左右データを記憶するようにし
ていたが、前の左右データに対して変化があったときだ
けその左右データを書き込むようにすれば、メモリ容量
の節約が可能になろう。

最後に、ステップ３１ＢにおいてカウンタＣＵＮＴＭを
インクリメントして、プロセスはステップＳ２にリター
ンする。

なお、この発明は、実施例で説明した携帯用ゲーム機に
だけでなく、他のゲーム機にも、そして他の電子機器に
も同様に適用できるものであることは勿論である。

（以下余白） 楽譜データテーブル

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図である。 第２図はこの発明が適用され得る携帯用液晶ゲーム装置
の一例を示す斜視図である。 第３図は第１図装置の全体構成を示すブロック図である
。 第４図は第２図のメモリマツプを示す図解図である。 第５図は第３図に含まれるサウンド回路の一例を示す回
路図である。 第６図は第１図実施例によって発生される具体的な音楽
を表す楽譜である。 第７図はプログラムＲＯＭに予め記憶されている音楽ル
ーチンを示すフロー図である。 図において、２４はＣＰＵコア、５４１〜５４４はサウ
ンド回路、５８サウンドコントロ一ル回・路、６８１Ｌ
〜６８４Ｌ、６８１Ｒ〜６８４Ｒ。 ７０Ｌ、７０Ｒはアナログスイッチ、７２Ｌ、７２Ｒは
電子ボリューム、６０．６０Ｌ、６０Ｒはサウンドアン
プ、８２は周波数カウンタ、８４は周波数設定レジスタ
、９２は長さ設定レジスタ、９４は長さカウンタ、ＮＲ
ＩＩ、ＮＲ１２，ＮＲ１３、ＮＲ１４，ＮＲ５０，ＮＲ
５１，ＮＲ５２はレジスタを示す。 特許出願人　　　任天堂株式会社 代理人　弁理士　山　１）義　人 図面のＩＩＩ書 第１＠ 第 図 第 図 第 図 手続補正書Ｃ″ｊｉ側 平成０１年０８月２２日 事件の表示 平成０１年　特許願　第１０１０２７号発明の名称 メモリカートリッジ 補正をする者 事件との関係　　特許出願人 住　所　京都府京都市東山区福稲上高松町６０番地名　
称　任天堂株式会社 代表者　山　内　　博 代理人！５４１６大阪（０６）　２２９−０５３１住　
所　大阪市中央区伏見町２丁目６番６号６、補正の対象 図面 ７、補正の内容 第２図および第７図を別紙の通り補正する。 以上 手続補正書（自発） 平成０１年０８月２２日 事件の表示 平成０１年　特許願　第１０１０２７号発明の名称 メモリカートリッジ 補正をする者 事件との関係　　特許出願人 住　所　京都府京都市東山区福稲上高松町６０番地名　
称　任天堂株式会社 代表者　山　内　　博 代理人８５４１６大阪（０６）　２２９−０５３１住　
所　大阪市中央区伏見町２丁目６番６号図面 ６゜ 補正の内容 第１図および第３図〜第６図を別紙の通り補正する。 以上

Claims (1)

1. 【特許請求の範囲】 １　メモリカートリッジからのデータに従って音源信号
   を発生する音源信号発生手段、およびその入力端子が前
   記音源信号発生手段の出力に接続されかつその出力端子
   が第１および第２の音声信号出力部に接続され、スイッ
   チング動作によって前記音源信号発生手段の出力を選択
   的に前記第１または第２の音声信号出力部に出力するス
   イッチング手段を備えるゲーム機本体に着脱自在に装着
   されるメモリカートリッジであって、 一連の音楽を表すように音長、音程および左右に相関す
   るデータを予め記憶しておくための第１の記憶手段、お
   よび 前記第１の記憶手段から前記データを所定のタイミング
   で読み取るためのプログラムを記憶しておくための第２
   の記憶手段を備え、 前記読み取ったデータに従って前記ゲーム機本体に前記
   音長相関データおよび音程相関データならびに左右デー
   タを設定し、前記音長相関データおよび音程相関データ
   に従って前記ゲーム機本体の前記音源信号発生手段が制
   御され、前記左右データに従って前記スイッチング手段
   が制御される、メモリカートリッジ。 ２　前記第１の記憶手段は音長相関データテーブルおよ
   び音程相関データテーブルを含み、前記音長相関データ
   テーブルには使用可能な複数の音長毎にそれを表す音長
   相関データが予め記憶されていて、前記音程相関データ
   テーブルには使用可能な複数の音程毎にそれを表す音程
   相関データが予め記憶されていて、 前記第１の記憶手段はさらに前記一連の音楽を表す楽譜
   データテーブルを含み、前記楽譜データテーブルには前
   記音長相関データテーブルおよび前記音程相関データテ
   ーブルのアドレスならびに前記左右データを予め記憶し
   ておき、それによって前記プログラムに従って前記音長
   相関データおよび音程相関データならびに左右データが
   読み出される、請求項１記載のメモリカートリッジ。