JPH02280327A - 半導体集積回路とその集積回路において傾斜した側壁を設けるための方法 - Google Patents

半導体集積回路とその集積回路において傾斜した側壁を設けるための方法

Info

Publication number
JPH02280327A
JPH02280327A JP2066720A JP6672090A JPH02280327A JP H02280327 A JPH02280327 A JP H02280327A JP 2066720 A JP2066720 A JP 2066720A JP 6672090 A JP6672090 A JP 6672090A JP H02280327 A JPH02280327 A JP H02280327A
Authority
JP
Japan
Prior art keywords
integrated circuit
insulating layer
layer
region
sloped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2066720A
Other languages
English (en)
Other versions
JP2668089B2 (ja
Inventor
Fu-Tai Liou
フー・タイ・リュー
Yu-Pin Han
ユー・ピン・ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH02280327A publication Critical patent/JPH02280327A/ja
Application granted granted Critical
Publication of JP2668089B2 publication Critical patent/JP2668089B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は概して半導体集積回路加工に関し、特にコン
タクトおよび他の位置における金属信号ラインのための
ステップカバレージを改良することに関する。
集積回路がますます小さい設計基準を使用するように設
計されるにつれて、全体のレイアウト面積を減少するた
めに活性領域コンタクトへの金属がまた、より小さく作
られるということが重要である。より小さいジオメトリ
での間隔考察のため、コンタクト開口を製造するための
ある型の自己整列プロセスが通常必要とされる。
自己整列コンタクトを製造するのに使用される以前の技
術の例は、１９８０年ＩＥＤＭ会報（ＩＥＤＭ　　ｐｒ
ｏｃｅｅｄｉｎｇｓ　）　、１３６頁ないし１３９頁、
サカモト氏およびハマノ氏による、［新しい自己整列コ
ンタクト技術（Ａ　ＮＥＷ　５ＥＬＦ−ＡＬＩＧＮＥＤ
　Ｃ０ＮＴＡＣＴ　ＴＥＣＩＩＮＯＬＯＧＹ　）　Ｊ　
、および１９８７年ＩＥＤＭ会報、１５８頁ないし３６
１頁、Ｃ，Ｋ、ラウ（Ｌａｕ　）氏らによる、「超自己
整列ソース／ドレインＭ　ＯＳ　Ｆ　Ｅ　Ｔ　（Ａ　５
ＵＰＩＥＲ５ＥＬＦ−ＡＬＩＧＮＥＤ　５ｏｕｌＲＣＥ
／Ｄｌ？ＡＩＮ　ＭＯＳＦＥＴ）　Ｊに記述される。
サカモト氏の参照は、それを介して金属がそのようなポ
リシリコン領域とコンタクトするガラス層における、よ
り小さいコンタクト開口をもつ、活性領域コンタクト上
に配置されるポリシリコン領域の使用を示す。ラウ氏の
参照は、タングステンプラグとコンタクトする拡大され
た領域を形成する選択的なシリコン成長エピタキシの使
用を示す。タングステンプラグはＢＰＳＧガラス層を介
して比較的小さいコンタクト開口で製造される。
特に小さい断面領域を有するコンタクト開口において、
急峻な側面のコンタクトカットは、コンタクト開口内の
ボイドの形成、および不完全なコンタクトカバレージの
結果となり得る。このことはシリコンコンタクトへの金
属の電気的特性を劣化する。
関連した問題はポリシリコン信号ライン上の金属ステッ
プカバレージである。金属トレースはそのようなステッ
プの端縁でより薄くなりがちで、特により小さいジオメ
トリにおいて、エレクトロマイグレーション問題に至る
。
半導体製造プロセスにとって小さいジオメトリでの使用
に適当な自己整列コンタクトを備えることは望ましいで
あろう。そのような製造技術にとって、コンタクトにお
ける、および急峻に傾斜した側面を有するステップ上の
金属カバレージ問題を最小にすることはさらに望ましい
であろう。
したがってこの発明の目的は小さいジオメトリでの使用
に適当な自己整列したコンタクトを作るための半導体製
造技術を提供することである。
この発明のさらに他の目的はコンタクト開口に傾斜した
側面を設けるような半導体製造プロセスを提供すること
である。
この発明のもう１つの目的は下にあるポリシリコン信号
ラインにわたるステップのための傾斜した側壁を設ける
ような半導体製造プロセスを提供することである。
この発明のさらにもう１つの目的は標準の集積回路製造
プロセスフローでの使用に容易に適合されるような半導
体製造プロセスを提供することである。
したがって、この発明によれば、多結晶シリコン層のパ
ターン化の後に、側壁酸化物スペーサが形成される。絶
縁ガラス層が集積回路の表面上に形成され、そのような
ガラス層のりフローが行われる。ガラス絶縁層が異方性
エツチングを用いてエッチバックされるとき、ガラス充
填物領域がコンタクト開口の側壁に沿って、およびステ
ップに沿って残される。これらの充填物領域はステップ
上の、およびコンタクト開口の中の絶縁体プロファイル
がより小さい勾配で傾斜するようにし、これらの領域に
おいてより良い金属カバレージを設ける。
この発明の特質と思われる新規な特徴が前掲の特許請求
の範囲で明らかにされる。しかしながら、この発明自体
も、使用の好ましいモード、およびそれのさらに他の目
的および利点も、添付の図面と関連して読まれると、例
となる実施例の次の詳細な記述のり照により最も良く理
解されるであろう。
不文に記述されるプロセスステップおよび構造は集積回
路を製造するための完全なプロセスフローを形成しない
。この発明はその技術で現在使用される集積回路製造技
術と関連して実施されることができ、全くの一般に実施
されるプロセスステップのみが、この発明の理解に必要
なように含まれる。第１図ないし第６図は製造の間の集
積回路の一部の断面図を表わす。図は一定の比率で描か
れず、その代わりに二の発明の重要な特徴を図解するよ
うに描かれる。
第１図を参照すると、集積回路がサブストレート１０に
形成されることになっている。サブストレート１０の選
択された領域は酸化され、その技術で知られるようにフ
ィールド酸化物１２を形成する。活性素子がフィールド
酸化物１２により覆われないサブストレート１０のそれ
らの部分に形成される。
活性領域がその技術で既知のように規定されドープされ
た後、ゲート酸化物層１４が活性領域上に成長される。
多結晶シリコンの層１６がその後チップの全体の表面上
に生成される。この層１６はパターンイヒされ、素子ゲ
ートおよび相互接続ラインを形成するであろう。たとえ
ばタンクルジシリサイド（ＴａＳｉ２）またはチタンジ
シリサイド（ＴｉＳｉ２）のようなシリサイド層１８が
、抵抗率を減少するために多結晶シリコン層１８上に好
ましくは形成される。
酸化物の層２０が、化学気相成長（ＣＶＤ）を用いて生
成され、窒化物層２２（Ｓｉ３Ｎ４）の形成がそれに続
き、それはまた好ましくはＣＶＤプロセスを用いて形成
される。
第２図を参照すると、トランジスタ素子ゲート２４およ
び相互接続領域２６を形成するために、集積回路が既知
の技術を用いてその後パターン化されエツチングされる
。各トランジスタゲート領域２４はゲート酸化物−ポリ
シリコン／シリサイド−酸化物−窒化物積層からなる。
相互接続領域２６は、ゲート酸化物層１４なしで、同様
である。
ゲートパターン化の後、軽くドープされた領域２８がイ
オン注入により作られる。これらの領域２８は、その技
術で知られるような軽くドープされたドレイン（ＬＤＤ
）構造を形成するために使用される。ＬＤＤ注入および
アニールの後、ドープされない低温酸化物（ＬＴＯ）層
３０が、ＣＶＤを用いて全体のチップ上に生成される。
第３図を参照すると、ＬＴＯ層３０が異方性プラズマエ
ツチングを用いてエッチバックされ、その技術で知られ
るように、ゲート２４および相互接続２６と並ぶ側壁ス
ペーサ３２を結果として生じる。大量にドープされたソ
ース／ドレイン領域３４が、その技術で知られるように
、イオン注入およびアニールによりその後形成される。
第４図を参照すると、リン−シリケートガラス（ＰＳＧ
）　、またはホウ素−リン−シリケートガラス（Ｂ　Ｐ
　Ｓ　Ｇ）の層３６が集積回路上に形成される。ＣＶＤ
を用いて形成されるとき、ＢＰＳＧ層３６層下６ある素
子の地形と実質上一致する。
生成の後、ＢＰＳＧ層３６層下６ローまで加熱され、そ
れの表面を滑らかにする。
第５図を参照すると、ＢＰＳＧ層３６層下６性プラズマ
エツチングを用いてエッチバックされ、側壁スペーサ３
２により形成されるそれらのような急峻な側壁と並んだ
充填物領域３８の形成の結果となる。ゲート２４および
相互接続領域２６を保護するために、窒化物層２２はＢ
ＰＳＧ層３６層下６のエッチストップとして働く。
エッチバックの前のＢＰＳＧ層３６層下６ローは、充填
物領域３８が比較的なだらかに傾斜した断面を有するよ
うにする。もしＢＰＳＧ層３６層下６ローなしでエッチ
バックされると、充填物領域３８は側壁スペーサ３２の
それと同様の、より急峻な断面を有する傾向にある。
第６図を参照すると、たとえばチタン−タングステン（
ＴｉＷ）のようなバリヤメタルの層４０が、もし望まれ
るのであればチップの表面上に生成され、たとえばアル
ミニウムのような金属の層４２がそれに続く。金属層４
２はバリヤメタル層４０を介してソース／ドレイン領域
３４とコンタクトする。もし金属相互接続層がポリシリ
コン相互接続領域２６とコンタクトするのが望まれるな
らば、相互接続コンタクト領域４４は金属層４０および
４２の生成の前に規定され得る。アルミニウム相互接続
層４２が、その技術で知られるように、その後パターン
化されパッシベーションされ、もし望まれるならば付加
的な金属層の生成およびパターン化がそれに続く。
第６図から理解され得るように、充填物領域３８はソー
ス／ドレイン領域３４、および相互接続領域２６上のス
テップへのコンタクトのプロファイルを滑らかにする。
これらの充填物３８はステップの断面プロファイルを、
はとんど垂直から、よりなだらかに傾斜したプロファイ
ルまで変化する。このことは金属が、ボイド形成または
不完全はコンタクト形成の機会が非常に減少された状態
で、生成されるのを可能にする。
種々の層の生成およびパターン化は、製造されている素
子のためのプロセスフローと調和されるために変更され
てもよい。典型的な実施例において、ゲート酸化物層１
４はおおよそ４００ないし８００オングストロームの深
さまで成長されるであろう。多結晶シリコン層１６は典
型的におおよそ１５００オングストロームの厚さであろ
うし、もし使用されるならばシリサイド層１８は概して
１．０００ないし１，５００オングストロームの厚さで
ある。酸化物層２０は好ましくは２，０００ないし６，
０００オングストロームの厚さであり、窒化物層２２は
おおよそ５００ないし１．　０００オングストロームの
厚さを有する。側壁スペーサ３２を形成するのに使用さ
れるＬＴＯ酸化物層３０は、好ましくはエッチバックの
前におおよそ１，５００オングストロームの深さを有す
る。
ＢＰＳＧ層３６層下６ローの前におおよそ５，０００オ
ングストロームの深さまで好ましくは生成される。もち
ろんリフローの後、厚さは下にある地形の特徴によって
幾分変化するであろう。
当業者により理解されるであろうように、上に記述され
たプロセスステップは、はとんどどんな従来のプロセス
フローとでも使用され得る。たとえば、記述されたプロ
セスステップはＣＶＤ３゜Ｎ　Ｍ　ＯＳ　、およびバイ
ポーラ／ＣＭＯＳプロセスフローと両立する。
この発明は好ましい実施例と関連して特に図示され記述
されたが、形式および詳細における種々の変更はこの発
明の精神および範囲から逸脱することなくそこでなされ
得るということが当業者により理解されるであろう。
【図面の簡単な説明】
第１図ないし第５図はこの発明による好ましいプロセス
フローを図解する。 図において１０はサブストレートであり、１２はフィー
ルド酸化物であり、１６は多結晶シリコンであり、１８
はシリサイド層であり、２０は酸化物の層であり、２２
は窒化物層であり、２４はトランジスタ素子ゲートであ
り、２６は相互接続領域であり、２８は軽くドープされ
た領域であり、３０はドープされない低温酸化物層であ
る。 特許出願人　ニス・ジー書ニス・トムソン・マイクロエ
レクトロニクスΦ

Claims (14)

    【特許請求の範囲】
  1. （１）集積回路において傾斜した側壁を設けるための方
    法であって、 集積回路上に絶縁層を形成するステップと、絶縁層の一
    部が集積回路上のより下部の領域に流れるようにするス
    テップと、 絶縁層をエッチングし集積回路の比較的より急峻な部分
    と並んだ傾斜した領域を形成するステップとを含む方法
    。
  2. （２）前記エッチングステップが絶縁層の水平の表面が
    除去されるまで異方性プラズマエッチングを行なうステ
    ップを含む、請求項１に記載の方法。
  3. （３）前記流れるようにするステップが絶縁層が十分に
    柔らかくなり集積回路上のより高い領域からより低い領
    域へ部分的に流れるまで集積回路を加熱するステップを
    含む、請求項１に記載の方法。
  4. （４）前記形成するステップが化学気相成長を用いて集
    積回路上にガラス層を形成するステップを含む、請求項
    １に記載の方法。
  5. （５）前記形成するステップの前に、集積回路上に酸化
    物のより低い層を形成するステップと、より低い層をエ
    ッチングし集積回路の比較的急峻な部分と並んで側壁酸
    化物スペーサを形成するステップとをさらに含む、請求
    項４に記載の方法。
  6. （６）ガラス層がＰＳＧまたはＢＰＳＧである、請求項
    ４に記載の方法。
  7. （７）前記形成するステップが集積回路上に共形の絶縁
    層を形成するステップを含む、請求項１に記載の方法。
  8. （８）集積回路上に第１の絶縁層を形成するステップと
    、 第１の絶縁層をエッチングし集積回路の比較的急峻に傾
    斜する部分に並んで側壁領域を形成するステップと、 集積回路上に第２の絶縁層を形成するステップと、 第２の絶縁層の一部が集積回路上のより低い領域へ流れ
    るようにするステップと、 第２の絶縁層をエッチングし側壁領域に並んで傾斜した
    領域を形成するステップとを含む、集積回路において傾
    斜した側壁を設けるための方法。
  9. （９）前記第１のおよび第２のエッチングステップがそ
    れぞれ、その様な絶縁層の全ての水平の表面が除去され
    るまで第１のおよび第２の絶縁層の異方性プラズマエッ
    チングを行なうステップを含む、請求項８に記載の方法
    。
  10. （１０）第１の絶縁層が下にある表面の形に従うように
    生成される低温酸化物でありかつ第２の絶縁層が下にあ
    る表面の形に従うように生成されるガラス層である、請
    求項８に記載の方法。
  11. （１１）ガラス層がＰＳＧまたはＢＰＳＧである、請求
    項１０に記載の方法。
  12. （１２）前記させるステップがガラス層が十分に柔らか
    くなり集積回路上のより高い領域からより低い領域へ部
    分的に流れるまで集積回路を加熱するステップを含む、
    請求項１０に記載の方法。
  13. （１３）比較的平坦な半導体表面上に配置される複数個
    の導電性領域を含み、前記導電性領域は比較的急峻に傾
    斜した側面を有し、さらに前記導電性領域と前記半導体
    表面との間の接合近くに配置される複数個の傾斜した絶
    縁領域を含み、前記傾斜した領域は前記導電性領域およ
    び前記半導体表面に沿って広がり前記導電性領域と前記
    半導体表面との間に比較的浅く傾斜している表面を形成
    する半導体集積回路。
  14. （１４）前記導電性領域の各々と前記傾斜した領域との
    間に、前記導電性領域から離れる側に比較的急峻に傾斜
    した側面を有する絶縁側壁領域をさらに含み、前記傾斜
    した領域は前記半導体表面に沿ってかつ前記側壁領域に
    沿って広がる、請求項１３に記載の集積回路。
JP2066720A 1989-03-16 1990-03-15 半導体集積回路とその集積回路において傾斜した側壁を設けるための方法 Expired - Fee Related JP2668089B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US32458689A 1989-03-16 1989-03-16
US324,586 1989-03-16

Publications (2)

Publication Number Publication Date
JPH02280327A true JPH02280327A (ja) 1990-11-16
JP2668089B2 JP2668089B2 (ja) 1997-10-27

Family

ID=23264251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2066720A Expired - Fee Related JP2668089B2 (ja) 1989-03-16 1990-03-15 半導体集積回路とその集積回路において傾斜した側壁を設けるための方法

Country Status (5)

Country Link
US (1) US5847465A (ja)
EP (1) EP0388075B1 (ja)
JP (1) JP2668089B2 (ja)
KR (1) KR0173458B1 (ja)
DE (1) DE69029046T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218149A (ja) * 1990-01-24 1991-09-25 Nec Corp 携帯無線電話機
US5219778A (en) * 1990-10-16 1993-06-15 Micron Technology, Inc. Stacked V-cell capacitor
US5155057A (en) * 1990-11-05 1992-10-13 Micron Technology, Inc. Stacked v-cell capacitor using a disposable composite dielectric on top of a digit line
US5236855A (en) * 1990-11-06 1993-08-17 Micron Technology, Inc. Stacked V-cell capacitor using a disposable outer digit line spacer
JP2694395B2 (ja) * 1991-04-17 1997-12-24 三菱電機株式会社 半導体装置およびその製造方法
DE4232621C1 (de) * 1992-09-29 1994-03-10 Siemens Ag Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
TW421964B (en) * 1996-08-28 2001-02-11 Sanyo Electric Co Image data encoding device
JP3114931B2 (ja) * 1998-03-30 2000-12-04 日本電気株式会社 導電体プラグを備えた半導体装置およびその製造方法
US6734564B1 (en) * 1999-01-04 2004-05-11 International Business Machines Corporation Specially shaped contact via and integrated circuit therewith
KR100578120B1 (ko) * 1999-09-13 2006-05-10 삼성전자주식회사 신뢰성 있는 비트라인 콘택 구조 및 이를 형성하는 방법
KR100426811B1 (ko) * 2001-07-12 2004-04-08 삼성전자주식회사 셀프얼라인 콘택을 갖는 반도체 소자 및 그의 제조방법
US7306552B2 (en) * 2004-12-03 2007-12-11 Samsung Electronics Co., Ltd. Semiconductor device having load resistor and method of fabricating the same
KR100771537B1 (ko) * 2005-11-21 2007-10-31 주식회사 하이닉스반도체 금속실리사이드막을 갖는 반도체소자의 제조방법
EP3570317A1 (en) * 2018-05-17 2019-11-20 IMEC vzw Area-selective deposition of a mask material

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2040180B2 (de) * 1970-01-22 1977-08-25 Intel Corp, Mountain View, Calif. (V.St.A.) Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht
CA1174285A (en) * 1980-04-28 1984-09-11 Michelangelo Delfino Laser induced flow of integrated circuit structure materials
US4284659A (en) * 1980-05-12 1981-08-18 Bell Telephone Laboratories Insulation layer reflow
US4455325A (en) * 1981-03-16 1984-06-19 Fairchild Camera And Instrument Corporation Method of inducing flow or densification of phosphosilicate glass for integrated circuits
US4489481A (en) * 1982-09-20 1984-12-25 Texas Instruments Incorporated Insulator and metallization method for VLSI devices with anisotropically-etched contact holes
JPS5984442A (ja) * 1982-11-04 1984-05-16 Nec Corp 半導体装置の製造方法
AU563771B2 (en) * 1983-12-08 1987-07-23 Amalgamated Wireless (Australasia) Limited Fabrication of integrated circuits
JPS6116571A (ja) * 1984-07-03 1986-01-24 Ricoh Co Ltd 半導体装置の製造方法
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
JPS61183952A (ja) * 1985-02-09 1986-08-16 Fujitsu Ltd 半導体記憶装置及びその製造方法
US4808548A (en) * 1985-09-18 1989-02-28 Advanced Micro Devices, Inc. Method of making bipolar and MOS devices on same integrated circuit substrate
US4755479A (en) * 1986-02-17 1988-07-05 Fujitsu Limited Manufacturing method of insulated gate field effect transistor using reflowable sidewall spacers
US4795718A (en) * 1987-05-12 1989-01-03 Harris Corporation Self-aligned contact for MOS processing
US4786609A (en) * 1987-10-05 1988-11-22 North American Philips Corporation, Signetics Division Method of fabricating field-effect transistor utilizing improved gate sidewall spacers
KR930020669A (ko) * 1992-03-04 1993-10-20 김광호 고집적 반도체장치 및 그 제조방법
JPH05315623A (ja) * 1992-05-08 1993-11-26 Nippon Steel Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US5847465A (en) 1998-12-08
KR900015342A (ko) 1990-10-26
KR0173458B1 (ko) 1999-02-01
EP0388075B1 (en) 1996-11-06
DE69029046T2 (de) 1997-03-06
JP2668089B2 (ja) 1997-10-27
EP0388075A2 (en) 1990-09-19
EP0388075A3 (en) 1991-01-02
DE69029046D1 (de) 1996-12-12

Similar Documents

Publication Publication Date Title
US5986315A (en) Guard wall to reduce delamination effects within a semiconductor die
US6287924B1 (en) Integrated circuit and method
US6329256B1 (en) Self-aligned damascene gate formation with low gate resistance
US4987099A (en) Method for selectively filling contacts or vias or various depths with CVD tungsten
US6077733A (en) Method of manufacturing self-aligned T-shaped gate through dual damascene
US6407002B1 (en) Partial resist free approach in contact etch to improve W-filling
US6784552B2 (en) Structure having reduced lateral spacer erosion
US5091768A (en) Semiconductor device having a funnel shaped inter-level connection
JPH088224B2 (ja) 集積回路のコンタクト及び内部接続線の形成方法
JPH02280327A (ja) 半導体集積回路とその集積回路において傾斜した側壁を設けるための方法
US4933297A (en) Method for etching windows having different depths
US4737831A (en) Semiconductor device with self-aligned gate structure and manufacturing process thereof
US5942785A (en) Poly plug to reduce buried contact series resistance
US5479041A (en) Non-trenched buried contact for VLSI devices
US6054385A (en) Elevated local interconnect and contact structure
JPH1187529A (ja) 集積回路コンタクト
US5352617A (en) Method for manufacturing Bi-CMOS transistor devices
US6812142B1 (en) Method and interlevel dielectric structure for improved metal step coverage
US6281083B1 (en) Methods of forming field effect transistor gates, and methods of forming integrated circuitry
US20010045661A1 (en) Composite metallization process for filling high aspect ratio contact holes
US6221745B1 (en) High selectivity mask oxide etching to suppress silicon pits
US6180987B1 (en) Integrated circuit transistor with low-resistivity source/drain structures at least partially recessed within a dielectric base layer
US20030036240A1 (en) Method of simultaneous formation of local interconnect and gate electrode
JPH11135623A (ja) 多層配線装置及びその製造方法
US6225177B1 (en) Electrode resistance improved MOSFET with source and drain regions reduced in size beyond lithography limit and method for making the same

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees