JPH02281621A - 半導体素子とその形成方法、金属堆積装置、金属源製造方法 - Google Patents

半導体素子とその形成方法、金属堆積装置、金属源製造方法

Info

Publication number
JPH02281621A
JPH02281621A JP2069942A JP6994290A JPH02281621A JP H02281621 A JPH02281621 A JP H02281621A JP 2069942 A JP2069942 A JP 2069942A JP 6994290 A JP6994290 A JP 6994290A JP H02281621 A JPH02281621 A JP H02281621A
Authority
JP
Japan
Prior art keywords
metal
mobile ion
ion getter
semiconductor device
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2069942A
Other languages
English (en)
Inventor
George N Brown
ジョージ　ニューランド　ブラウン
Luke J Howard
ルーク　ジョセフ　ハワード
William F Rimmler
ウィリアム　フレデリック　リムラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH02281621A publication Critical patent/JPH02281621A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H10W20/4407—Aluminium alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/40—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections
    • H10P95/402—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections of silicon bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/48—Fillings including materials for absorbing or reacting with moisture or other undesired substances
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/928—Active solid-state devices, e.g. transistors, solid-state diodes with shorted PN or schottky junction other than emitter junction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、シリコン集積回路とディスクリート素子に関
し、特に、これら素子上の金属導体から移動イオン汚染
を抑制する方法と抑制した回路素子に関する。
（従来技術の説明） 金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ
）は、時間とバイアス電圧で変化するある電気的特性を
有している。電気的特性のこれらの変化は、大きなゲー
ト領域を有するＭＯＳ　Ｆ　ＥＴ（例；パワーＭＯ３Ｆ
ＥＴ）では、特に顕著である。例えば、ＭＯＳＦＥＴの
ターンオン電圧即ち、しきい値電圧のような電気的特性
は、例えば２Ｖの必要電圧から５００ｍＶも変化する。
この変化量では、この素子を使用した回路は使用に耐え
ない。このような変化の広く認識されている理由は、誘
電体中に存在する移動イオンによるＭＯＳＦＥＴの移動
イオン蓄積（汚染）である。典型的には、そのような汚
染の根源は、ＭＯＳＦＥＴのゲート絶縁材料として、ま
た集積回路の隣接導体間の絶縁体として使用されている
二酸化シリコン中に見出だされるナトリウムイオン（Ｎ
ａ　　）である。
二酸化シリコンゲート絶縁体の移動イオンは、その電荷
に起因するＭＯＳＦＥＴのしきい値電圧をシフトさせる
。この影響は、ＭＯＳＦＥＴＩの一部を示す第３図を参
照すると理解できる。移動イオン（Ｎａ　　）は、数個
の源（その１つは導体金属６）から、ゲート絶縁体３（
例：二酸化シリコン）を介して、ゲート方向に移動する
。いくつかのイオンは、ゲート４とＰ型層のＭＯＳＦＥ
Ｔ１のチャネルの間に止まる。移動イオンの電荷は、ゲ
ート４の下に蓄積し、ＭＯＳＦＥＴＩのターンオンに必
要なゲート電圧（しきい値電圧）を減少させ、つまり、
ＭＯＳＦＥＴＩは、ゲート４に常に正のバイアス電圧が
印加されているような特性を示す。ゲート４下の移動イ
オン（Ｎａ　　）の数は、ＭＯＳＦＥＴＩに印加される
バイアス電圧と時間の長さで変化する。リン−ドープガ
ラス（Ｐガラス）層５は、ゲート４上に堆積され、上部
層（図示せず）からの移動イオンをトラップ（吸着）す
る。移動イオンの源は、主に汚染された製造装置である
。しかし、移動イオンの第２の源は、アルミ導体６であ
る（ここでは、ＭＯＳＦＥＴＩのｎ　ソース（またはド
レイン）に接触する）。導体６は、絶縁体３に直接接触
しているので、Ｐガラス層５は、導体６から絶縁体３に
入る移動イオンの全ては吸着できない。
ＭＯＳＦＥＴＩの製造にあたって、導体６のアルミ源は
、アルミターゲットであり、これには、高電流密度下の
アルミのエレクトロマイグレーションを減少させるため
、少量の銅が添加されている。他の金属（例：シリコン
、チタン）もアルミと合金を形成してもよい。このアル
ミターゲットは、スパッドリング装置内で使用され、こ
こでは、アルミと銅のターゲットが徐々に蒸発され、ワ
ークピース上（その上に集積回路、ディスクリート素子
を有するウェハ等）に堆積される。このプロセスは、通
常スパッタリングと称される。スパッタリングに使用さ
れるターゲットまたはチェンバーが汚染されると、移動
イオンがＭＯＳＦＥＴ１に導入される。従来のアプロー
チは、純粋なアルミ銅合金ターゲットを使用し、移動イ
オンのワークピースへの導入を極小化しようとするもの
である。しかし、スパッタ装置のチェンバーの汚染は残
り、適性な価格で高純度のターゲットを得ることは難し
かった。他の技術としては、導体６が絶縁物３とＰガラ
ス５に接触しないよう、導体６を完全に覆うよう製造プ
ロセスを変更するものである。この方法は、製造プロセ
スを複雑し、素子の歩留まりを減少させ、製造コストを
引き上げてしまう。
集積回路の移動イオンの蓄積の別の悪影響は、集積回路
の隣接導体間の二酸化シリコンを介しての低導電性のパ
スの形成である。この影響は、メタライゼーションの異
なるレベルの２本導体が、交差する所では聞届である。
（発明の概要） 本発明の方法及び装置によれば、半導体素子の移動イオ
ンの影響は、費用を増大させることなく、また回路や素
子の製造に使用される処理ステップに変更を加えること
無く、除去できる。
本発明のこれらの利点は、半導体素子上の金属導体が、
移動イオンゲッタ（吸収剤）を含有することにより得ら
れる。移動イオンゲッタの材料は、好ましくは、クロム
、モリブデン、タングステンのような材料で、ある。こ
れらの利点は、半導体素子上の導体として使用される金
属中に移動イオンゲッタを含有させる方法により得られ
る。ゲッタとして機能するクロムは、素子の金属導体か
ら絶縁層中に移動イオン蓄積が拡散するのを減少させる
。　さらに、これらの利点は、金属導体を集積回路に適
応する装置およびこれらの装置中の金属源に応用するこ
とにより得られる。
（実施例の説明） 半導体素子上の導体から移動イオン蓄積物の拡散を減少
させるために、移動イオンゲッタの材料（ゲッタリング
材料）が導体に、金属が半導体素子上に堆積する前、あ
るいはその間、添加される。
この添加されたゲッタリング材料は、移動イオン（例：
Ｎａ　　）をゲッタ（吸収）し、導体から半導体素子へ
拡散する移動イオンの数を減少させる。
このゲッタリング材料は、移動イオンゲッタあるいはゲ
ッタリング金属と称される。移動イオンゲッタが導体に
添加されないと、多数の移動イオンが導体から半導体素
子の絶縁層中に拡散する。導体間の低い導電性パスから
の移動イオンは、ゲートとチャネルを分離する絶縁層を
用いるＭＯＳＦＥＴのしきい値電圧を変化させる。アル
ミ導体または、アルミ銅合金導体にとって導体内の移動
イオンを吸収するのに少量のクロムまたは同様な金属を
添加するのがよい。
（具体例） この具体例では、移動イオンのＭＯＳＦＥＴへの導入を
減少させるため、アルミまたはアルミ銅合金導体にクロ
ムを添加する効果が第１図に示されている。第１図のカ
ーブは、アルミ銅合金導体（約０．５９６銅）中に異な
る量のクロムと、実際のＭＯＳＦＥＴの測定されたしき
い値電圧（Ｖｌ）のドリフト（変動）との関係を示す。
試験されたＭＯＳＦＥＴの各グループは、共通のウェハ
上に形成され、導体中にほぼ同一の構成（第３図）とク
ロム量を有し、同一の動作時間とバイアス電圧がかけら
れる。各グループで、少なくとも１５のＭＯＳＦＥＴが
測定された。アルミ銅合金導体に約５ＰＰＭ（重量）の
クロムが添加されると、平均しきい値電圧のドリフトは
、２００ｍＶを越える。しかし、アルミ鋼合金導体に約
２５ＰＰＭ（重量）のクロムが添加されると、平均しき
い値電圧のドリフトは、２０　ｍ　Ｖ以下であった。
クロムと同等な化学的特性を有する金属例えば、モリブ
デン、タングステンは、移動イオンゲッタとして使用で
きる。また、導体中の移動イオンゲッタリング金属の濃
度は、製造過程、電気的考慮によりエツチング可能性、
脆さ、導体の必要最大抵抗により制限される。たとえば
、アルミ導体の抵抗は、１．５μｍ厚さのアルミ導体フ
ィルムでは、４μΩ−ｃｍの最大量に制限される。
この制限で、高電流密度時の導体にわたる最小電圧ドロ
ップが確保される。この４μΩ−ｃｍを上限として用い
て、アルミ導体に添加されるクロムの最大量は、約７％
である。
移動イオンゲッタリング金属を、ウェハ上に堆積される
金属として使用されるアルミまたはアルミ銅合金ターゲ
ットに添加するのが好ましい。しかし、移動イオンゲッ
タを有する第２ターゲツトは従来のアルミまたはアルミ
銅合金ターゲットと一緒に使用され、必要な量のゲッタ
リング金属を堆積金属に導入する。複数のターゲットを
有するスパッタ装置が第２図に示される。チェンバ１１
は、ターゲット１３．１４とワークピース（通常はシリ
コンウェハ）１５を有する。タゲット１３は、ワークピ
ース１５上に、スパッタリングするために、アルミ、ア
ルミ−銅合金、アルミ−シリコン合金、アルミ−シリコ
ン−チタン合金を提供し、一方、ターゲット１４は、移
動イオンゲッタを提供する。移動イオンゲッタの材料を
通常の金属材料に添加する他の方法と装置は、例えば、
蒸着とＣＶＤ　（化学気相成長）方法である。
以上の説明は、単なる実施例で、種々の方法と装置が考
えられるが、それらはいずれも本発明の技術的範囲に包
含されるものである。
（発明の効果） 以上述べた如く、本発明によれば、移動イオンを減少さ
せることができ、その結果、半導体素子のしきい値電圧
のドリフト量を減少させることができる。
【図面の簡単な説明】
第１図は、ＭＯＳＦＥＴの接点に使用されるアルミ銅合
金導体に添加されるクロムの異なった量とＭＯＳＦＥＴ
のしきい値電圧のドリフト量をプロットしたグラフ、 第２図は、複数ターゲットを有するスパッタリング装置
を単純化した図、 第３図は１．ＭＯＳＦＥＴの断面図である。 出　−人：アメリカン　テレフォン　アンドＦＩＧ、／ クロム碕Ｒ（ρｐｍｌ ＦＩＧ。

Claims (26)

    【特許請求の範囲】
  1. （１）移動イオンゲッタを含む金属導体を 少なくとも１つ有することを特徴とする半導体素子。
  2. （２）移動イオンゲッタの材料は、クロム、モリブデン
    、タングステン単独、あるいはその組合せからなること
    を特徴とする請求項１記載の半導体素子。
  3. （３）金属導体中の移動イオンゲッタの濃 度は、少なくとも約５重量ＰＰＭであることを特徴とす
    る請求項２記載の半導体素子。
  4. （４）金属導体中の移動イオンゲッタの濃 度は、少なくとも約７重量％以下であることを特徴とす
    る請求項３記載の半導体素子。
  5. （５）金属導体は、アルミを含むことを特 徴とする請求項４記載の半導体素子。
  6. （６）金属導体は、胴を含むことを特徴と する請求項５記載の半導体素子。
  7. （７）半導体素子は、二酸化シリコン含む ことを特徴とする請求項５記載の半導体素子。
  8. （８）集積回路上に少なくとも１つの金属 導体を形成する工程を有する半導体素子の形成方法にお
    いて、 この金属導体形成工程は、移動イオンゲッタを含む金属
    層を堆積する工程を含むことを特徴とする半導体素子の
    形成方法。
  9. （９）移動イオンゲッタの材料は、クロム、モリブデン
    、タングステン単独、あるいはその組合せからなること
    を特徴とする請求項８記載の方法。
  10. （１０）金属導体中の移動イオンゲッタの 濃度は、少なくとも約５重量ＰＰＭであることを特徴と
    する請求項９記載の方法。
  11. （１１）金属導体中の移動イオンゲッタの 濃度は、約７重量％以下であることを特徴とする請求項
    １０記載の方法。
  12. （１２）金属導体は、アルミを含むことを 特徴とする請求項１１記載の方法。
  13. （１３）金属導体は、胴を含むことを特徴 とする請求項１２記載の方法。
  14. （１４）半導体素子は、二酸化シリコンを 含むことを特徴とする請求項１２記載の方法。
  15. （１５）半導体素子上に金属を堆積する装 置において、 少なくとも１つの金属源は、移動イオンゲッタを含むこ
    とを特徴とする金属堆積装置。
  16. （１６）移動イオンゲッタの材料は、クロ ム、モリブデン、タングステン単独、あるいはその組合
    せからなることを特徴とする請求項１５記載の方法。
  17. （１７）集積回路上に堆積される金属中の 移動イオンゲッタの濃度は、少なくとも約５重量ＰＰＭ
    であることを特徴とする請求項１６記載の方法。
  18. （１８）集積回路上に堆積される金属中の 移動イオンゲッタの濃度は、少なくとも約７重量％以下
    であることを特徴とする請求項１７記載の方法。
  19. （１９）金属は、アルミを含むことを特徴 とする請求項１８記載の方法。
  20. （２０）金属は、胴を含むことを特徴とす る請求項１９記載の方法。
  21. （２１）半導体ディスクリート素子上に金 属を堆積する装置に使用される金属源を製造する方法に
    おいて、 所定量の移動イオンゲッタを金属源に添加することを特
    徴とする金属源製造方法。
  22. （２２）移動イオンゲッタの材料は、クロ ム、モリブデン、タングステン単独、あるいはその組合
    せからなることを特徴とする請求項２１記載の方法。
  23. （２３）移動イオンゲッタの濃度は、少な くとも約５重量ＰＰＭであることを特徴とする請求項２
    ２記載の方法。
  24. （２４）移動イオンゲッタの濃度は、約７ 重量％以下であることを特徴とする請求項２３記載の方
    法。
  25. （２５）金属源は、アルミを含むことを特 徴とする請求項２４記載の方法。
  26. （２６）所定量の胴をアルミ源に添加する することを特徴とする請求項２５記載の方法。
JP2069942A 1989-03-22 1990-03-22 半導体素子とその形成方法、金属堆積装置、金属源製造方法 Pending JPH02281621A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/327,216 US5016081A (en) 1989-03-22 1989-03-22 Mobile ion getterer for metal conductors
US327216 1989-03-22

Publications (1)

Publication Number Publication Date
JPH02281621A true JPH02281621A (ja) 1990-11-19

Family

ID=23275624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2069942A Pending JPH02281621A (ja) 1989-03-22 1990-03-22 半導体素子とその形成方法、金属堆積装置、金属源製造方法

Country Status (4)

Country Link
US (1) US5016081A (ja)
EP (1) EP0389171A3 (ja)
JP (1) JPH02281621A (ja)
KR (1) KR940000921B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415615B1 (ko) * 2001-06-13 2004-01-24 엘지전자 주식회사 게터 조성물 및 이를 이용한 전계방출표시소자

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500301A (en) * 1991-03-07 1996-03-19 Kabushiki Kaisha Kobe Seiko Sho A1 alloy films and melting A1 alloy sputtering targets for depositing A1 alloy films
US5306945A (en) * 1992-10-27 1994-04-26 Micron Semiconductor, Inc. Feature for a semiconductor device to reduce mobile ion contamination
US5393703A (en) * 1993-11-12 1995-02-28 Motorola, Inc. Process for forming a conductive layer for semiconductor devices
US5851920A (en) * 1996-01-22 1998-12-22 Motorola, Inc. Method of fabrication of metallization system
US5994206A (en) * 1997-10-06 1999-11-30 Advanced Micro Devices, Inc. Method of forming a high conductivity metal interconnect using metal gettering plug and system performing the method
US6093302A (en) * 1998-01-05 2000-07-25 Combimatrix Corporation Electrochemical solid phase synthesis
AU2003200747B2 (en) * 1998-01-05 2006-11-23 Combimatrix Corporation Gettering device for ion capture
US6670242B1 (en) 1999-06-24 2003-12-30 Agere Systems Inc. Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
US6509230B1 (en) 1999-06-24 2003-01-21 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods
US6551946B1 (en) 1999-06-24 2003-04-22 Agere Systems Inc. Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature
US6521496B1 (en) 1999-06-24 2003-02-18 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality control gate oxide layer and associated methods
US20030235957A1 (en) * 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
US11476346B2 (en) 2020-06-24 2022-10-18 International Business Machines Corporation Vertical transistor having an oxygen-blocking top spacer
US12402369B1 (en) * 2021-10-29 2025-08-26 United States Of America As Represented By The Administrator Of Nasa Mitigating detrimental mobile ion contamination effects in integrated circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5591873A (en) * 1978-12-29 1980-07-11 Nec Corp Manufacture of semiconductor device
JPS59138333A (ja) * 1983-01-28 1984-08-08 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS59168666A (ja) * 1983-03-15 1984-09-22 Toshiba Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017890A (en) * 1975-10-24 1977-04-12 International Business Machines Corporation Intermetallic compound layer in thin films for improved electromigration resistance
JPS5362480A (en) * 1976-11-17 1978-06-03 Toyo Electric Mfg Co Ltd Method of producing diode
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
DE3217026A1 (de) * 1981-05-06 1982-12-30 Mitsubishi Denki K.K., Tokyo Halbleitervorrichtung
US4732865A (en) * 1986-10-03 1988-03-22 Tektronix, Inc. Self-aligned internal mobile ion getter for multi-layer metallization on integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5591873A (en) * 1978-12-29 1980-07-11 Nec Corp Manufacture of semiconductor device
JPS59138333A (ja) * 1983-01-28 1984-08-08 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS59168666A (ja) * 1983-03-15 1984-09-22 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415615B1 (ko) * 2001-06-13 2004-01-24 엘지전자 주식회사 게터 조성물 및 이를 이용한 전계방출표시소자

Also Published As

Publication number Publication date
EP0389171A3 (en) 1990-11-07
KR940000921B1 (ko) 1994-02-04
KR900015273A (ko) 1990-10-26
EP0389171A2 (en) 1990-09-26
US5016081A (en) 1991-05-14

Similar Documents

Publication Publication Date Title
US5227314A (en) Method of making metal conductors having a mobile inn getterer therein
US7781316B2 (en) Methods of manufacturing metal-silicide features
JPH02281621A (ja) 半導体素子とその形成方法、金属堆積装置、金属源製造方法
US6080640A (en) Metal attachment method and structure for attaching substrates at low temperatures
US7042033B2 (en) ULSI MOS with high dielectric constant gate insulator
US4980307A (en) Process for producing a semiconductor device having a silicon oxynitride insulative film
US5946598A (en) Process of fabricating metal gate electrode
JPH08274336A (ja) 多結晶半導体薄膜トランジスタ及びその製造方法
JPH0444415B2 (ja)
US4708904A (en) Semiconductor device and a method of manufacturing the same
JPH033388B2 (ja)
US4121240A (en) Semiconductor device having a discharge-formed insulating film
JPH02280380A (ja) 半導体装置
KR20000023765A (ko) 고도핑된 영역에 대해 낮은 콘택저항을 갖는 반도체 소자
US3686544A (en) Mosfet with dual dielectric of titanium dioxide on silicon dioxide to prevent surface current migration path
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
Tanaka et al. Interface characteristics of the reactively sputtered Al2O3-Si structure
EP0408653A1 (en) Gate dielectric for a thin film field effect transistor
TW202614824A (zh) 具有調諧材料的氧化物半導體裝置
JPS63132479A (ja) 半導体装置
JPS6358824A (ja) 半導体装置の製造方法
JPH0621094A (ja) 半導体装置の製造方法
US20050233530A1 (en) Enhanced gate structure
JPS6241430B2 (ja)
JPH0614524B2 (ja) 半導体装置