JPH02285646A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02285646A
JPH02285646A JP1105863A JP10586389A JPH02285646A JP H02285646 A JPH02285646 A JP H02285646A JP 1105863 A JP1105863 A JP 1105863A JP 10586389 A JP10586389 A JP 10586389A JP H02285646 A JPH02285646 A JP H02285646A
Authority
JP
Japan
Prior art keywords
film substrate
resin
metal plate
semiconductor device
semiconductor pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1105863A
Other languages
English (en)
Other versions
JP2734463B2 (ja
Inventor
Hitoshi Horiuchi
整 堀内
Hajime Murakami
元 村上
Hiromichi Suzuki
博通 鈴木
Hajime Hasebe
一 長谷部
Kanji Otsuka
寛治 大塚
Masayuki Shirai
優之 白井
Takayuki Okinaga
隆幸 沖永
Koji Emata
江俣　孝司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP10586389A priority Critical patent/JP2734463B2/ja
Priority to US07/510,844 priority patent/US5032895A/en
Priority to KR1019900005995A priority patent/KR0154858B1/ko
Publication of JPH02285646A publication Critical patent/JPH02285646A/ja
Priority to US07/889,397 priority patent/US5304844A/en
Application granted granted Critical
Publication of JP2734463B2 publication Critical patent/JP2734463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/467—Multilayered additional interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/435—Shapes or dispositions of insulating layers on leadframes, e.g. bridging members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/442—Shapes or dispositions of multiple leadframes in a single chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、樹脂封止型半導体
装置に適用して有効な技術に関するものである。
〔従来の技術〕
実装密度が高い樹脂封止型半導体装置としてＱＦ　Ｐ　
（Ｑ　ｕａｄ　Ｆ　ｌａｔ　Ｐ　ａｃｋａｇｅ）構造の
面実装型がある。このＱＦＰ構造の樹脂封止型半導体装
置はタブ表面に搭載された半導体ペレットを樹脂封止部
（レジン）で封止している。前記タブは４方向に放射状
に複数本配置されたインナーリードの先端で囲まれた領
域内に配置される。インナーリードの他端側はアウター
リードと一体に構成される。前記タブ、インナーリード
、アウターリードの夫々は同一のリードフレームから形
成される。このリドフレームは打抜いて又はエツチング
で形成される。インナーリードの先端、半導体ペレット
の一 外部端子（ポンディングパッド）の夫々はボンティング
ワイヤで電気的に接続される。
前記ＱＦＰ構造の樹脂封止型半導体装置はアウターリー
トの本数（ピン数）が増加する傾向にある。
本発明者が開発中の樹脂封止型半導体装置は公知技術で
はないが２００本以上のアウターリードで構成される。
このように多ピン化がなされるＱＦＰ構造の樹脂封止型
半導体装置はリード間ピッチの制約により外形サイズが
増加されると共にリドが微細化される。特に、インナー
リードは半導体ペレットの搭載された位置に向って集中
するのでアウターリードに比べてさらに微細化される。
また、半導体ペレッ１−は高集積化によりサイズが縮小
されるので、インナーリートが長くなる。このリードの
微細化及びリード長の増加はインダクタンス成分を増大
する。リードのうち電源用リドには半導体ペレットの入
出力段回路が一度に動作した際に大電流か流れる。この
大電流は、前述のインダクタンス・へ分により、半導体
ぺしソトに搭載された回路で使用する電源に揺れを生じ
、電源ノイズを発生する。このため、半導体ペレットに
搭載された回路に誤動作が多発し、樹脂封止型半導体装
置の電気的信頼性を低下する。
このような技術課題を解決する技術として、特開昭６３
−２４６８５１号公報に記載される技術が有効である。
この技術はＱＦＰ構造の樹脂封止型半導体装置に電源用
金属板を設けたものである。
この電源用金属板はインナーリードに対向した位置に絶
縁材を介在させて配置される。電源用金属板は半導体ペ
レットの外部端子にその近傍においてボンディングワイ
ヤで電気的に接続される。また、電源用金属板は電源用
インナーリードの他端側にウェルド法により電気的に接
続される。つまり、電源用金属板は、電源用インナーリ
ードに電気的に並列に挿入され、電源用インナーリード
の抵抗値を低減することができる。したがって、ＱＦＰ
構造の樹脂封止型半導体装置は電源ノイズを前記電源用
金属板で吸収することができる。
〔発明が解決しようとする課題〕
本発明者は、前述のＱＦＰ構造の樹脂封止型半導体装置
において、次の問題点が生じることを見出した。
前記樹脂封止型半導体装置は、半導体ペレッｉ〜の外部
端子、電源用インナーリードの夫々と電源用金属板との
間をワイヤボンディング方式及びウェルド方式の２種類
め接続方式で接続する。このため、前記電源用金属板と
の接続構造が複雑になるので、ＱＦＰ構造の樹脂封止型
半導体装置の構造が複雑になるという問題があった。
また、前記ＱＦＰ構造の樹脂封止型半導体装置は、２度
の接続工程を必要とするので、製造プロセスが増加する
という問題があった。
また、前記ＱＦＰ構造の樹脂封止型半導体装置は、複数
種類の電源を使用する場合、前記電源用金属板を複数枚
積み重ねる必要が生じるので、ＱＦＰ構造の樹脂封止型
半導体装置の構造が複雑になるという問題があった。
また、前記ＱＦＰ構造の樹脂封止型半導体装置は、樹脂
封止部の全域に電源用金属板を設けるので、電源用金属
板の上下夫々の樹脂の接着面積が低下する。このため、
樹脂封止部に割れが生じるので、ＱＦＰ構造の樹脂封止
型半導体装置の耐湿性が劣化するという問題があった。
また、前記ＱＦＰ構造の樹脂封止型半導体装置は、樹脂
封止部の全域に電源用金属板を設けるので、樹脂封止の
際の樹脂の流出経路が低下する。
このため、樹脂の流出性が劣化され、ボイドの発生等、
ＱＦＰ構造の樹脂封止型半導体装置の歩留りが低下する
。
また、前記ＱＦＰ構造の樹脂封止型半導体装置は電源用
金属板及び絶縁材が打ち抜き加工で形成される。電源用
金属板の端面ば打ち抜き加工の際に延性があるのでパリ
として突出し、このパリは電源用金属板とインナーリー
ドとを短絡させる。
このため、ＱＦＰ構造の樹脂封止型半導体装置の電気的
信頼性が低下するという問題があった。
また、前記ＱＦＰ構造の樹脂封止型半導体装置は前記電
源用金属板の下面全域が露出される。電源用金属板のボ
ンディングワイヤのボンディング領域の表面は金（Ａｕ
）メッキ層が設けられる。ＡＵメッキ層はボンダビリテ
ィを向上する目的で設けられる。このため、前記電源用
金属板の下面全域にＡｕメッキ層が形成されるので、Ａ
ｕの使用量が増大し、ＱＦＰ構造の樹脂封止型半導体装
置の製造コストが増大するという問題があった。
また、前記ＱＦＰ構造の樹脂封止型半導体装置は電源用
金属板の下面と樹脂封止部との接着性が悪い。このため
、前記電源用金属板と樹脂封止部との界面に剥離が生じ
、この剥離は樹脂封止部の割れを誘発するので、ＱＦＰ
構造の樹脂封止型半導体装置の耐湿性を劣化させるとい
う問題があった。
本発明の目的は、樹脂封止型半導体装置の構造を簡単化
することが可能な技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置の製造プロ
セスを低減することが可能な技術を提供することにある
。
本発明の他の目的は、樹脂封止型半導体装置の耐湿性を
向上することが可能な技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置の電気的信
頼性を向上することが可能な技術を提供することにある
。
本発明の他の目的は、樹脂封止型半導体装置の歩留りを
向上することが可能な技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置の製造コス
トを低減することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
（１）ＱＦＰ構造の樹脂封止型半導体装置において、金
属板上に絶縁材を積層したフィルム基板上のほぼ中央部
に半導体ペレットを配置すると共に、このフィルム基板
上の周辺に前記フィルム基板の金属板と電気的に分離さ
れた状態でインナーリードを配置し、前記半導体ペレッ
トの外部端子のうち電源用外部端子と前記フィルム基板
の金属板の中央部との間、前記インナーリードのうち電
源用インナーリードと前記金属板の周辺部との間の夫々
をボンディングワイヤで電気的に接続する。
（２）前記（１）のフィルム基板の金属板を同一平面上
において電源の種類毎に複数に分割する。
（３）前記（１）のフィルム基板の周辺部分に複数個の
貫通孔を設ける。
（４）前記（１）のフィルム基板の前記樹脂の注入口の
近傍に切欠部を設ける。
（５）前記（１）のフィルム基板は平面形状を方形状で
構成し、このフィルム基板の方形状のすべての角部に切
欠部を設ける。
（６）前記（１）のフィルム基板の周辺部のうち前記電
源用外部端子と電源用インナーリードとの間の領域以外
の領域を除去する。
（７）前記（１）のフィルム基板の絶縁材を金属板に比
べて若干大きなサイズで構成する。
（８）前記（１）のＱＦＰ構造の樹脂封止型半導体装置
の形成方法において、金属板上にボンディング用開口を
有する絶縁材を積層したフィルム基板を形成する工程と
、このフィルム基板の露出する金属板下の表面を被覆材
で覆う工程と、前記フィルム基板の絶縁材のボンディン
グ用開口から露出する金属板上の表面に金属メッキ層を
形成する工程と、前記フィルム基板上のほぼ中央部に半
導体ペレットを配置すると共に、このフィルム基板上の
周辺に前記フィルム基板の金属板と電気的に分離された
状態で前記インナーリードを配置する工程と、前記半導
体ペレットの外部端子のうち電源用外部端子と前記フィ
ルム基板の金属板の中央部との間、前記インナーリード
のうち電源用インナーリードと前記金属板の周辺部との
間の夫々を前記金属メッキ層を介在させてボンディング
ワイヤで電気的に接続する工程と、前記フィルム基板、
半導体ペレット、インナーリードの夫々を樹脂で封止す
る工程とを備える。
（９）前記（８）のフィルム基板の金属板は前記絶縁材
、被覆材の夫々に比べて小さいサイズで構成される。
（１０）前記（１）乃至（９）の半導体ペレットはフィ
ルム基板の絶縁材を除去した金属板の表面上に搭載され
る。
（１１）前記（１）乃至（９）の半導体ペレットはフィ
ルム基板の絶縁材の表面上に搭載され、前記フィルム基
板の金属板の露出する表面上に金属メッキ層を設ける。
〔作　　用〕
上述した手段（１）によれば、夫々異なる接続位置の関
係にある前記電源用外部端子と金属板との間、電源用イ
ンナーリードと金属板との間を１つのワイヤボンディン
グ方式で接続する（ウェルド方式をなくす）ことができ
るので、この接続構造を単純化し、ＱＦＰ構造の樹脂封
止型半導体装置の構造を簡単化することができる。また
、前記電源用外部端子と金属板との間、電源用インナリ
ードと金属板との間の夫々を１度のワイヤボンディング
工程で接続することができるので、接続工程数を低減し
、ＱＦＰ構造の樹脂封止型半導体装置の製造プロセスを
低減することができる。また、前記フィルム基板の金属
板は、前記電源用外部端子と電源用アウターリードとの
間のインダクタンス成分を低減し、電源ノイズを低減す
ることができるので、半導体ペレットの誤動作を低減し
、ＱＦＰ構造の樹脂封止型半導体装置の電気的信頼性を
向上することができる。また、前記フィルム基板の金属
板は、半導体ペレットの裏面々積を実質的に増加し、半
導体ペレットで発生した熱を広い面積で樹脂封止部を通
して外部に放出することができるので、ＱＦＰ構造の樹
脂封止型半導体装置の放熱効率を向上することができる
。
上述した手段（２）によれば、前記フィルム基板の金属
板の層数を低減し、フィルム基板の構造を単純化するこ
とができるので、樹脂封止型半導体装置の構造を簡単化
することができる。
上述した手段（３）によれば、前記フィルム基板上、フ
ィルム基板下の夫々の樹脂を前記貫通孔を通して接着す
ることができるので、樹脂封止部の割れやフィルム基板
と樹脂との剥離を防止し、ＱＦＰ構造の樹脂封止型半導
体装置の耐湿性を向上することができる。
上述した手段（４）によれば、前記フィルム基板の上下
間に流れる樹脂の流出経路を増加し、樹脂の流出性を良
好な方向に向上することができるので、ボイドの発生を
低減し、ＱＦＰ構造の樹脂封止型半導体装置の歩留りを
向上することができる。
上述した手段（５）によれば、前記フィルム基板の上下
間に流れる樹脂の流出経路をさらに増加すると共に、樹
脂の流出経路に対称性を持たせ、樹脂の流出性をより良
好な方向に向上することができるので、ＱＦＰ構造の樹
脂封止型半導体装置の歩留りを向上することができる。
上述した手段（６）によれば、前記フィルム基板上、フ
ィルム基板下の夫々の樹脂をフィルム基板の周辺部を除
去した領域で接着することができるので、樹脂封止部の
割れやフィルム基板と樹脂との剥離を防止し、ＱＦＰ構
造の樹脂封止型半導体装置の耐湿性を向上することがで
きると共に、前記フィルム基板の上下間に流れる樹脂の
流出経路を増加し、樹脂の流出性を良好な方向に向上す
ることができるので、ボイドの発生を低減し、ＱＦＰ構
造の樹脂封止型半導体装置の歩留りを向上することがで
きる。
上述した手段（７）によれば、前記フィルム基板の打ち
抜き加工の際に、打ち抜き工具が金属板に当接せず、金
属板の端面のパリの発生がないので、金属板とインナー
リードとの間の短絡を防止し、ＱＦＰ構造の樹脂封止型
半導体装置の電気的信頼性を向上することができる。ま
た、前記フィルム基板の金属板の端部とインナーリード
との間の離隔距離を前記＃！！縁材で増加することがで
きるので、両者間の短絡を防止し、ＱＦＰ構造の樹脂封
止型半導体装置の電気的信頼性を向上することができる
。
上述した手段（８）によれば、前記フィルム基板の絶縁
材に形成されたボンディング用開口で規定された金属板
上の表面にのみ金属メッキ層を形成することができるの
で、前記金属メッキ層の使用量を低減し、ＱＦＰ構造の
樹脂封止型半導体装置の製造コストを低減することがで
きる。
上述した手段（９）によれば、前記フィルム基板の金属
板の端部を被覆材で覆うことができるので、より金属メ
ッキ層の使用量を低減し、ＱＦＰ構造の樹脂封止型半導
体装置の製造コストを低減することができる。
上述した手段（１０）によれば、前記フィルム基板の絶
縁材に相当する分、半導体ペレットの裏面側の熱放出経
路の熱抵抗を低減することができるので、ＱＦＰ構造の
樹脂封止型半導体装置の放熱効率を向上することができ
る。
上述した手段（１１）によれば、前記フィルム基板の半
導体ペレットの配置面積に相当する分、前記金属メッキ
層が設けられる領域を低減することができるので、ＱＦ
Ｐ構造の樹脂封止型半導体装置の製造コストを低減する
ことができる。
以下、本発明の構成について、Ｑ’ＦＰ構造を採用する
樹脂封止型半導体装置に本発明を適用した実施例ととも
に説明する。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
〔発明の実施例〕
（実施例１） 本発明の実施例■であるＱＦＰ構造を採用する樹脂封止
型半導体装置を第１図（要部平面図）、第２図（第１図
のｎ−ｎ切断線で切った断面図）の夫々で示す。
ＱＦＰ構造を採用する樹脂封止型半導体装置１は、第１
図及び第２図に示すように、フィルム基板４上に半導体
ペレット（半導体チップ）２、インナーリード３Ａの夫
々が配置される。半導体ペレット２は平面形状が方形状
（本実施例においては実質的に正方形状）で構成される
。インナーリード３Ａは、前記半導体ペレット２を中心
とし、４方向に放射状に配置される。つまり、半導体ペ
レット２はインナーリード３Ａの先端（ベレット側の一
端）で周囲を規定された領域内に配置される。
前記インナーリード３Ａの他端側はアラターリＦ（ピン
）３Ｂに一体に構成される。前記半導体ペレット２、イ
ンナーリード３Ａ、フィルム基板４の夫々は樹脂封止部
（レジン）５で気密封止される。
樹脂封止部５はその各辺が前記半導体ペレット２の方形
状の各辺にほぼ平行な平面形状が方形状で構成される。
本実施例ＩのＱＦＰ構造を採用する樹脂封止型半導体装
置１は、４０Ｘ４０［ｍｍ２］の外形サイズ（樹脂封止
部５のサイズ）で構成され、２３２本のアウターリード
３Ｂを備えている。樹脂封止部５の厚さは約４［ｍｍ］
で構成される。
前記半導体ペレット２は例えば単結晶珪素で形成される
。これに限定されないが、半導体ペレット２は、約１１
．４Ｘ１１．４［ｍｍ２］のペレットサイズで構成され
、約０．４［ｍｍ］の厚さで構成される。半導体ペレッ
ト２の表面の素子形成面には複数の半導体素子で形成さ
れた所定の回路が搭載される。これに限定されないが、
半導体ペレット２はＣＭＯＳゲートアレイで構成される
。
前記インナーリード３Ａの先端は半導体ペレット２の各
辺に沿ってそれに対向して配列される。
インナーリード３Ａは前述のように半導体ペレット２を
中心に放射状に４方向に配置され、このＱＦＰ構造を採
用する樹脂封止型半導体装置１は所謂４方向リード構造
で構成される。インナーリード３Ａ、アウターリード３
Ｂの夫々は例えばＦｅＮｉ合金（例えば４２又は５０［
％］のＮｉを含有）で構成される。インナーリード３Ａ
、アウターリード３Ｂの夫々は同一のリードフレームか
ら形成される。リードフレームは前記合金板を打ち抜き
加工又はエツチング加工することにより形成される。イ
ンナーリード３Ａ、アウターリード３Ｂの夫々は例えば
０゜１５［ｍｍ］の厚さで形成される。
また、前記インナーリード３Ａ、アウターリド３Ｂの夫
々はＣｕ合金又は無酸素銅（○ＦＣ）で形成してもよい
。
インナーリード３Ａのうち、基準電源電圧Ｖｓｓが印加
されるインナーリード３Ａはフィルム基板４の周辺部と
重なる程度に他のインナーリード３Ａに比べて短く構成
される。基準電源電圧Ｖｓｓは例えば半導体ペレット２
に搭載された回路の基準電位０　［Ｖ］である。半導体
ペレット２の回路には長い（短くてもよい）インナーリ
ード３Ａを介在させて動作電源電圧ｖｃｃが供給される
。動作電源電圧Ｖｃｃは例えば回路の動作電圧５［ｖ］
である。
前記インナーリード３Ａの先端、前記半導体ペレット２
の図示しない外部端子（ポンディングパッド）の夫々は
ボンディングワイヤ６を介在させて電気的に接続される
。ボンディングワイヤ６は例えばＡｕワイヤを使用し、
このＡｕワイヤは例えば３０〜３２［μｍ］程度の直径
のものを使用する。ボンディングワイヤ６はこれに限定
されないがポールボンディング方式又はウェッジボンデ
ィング方式でボンディングされる。インナーリード３Ａ
の前記ボンディングワイヤ６の一端が接続されるボンデ
ィング領域の表面には第２図に示すように金属メッキ層
８が設けられる。この金属メッキ層８は、例えばＡｇメ
ッキ層で形成し、例えば約５〜１０［μｍ］程度の膜厚
で形成する。金属メッキ層８はインナーリード３Ａとボ
ンディングワイヤ６とのボンダビリティを向上する目的
で形成される。半導体ペレット２の外部端子は、図示し
ないが、基本的に、アルミニウム合金膜で形成される。
このアルミニウム合金膜は半導体ペレット２に搭載され
る回路間を接続する配線と同一導電層で形成される。前
記外部端子の前記ボンディングワイヤ６の他端が接続さ
れる領域の表面には少なくともボンダビリティを向上す
る金属膜を形成する。
前記フィルム基板４は、第２図に示すように、上層側（
ペレット搭載側）から絶縁材４Ａ、金属板４Ｂ、被覆材
４Ｃの夫々を積み重ねた多層構造で構成される。本実施
例のフィルム基板４は同第２図に示すように３層構造で
構成される。
前記フィルム基板４の絶縁材４Ａは金属板４Ｂの半導体
ペレット２の搭載側の表面上に接着される。この絶縁材
４Ａは主に金属板４Ｂ、インナリード３Ａの夫々を電気
的に分離する目的で構成される。絶縁材４Ａは、ガラス
エポキシ系樹脂フィルムで形成され、例えば約　１．０
［ｍｍｌの厚さで形成される。絶縁材４Ａは、樹脂封止
部５の平面サイズに比べて小さいサイズを有し、この樹
脂封止部５のほぼ全域に設けられる。絶縁材４Ａは例え
ば約３８Ｘ３８［ｍｍ２１程度の大きなサイズで構成さ
れる。
前記絶縁材４Ａ、インナーリード３Ａの夫々は図示しな
い接着層で接着される。この接着層は例えば約２０［μ
ｍ］程度の膜厚を有するテープ状のエポキシ系樹脂接着
剤を使用する。このテープ状のエポキシ系樹脂接着剤は
少なくとも絶縁材４Ａ、インナーリード３Ａの夫々が重
合する全域に設けられる。第１図に示すように、樹脂封
止部５の角部から半導体ペレット２の角部近傍まで、各
インナーリード３Ａに沿ってテープ支持用リート３Ｃが
設けられる。このテープ支持用リード３Ｃは前記インナ
ーリード３Ａ、アウターリード３Ｂの夫々と同一のリー
ドフレームから形成される。テプ支持用リード３Ｃは、
前記テープ状のエポキシ系接着剤の糊代として使用され
、インナーリード３Ａの位置のばらつきを低減できるよ
うに構成される。
前記絶縁材４Ａの中央部分にはペレット搭載用開口４Ｋ
が構成され、このペレット搭載用開口４には下層の金属
板４Ｂの表面を露出させる。前記半導体ペレット２はこ
のペレット搭載用開口４にで規定された領域内において
金属板４Ｂの表面上に搭載される。ペレット搭載用開口
４にで規定された領域内において金属板４Ｂの表面上に
は金属メッキ層７が設けられる。金属メッキ層７は例え
ばＮ１メッキ層、Ａｕメッキ層の夫々を順次積層した複
合メッキ層で形成する。Ｎ３メッキ層は、Ａｕメッキ層
の量を低減し、かつ金属板４Ｂの表面とＡｕメッキ層と
の接着性を向上する。Ｎｉメッキ層は例えば１〜８［μ
ｍ］程度の膜厚で形成される。Ａｕメッキ層は、ボンダ
ビリティを向上し、かつ半導体ペレット２の裏面とＡｕ
−８ｉ共品合金を形成する目的で形成される。Ａｕメッ
キ層は例えば０．３〜１．０［μｍ］程度の膜厚で形成
する。
Ａｕメッキ層はＮ１メッキ層との拡散量が多い場合に１
．０［μｍ１以上の膜厚で形成する。つまり、前記半導
体ペレット２、金属板４Ｂの夫々は、前記金属メッキ層
７を介在させ、Ａｕ−８ｉ共品合金層を形成して固着さ
れる。また、両者は樹脂ペースト等の接着剤によって接
着してもよい。
前記フィルム基板４の絶縁材４Ａの前記ペレット搭載用
開口４にの周囲の近傍にはボンディング用開口４Ｄが配
置される。このボンディング用開口４Ｄは半導体ペレッ
ト２の基準電源電圧Ｖｓｓが印加される外部端子の近傍
に配置される。これに限定されないが、本実施例におい
てはボンディング用開口４Ｄは８個配置される。一方、
絶縁材４Ａの周辺部分（アウターリート３Ｂの近傍）に
はボンディング用開口４Ｅが配置される。このボンディ
ング用開口４Ｅは前述の基準電源電圧Ｖｓｓが印加され
る短いインナーリード３Ａの先端の近傍に配置される。
このボンディング月間ＣＩ＋　４１）、前記ボンディン
グ用開口４Ｅの夫々はこれに限定されないが例えば直径
　１．０［ｍｍｌの貫通穴で形成される。つまり、ボン
ディング用開口４Ｄ、４Ｅの夫々は金属板４Ｂの表面を
露出させる。前記ボンディング用開口４Ｄは半導体ペレ
ット２の基準電源電圧Ｖｓｓが印加される外部端子、金
属板４Ｂの夫々を電気的に接続する開口として使用され
る。
同様に、前記ボンディング用開口４Ｅは基準電源電圧Ｖ
ｓｓが印加されるインナーリード３Ａ、金属板４Ｂの夫
々を電気的に接続する開口として使用される。この外部
端子と金属板４Ｂとの間の接続、インナーリード３Ａと
金属板４Ｂとの間の接続の夫々はボンディングワイヤ６
で行われる。このボンディングワイヤ６は前記半導体ペ
レット２の信号、動作電源電圧Ｖｃｃの夫々が印加され
る外部端子とインナーリード３Ａとの間を接続するボン
ディングワイヤ６と同一のものが使用される。これらの
ボンディングワイヤ６は同一ボンディング工程において
ボンディングされる。
前記基準電源電圧Ｖｓｓが印加される外部端子、インナ
ーリード３Ａの夫々に接続された金属板４Ｂは前記外部
端子、インナーリード３Ａの夫々の間を電気的に接続す
る基準電源電圧用配線として使用される。この基準電源
電圧用配線として使用される金属板４Ｂは、第１図に示
すように、１本のインナーリード３Ａの幅寸法に比へて
がなり大きな幅寸法で構成される。単純計算よれば、金
属板４Ｂは２３２本のインナーリート３Ａに対応した面
積で形成され、基準電源電圧Ｖｓｓが印加されるインナ
ーリード３Ａは８本配置されるので、基準電源電圧Ｖｓ
ｓが印加される１本のインナーリード３Ａに対して金属
板４Ｂの幅寸法は２９本分のインナーリード３の幅寸法
とそれらの離隔寸法とを加算した寸法に相当する。
前記金属板４Ｂは、電気伝導性が良好な材料で形成され
、これに併せて熱伝感性を有する材料であれば最適であ
る。つまり、金属板４Ｂは、前述のように基準電源電圧
用配線として使用されるので、抵抗値が小さい方が良い
。また、金属板４Ｂは、半導体ペレット２に搭載された
回路動作で発生する熱を半導体ペレット２の裏面（回路
搭載面と対向する面）側から樹脂封止部５を介在させて
その外部に放熱できるように、熱抵抗値が小さい方が良
い。半導体ペレット２が直接搭載された金属板４Ｂ（基
準電源電圧用配線として使用される金属板４Ｂとは同層
であるが電気的に分離される）は、半導体ペレット２の
平面々積に比べて若干大きなサイズで形成され、広い面
積で半導体ペレット２で発生した熱を外部に放熱できる
ように構成される。この金属板４Ｂは例えばＣｕ板（Ｃ
ｕ箔）で形成し、このＣｕ板は約０．６〜０．８［ｍｍ
コの厚さで形成される。
前記金属板４Ｂは同一層において複数個に分割される。
本実施例において、金属板４Ｂは４分割される（半導体
ペレット２の搭載された領域を含めると５分割される）
。本実施例においては４分割された金属板４Ｂの夫々は
同一基準電源電圧用配線として使用される。これに限定
されないが、前記分割された金属板４Ｂは入力段回路用
、出力段回路用、内部回路用の夫々に分けて使用するこ
とができる。また、分割された金属板４Ｂは基準電源電
圧用配線、動作電源電圧用配線の夫々に分けて使用する
こともできる。つまり、同一層内において分割された金
属板４Ｂの夫々には複数電源の夫々が印加される。
前記金属板４Ｂは、絶縁材４Ａの平面形状と実質的に同
一形状で形成され、絶縁材４Ａの平面サイズに比べて例
えば０　、２　［ｍ　ｍ］程度以上小さく形成される。
この金属板４Ｂのサイズの縮小化の制御は後述するがエ
ツチング等により行う。金属板４Ｂのサイズの縮小化は
、フィルム基板４の外形の打ち抜き加工の際に、フィル
ム基板４の端面において、金属板４Ｂがその延性により
パリが生じることを防止する目的で行われる。このパリ
の発生はフィルム基板４の端面において金属板４Ｂとイ
ンナーリード３Ａとの短絡を生じる。前記金属板４Ｂの
サイズの縮小化は結果的に金属板４Ｂとインナーリード
３Ａとの離隔寸法を絶縁材４Ａを介在させて増加するこ
とができる。
前記フィルム基板４の被覆材４Ｃは前記金属板４Ｂの前
記絶縁材４Ａが接着された面と異なる裏面に接着される
。この被覆材４Ｃは例えば絶縁性を有する約１０〜２０
［μｍ］程度の膜厚を有するソルダーレジスト膜（例え
ば熱硬化性樹脂膜）で形成される。この被覆材４Ｃは、
前記金属板４Ｂの絶縁材４Ａ側の表面のうち、ボンディ
ング用開口４Ｄ、４Ｅ、ペレット搭載用開口４にの夫々
で規定された領域内のみ金属メッキ層フを形成するメッ
キ用マスクとして使用される。また、被覆材４Ｃはフィ
ルム基板４と樹脂封止部５との接着性を金属板４Ｂに比
べて向上することができる。
前記被覆材４Ｃは絶縁材４Ａの平面形状と実質的に等し
く実質的に同一サイズで形成される。つまり、被覆材４
Ｃは、前記金属板４Ｂの平面サイズに比べて大きく形成
され、金属板４Ｂの端面を被覆する。つまり、被覆材４
Ｃは前記金属メッキ層７の不要な領域をより低減するこ
とができる。
フィルム基板４は第１図及び第２図に示すように複数の
貫通孔４Ｆが配置される。貫通孔４Ｆは、フィルム基板
４の絶縁材４Ａ、金属板４Ｂ、被覆材４Ｃの夫々を通し
て、フィルム基板４の上下夫々の樹脂封止部５を密着さ
せる。貫通孔４Ｆは、これに限定されないが、フィルム
基板４のボンディング用開口４Ｄ、４Ｅの夫々で規定さ
れた領域内において、規則的に複数個配置される。この
貫通孔４Ｆは、前記フィルム基板４の端部と同様に、絶
縁材４Ａに形成される貫通孔（４ｆ）に比べて金属板４
Ｂに形成される貫通孔を大きく形成する。
また、貫通孔’４Ｆのうち金属板４Ｂに形成される貫通
孔の表面は被覆材４Ｃで被覆される。この貫通孔４Ｆは
、これに限定されないが、前記ボンディング用開口４Ｄ
、４Ｆのサイズと実質的に同一サイズで形成される。
また、第１図に示すように、ＱＦＰ構造の樹脂封止型半
導体装置１は、樹脂封止の際の樹脂の注入口（レジンゲ
ート）を図中左上に配置し、右下に（矢印Ｇ方向に）向
って樹脂を注入する方式を採用する。つまり、樹脂の注
入口は樹脂封止部５の１つの角部に配置される。樹脂の
注入口である樹脂封止部５の角部は他の角部に比べて欠
けており、又タイ／＜−３Ｃの形状も他の角部と異なっ
ており、樹脂の注入口のサイズが大きく取れるように構
成される。このような注入方式を採用するＱＦＰ構造の
樹脂封止型半導体装置１は前記フィルム基板４の前記樹
脂の注入口に対向するその近傍に切欠部４Ｇが設けられ
る。切欠部４Ｇはフィルム基板４の各辺に対して約４５
度の角度を持ってフィルム基板４の角部を切り落した形
状で構成される。
切欠部４Ｇはフィルム基板４の角部から各辺に沿って約
５〜６　［ｍ　ｍコの寸法で切り落される。この切欠部
４Ｇは、樹脂封止の際にフィルム基板４の上下間に流れ
る樹脂の流出経路の断面サイズに増加することができる
。つまり、切欠部４Ｇは、樹脂封止の際の金型（樹脂封
止部５に相当する）の大半の領域を占有するフィルム基
板４で樹脂の流れが阻止されないように、そしてボイド
が発生しないように構成される。
また、前記フィルム基板４は、前記樹脂の注入口の近傍
以外の他のすべての角部に前記切欠部４Ｇと実質的に同
様の切欠部４Ｈ１４■、４Ｊの夫々が設けられる。つま
り、フィルム基板４は、すべての角部に切欠部４Ｇ〜４
Ｊを形成し、対称性を持たせてより樹脂の流れを良好に
するように構成される。また、これらの切欠部４Ｇ〜４
Ｊは、フィルム基板４に形成された貫通孔４Ｆと同様に
、フィルム基板４の上下夫々の樹脂封止部５の接着性を
向上することができる。
前記樹脂封止部５は例えばフェノール硬化型エポキシ系
樹脂で形成される。このフェノール硬化型エポキシ系樹
脂にはシリコーンゴム及びフィラーが添加される。シリ
コーンゴムはフェノール硬化型エポキシ系樹脂の熱膨張
率を低下させる作用がある。フィラーは、酸化珪素粒で
形成され、同様にフェノール硬化型エポキシ系樹脂の熱
膨張率を低下させる作用がある。すなわち、このフェノ
ール硬化型エポキシ系樹脂は低熱膨張を有するので低応
力化される。
次に、前記ＱＦＰ構造の樹脂封止型半導体装置１の形成
方法について、第３図乃至第９図（各形成工程毎に示す
要部断面図）を用いて簡単に説明する。
まず、フィルム基板４の基材の一部となる絶縁材４Ａを
用意する。絶縁材４Ａは、複数個のＱＦＰ構造の樹脂封
止型半導体装置１のフィルム基板４の絶縁材４Ａを形成
できるように、テープ状に形成される。絶縁材４Ａには
予じめペレット搭載用開口４Ｋ、ボンディング用開口４
Ｄ、４Ｅ、貫通孔４Ｆの一部となる貫通孔４ｆの夫々が
形成される。このペレット搭載用開口４Ｋ、ボンディン
グ用開口４Ｄ、４Ｅ、貫通孔４ｆの夫々は例えば打ち抜
き加工により形成される。
次に、第３図に示すように、前記絶縁材４Ａの裏面に金
属板４Ｂを接着する。金属板４Ｂは、絶縁材４Ａに接着
性を有する場合にはそのまま貼付け、絶縁材４Ａに接着
性を有しない場合には接着剤を介在させて絶縁材４Ａを
貼付る。
次に、第４図に示すように、前記金属板４Ｂにパターン
ニングを施し、前記第１図の平面図に示す形状つまり金
属板４Ｂの外形を規定しかつ貫通孔４Ｆの一部となる貫
通孔を金属板４Ｂに形成する。金属板４Ｂは、フォトリ
ソグラフィ技術で形成されたエツチングマスクを使用し
、等方性エツチングを用いてパターンニングされる。フ
ィルム基板４の外形となる金属板４Ｂの端面ば後に規定
されるフィルム基板４の外形寸法に比べて若干小さいサ
イズで形成される。この金属板４Ｂのサイズの縮小化は
、エツチングのサイ１−エツチングにより、又予じめエ
ツチングマスクのサイズを縮小することにより行うこと
ができる。この金属板４Ｂの端面の寸法の縮小化と共に
、金属板４Ｂに形成される貫通孔は前記絶縁材４Ａの貫
通孔４ｆに比べて大きいサイズで形成される。この金属
板４Ｂに貫通孔を形成することにより、前記絶縁材４Ａ
に形成された貫通孔４ｆと共にフィルム基板４の貫通孔
４Ｆがほぼ完成する。また、金属板４Ｂのパターンニン
グにより金属板４Ｂを複数の電源毎に複数個に分割する
ことができる。
次に、第５図に示すように、前記金属板４Ｂの露出する
表面上に被覆材４Ｃを形成する。この被覆材４Ｃは、ソ
ルダーレジスト膜例えば熱硬化性樹脂膜を塗布し、硬化
させることにより形成される。また、この熱硬化性樹脂
は金属板４Ｂの表面にのみ選択的に塗布される。
次に、前記金属板４Ｂのペレット搭載用開口４Ｋ、ボン
ディング用開口４Ｄ、４Ｅの夫々で規定された領域内の
露出する金属板４Ｂの表面上に金属メッキ層７を形成す
る。この金属メッキ層７の形成に際しては前記絶縁材４
Ａ及び被覆材４Ｃをメッキ用マスクとして使用する。し
たがって、金属メッキ層７は前記規定された領域の少な
い領域において形成される。
次に、第６図に示すように、主に前記絶縁材４Ａの外形
となる領域を機械加工で打ち抜き、フィルム基板４を形
成する。このフィルム基板４の金属板４Ｂは、絶縁材４
Ａの外形の打ち抜かれた領域に比べて小さいサイズで形
成されているので、前記打ち抜きの際の工具が金属板４
Ｂに当接せず、パリの発生がなくなる。
なお、前記フィルム基板４の貫通孔４Ｆの形成に際し、
被覆材４Ｃが貫通孔４Ｆ内を埋込む等の支障を生じる場
合は、絶縁材４Ａに形成される貫通孔４ｆをフィルム基
板４の外形の打ち抜きと共４〇− に打ち抜き加工で形成してもよい。
次に、第７図に示すように、前記フィルム基板４の絶縁
材４Ａの表面上にインナーリード３Ａを接着する。この
フィルム基板４へのインナーリード３Ａの接着は絶縁材
４Ａの表面に貼り付けられた図示しないエポキシ系接着
剤により行われる。
この工程において、インナーリード３Ａはアウターリー
ド３Ｂと共に前記第１図に一点鎖線で示すタイバー３Ｄ
を介在させてリードフレームに支持された状態である。
前記リードフレームは打ち抜き加工又はエツチング加工
により形成され、インナーリード３Ａの先端側の表面に
はリードフレームの形成工程において予じめ金属メッキ
Ｍ８が形成される。
次に、第８図に示すように、前記フィルム基板４のペレ
ット搭載用開口４にで規定された領域内の金属板４Ｂの
表面に半導体ペレット２を搭載する。この半導体ペレッ
ト２は金属メッキ層７ヲ１在させて金属板４Ｂの表面に
固着される。
次に、第９図に示すように、ボンディング工程を施し、
半導体ペレット２の外部端子、インナーリード３Ａの夫
々の間をボンディングワイヤ６で電気的に接続する。こ
の接続と共に、このボンディング工程は、半導体ペレッ
ト２の基準電源電圧Ｖｓｓが印加される外部端子とフィ
ルム基板４の金属板４Ｂとの間、基準電源電圧Ｖｓｓが
印加されるインナーリード３Ａと金属板４Ｂとの間の夫
々をボンディングワイヤ６で電気的に接続する。前者の
接続はボンディング用開口４Ｄを通して、後者の接続は
ボンディング用開口４Ｅを通して夫々行う。
次に、前記フィルム基板４、半導体ペレット２、インナ
ーリード３Ａの夫々を樹脂で封止し、樹脂封止部５を形
成する。
次に、前記樹脂封止部５の外部に突出するアウターリー
ド４Ｂをタイバー３Ｄから切り離すと共に成型し、前記
第１図及び第２図に示すＱＦＰ構造の樹脂封止型半導体
装置１を形成する。
このように、ＱＦＰ構造の樹脂封止型半導体装置１にお
いて、金属板４Ｂ上に絶縁材４Ａを積層したフィルム基
板４上のほぼ中央部に半導体ペレット２を配置すると共
に、このフィルム基板４上の周辺に前記フィルム基板４
の金属板４Ｂと電気的に分離された状態でインナーリー
ド３Ａを配置し、前記半導体ペレット２の外部端子のう
ち基準電源電圧Ｖｓｓ用外部端子と前記フィルム基板４
の金属板４Ｂの中央部との間、前記インナーリード３Ａ
のうち基準電源電圧Ｖｓｓ用インナーリート３Ａと前記
金属板４Ｂの周辺部との間の夫々をボンディングワイヤ
６で電気的に接続する。この構成により、夫々異なる接
続位置の関係にある前記基準電源電圧Ｖｓｓ用外部端子
と金属板４Ｂとの間、基準電源電圧Ｖｓｓ用インナーリ
ード３Ａと金属板４Ｂとの間を１つのワイヤボンディン
グ方式で接続する（ウェルド方式をなくす）ことができ
るので、この接続構造を単純化し、ＱＦＰ構造の樹脂封
止型半導体装置１の構造を簡単化することができる。
また、前記基準電源電圧Ｖｓｓ用外部端子と金属板４Ｂ
との間、基準電源電圧Ｖｓｓ用インナーリード３Ａと金
属板４Ｂとの間の夫々を１度のワイヤボンディング工程
で接続することができるので、接続工程数を低減し、Ｑ
ＦＰ構造の樹脂封止型半導体装置１の製造プロセスを低
減することができる。
また、前記フィルム基板４の金属板４Ｂは、前記基準電
源電圧Ｖｓｓ用外部端子と基準電源電圧Ｖｓｓ用アウタ
ーリード３Ａとの間のインダクタンス成分を低減し、電
源ノイズを低減することができるので、半導体ペレット
２の誤動作を低減し、ＱＦＰ構造の樹脂封止型半導体装
置１の電気的信頼性を向上することができる。また、前
記フィルム基板４の金属板４Ｂは、半導体ペレット２の
裏面々積を実質的に増加し、半導体ペレット２で発生し
た熱を広い面積で樹脂封止部５を通して外部に放出する
ことができるので、ＱＦＰ構造の樹脂封止型半導体装置
１の放熱効率を向上することができる。
また、前記フィルム基板４の金属板４Ｂを同一平面上に
おいて電源の種類毎に複数の分割する。
この構成により、前記フィルム基板４の金属板４Ｂの暦
数を低減しく単層化し）、フィルム基板の構造を単純化
することができるので、ＱＦＰ構造の樹脂封止型半導体
装置１の構造を簡単化することができる。
また、前記フィルム基板４の周辺部分に複数個の貫通孔
４Ｆを設ける。この構成により、前記フィルム基板４上
、フィルム基板４下の夫々の樹脂封止部５の樹脂を前記
貫通孔４Ｆを通して接着することができるので、樹脂封
止部５の割れやフィルム基板４と樹脂との剥離を防止し
、ＱＦＰ構造の樹脂封止型半導体装置１の耐湿性を向上
することができる。
また、前記フィルム基板４の前記樹脂の注入口の近傍に
切欠部４Ｇを設ける。この構成により、前記フィルム基
板４の上下間に流れる樹脂の流出経路を増加し、樹脂の
流出性を良好な方向に向上することができるので、ボイ
ドの発生を低減し、ＱＦＰ構造の樹脂封止型半導体装置
１の歩留りを向上することができる。
また、前記フィルム基板４は平面形状を方形状で構成し
、このフィルム基板４の方形状のすべての角部に切欠部
４Ｇ、４Ｈ１４■、４Ｊの夫々を設ける。この構成によ
り、前記フィルム基板４の上下間に流れる樹脂の流出経
路をさらに増加すると共に、樹脂の流出経路に対称性を
持たせ、樹脂の流出性をより良好な方向に向上すること
ができるので、ＱＦＰ構造の樹脂封止型半導体装置１の
歩留りをより向上することができる。
また、前記フィルム基板４の絶縁材４Ａを金属板４Ｂに
比べて若干大きなサイズで構成する。この構成により、
フィルム基板４の外形の打ち抜きの際に金属板４Ｂに打
ち抜き工具が当接せず金属板４Ｂの端面にパリが発生し
ないので、フィルム基板４の金属板４Ｂとインナーリー
ド３Ａとの短絡を防止し、ＱＦＰ構造の樹脂封止型半導
体装置１の電気的信頼性を向上することができる。また
、前記フィルム基板４の金属板４Ｂの端部とインナーリ
ード３Ａとの間の離隔距離を前記絶縁材４Ａで増加する
ことができるので、両者間の短絡を防止し、よりＱＦＰ
構造の樹脂封止型半導体装置１の電気的信頼性を向上す
ることができる。
また、前記ＱＦＰ構造の樹脂封止型半導体装置１の形成
方法において、金属板４Ｂ上にボンディング用開口４Ｄ
、４Ｅの夫々を有する絶縁相４Ａを積層したフィルム基
板４を形成する工程と、このフィルム基板４の露出する
金属板４Ｂ下の表面を被覆材４Ｃで覆う工程と、前記フ
ィルム基板４のボンディング用開口４Ｄ、４Ｅの夫々か
ら露出する金属板４Ｂ上の表面に金属メッキ層７を形成
する工程と、前記フィルム基板４上のほぼ中央部に半導
体ペレット２を配置すると共に、このフィルム基板４上
の周辺に前記フィルム基板４の金属板４Ｂと電気的に分
離された状態で前記インナリード３Ａを配置する工程と
、前記半導体ペレット２の外部端子のうち基準電源電圧
Ｖｓｓ用外部端子と前記フィルム基板４の金属板４Ｂの
中央部との間、前記インナーリード３Ａのうち基準電源
電圧Ｖｓｓ用インナーリード３Ａと前記金属板４Ｂの周
辺部との間の夫々を前記金属メッキ層７を介在させてボ
ンディングワイヤ６で電気的に接続する工程と、前記フ
ィルム基板４、半導体ペレット２、インナーリード３Ａ
の夫々を樹脂封止部５で封止する工程とを備える。この
構成により、前記フィルム基板４の絶縁材４Ａに形成さ
れたボンディング用開口４Ｄ、４Ｅの夫々で規定された
金属板４Ｂ上の表面にのみ金属メッキ層７を形成するこ
とができるので、前記金属メッキ層７の使用量を低減し
、ＱＦＰ構造の樹脂封止型半導体装置１の製造コストを
低減することができる。
また、前記フィルム基板４の金属板４Ｂは前記絶縁材４
Ａ、被覆材４Ｃの夫々に比べて小さいサイズで構成され
る。この構成により、前記フィルム基板４の金属板４Ｂ
の端部を被覆材４Ｃで覆うことができるので、より金属
メッキ層７の使用量を低減し、ＱＦＰ構造の樹脂封止型
半導体装置１の製造コストを低減することができる。
また、前記半導体ペレット２はフィルム基板４の絶縁材
４Ａを除去した金属板４Ｂの表面上に搭載される。この
構成により、前記フィルム基板４の絶縁材４Ａに相当す
る分、半導体ペレット２の裏面側の熱放出経路の熱抵抗
を低減することができるので、ＱＦＰ構造の樹脂封止型
半導体装置１の放熱効率を向上することができる。
なお、本発明は、前記ＱＦＰ構造の樹脂封止型半導体装
置１において、前記フィルム基板４の絶縁材４Ａの中央
部分にペレット搭載用開口４Ｋを形成せず、半導体ペレ
ット２を絶縁材４Ａの表面上に直接搭載することができ
る。この場合、前記フィルム基板４のペレット搭載用開
口４の面積に相当する分、前記金属板４Ｂの表面に金属
メッキ層７が設けられる領域を（Ａｕの使用量を）低減
することができるので、ＱＦＰ構造の樹脂封止型半導体
装置１の製造コストを低減することができる。
また、フィルム基板４の絶縁材４Ａと金属板４Ｂとの接
着面積が増加するので、金属板４Ｂを複数に分割した場
合においても、絶縁材４Ａと金属板４Ｂとの接着性を高
め、ＱＦＰ構造の樹脂封止型半導体装置１の歩留りを向
上することができる。
（実施例■） 本実施例■は、前記実施例ＩのＱＦＰ構造の樹脂封止型
半導体装置において、ノイズをより低減した、本発明の
第２実施例である。
本実施例■であるＱＦＰ構造を採用する樹脂封止型半導
体装置のフィルム基板を第１０図（平面図）で示す。
第１０図に示すように、本実施例■のＱＦＰ構造の樹脂
封止型半導体装置１は、前記実施例■のＱＦＰ構造の樹
脂封止型半導体装置１のフィルム基板４と平面構造及び
断面構造が実質的に同一構造で構成される。フィルム基
板４には前記実施例Ｉと異なり貫通孔４Ｆが設けられて
いない。つまり、半導体ペレット２の基準電源電圧Ｖｓ
ｓ用外部端子と基準電源電圧Ｖｓｓ用インナーリード３
Ａとの間において、前記貫通孔４Ｆに相当する分、基準
電源電圧用配線として使用される金属板４Ｂの断面々積
を実質的に増加することができる。
このように構成されるＱＦＰ構造の樹脂封止型半導体装
置１は、フィルム基板４の金属板４Ｂの断面々積を増加
することができるので、電源ノイズの発生を低減し、半
導体ペレット２に搭載された回路の誤動作を防止し、電
気的信頼性を向上することかできる。
（実施例■） 本実施例■は、前記実施例■のＱＦＰ構造の樹脂封止型
半導体装置において、歩留りを向上しかつ耐湿性を向上
した、本発明の第３実施例である。
本発明の実施例■であるＱＦＰ構造を採用する樹脂封止
型半導体装置のフィルム基板を第１１図（平面図）で示
す。
第１１図に示すように、本実施例■のＱＦＰ構造の樹脂
封止型半導体装置１は、フィルム基板４の半導体ペレッ
ト２の搭載領域及び基準電源電圧用配線として使用され
る領域を残存させ、それ以外の領域を除去している。つ
まり、フィルム基板４には大きな切欠部が設けられる。
このように、ＱＦＰ構造の樹脂封止型半導体装置１にお
いて、前記フィルム基板４の周辺部のうち前記基準電源
電圧Ｖｓｓ用外部端子と基準電源電圧Ｖｓｓ用インナー
リード３Ａとの間の領域以外の領域を除去する。この構
成により、前記フィルム基板４の上下夫々の樹脂封止部
５の樹脂をフィルム基板４の周辺部を除去した領域で接
着することができるので、樹脂封止部５の割れやフィル
ム基板４と樹脂封止部５との剥離を防止し、ＱＦＰ構造
の樹脂封止型半導体装置１の耐湿性をより向上すること
ができる。また、前記フィルム基板４の上下間に流れる
樹脂の流出経路を増加し、樹脂の流出性を良好な方向に
向上することができるので、ボイドの発生を低減し、Ｑ
ＦＰ構造の樹脂封止型半導体装置１の歩留りをより向上
することができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
例えば、本発明は、前記ＱＦＰ構造の樹脂封止型半導体
装置１のフィルム基板４の被覆材４Ｃを５ｎ−Ｎｉ合金
等の金属メッキ層で形成してもよい。
また、本発明は、前記フィルム基板４の金属板４ＢをＦ
　ｅ　−Ｎ　ｉ合金板で形成し、被覆材４ｃを排除して
もよい。
また、本発明は、ＱＦＰ構造以外の樹脂封止型半導体装
置具体的にはＤ　Ｉ　Ｐ（Ｄｕａｌ　Ｉｎ−１ｉｎｅ　
Ｐａｃｋａｇｅ）構造、Ｓ　ＯＰ　（Ｓｍａｌｌ　０ｕ
ｔ−１ｉｎｅ　Ｐａｃｋａｇｅ）構造、Ｓ　ＯＪ　（Ｓ
　ｍａｉｌ　０ｕｔ−１ｉｎｅ　Ｊ　ｂｅｎｄ）構造、
Ｚ　Ｉ　Ｐ（Ｚｉｇｚａｇ　Ｉｎ−１ｉｎｅ　Ｐａｃｋ
ａｇｅ）構造等の樹脂封止型半導体装置に適用すること
ができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
樹脂封止型半導体装置の構造を簡単化することができる
。
樹脂封止型半導体装置の製造プロセスを低減することが
できる。
樹脂封止型半導体装置の耐湿性を向上することができる
。
樹脂封止型半導体装置の電気的信頼性を向上することが
できる。
樹脂封止型半導体装置の歩留りを向上することができる
。
樹脂封止型半導体装置の製造コストを低減することがで
きる。
【図面の簡単な説明】
第１図は、本発明の実施例■であるＱＦＰ構造を採用す
る樹脂封止型半導体装置の要部平面図、第２図は、前記
樹脂封止型半導体装置の要部断面図、 第３図乃至第９図は、前記樹脂封止型半導体装置を形成
工程毎に示す要部断面図、 第１０図は、本発明の実施例■であるＱＦＰ構造の樹脂
封止型半導体装置のフィルム基板の平面図、 第１１図は、本発明の実施例■であるＱＦＰ構造の樹脂
封止型半導体装置のフィルム基板の平面図である。 図中、１・・樹脂封止型半導体装置、２・・半導体ペレ
ット、３Ａ・・インナーリード、３Ｂ・・・アウタリー
ド、４・フィルム基板、４Ａ・・絶縁材、４Ｂ・・・金
属板、４Ｃ・・被覆材、４Ｄ、４Ｅ・・ホンディング用
開口、４Ｆ　貫通孔、４Ｇ〜４Ｊ　切欠部、４Ｋ・・ペ
レット搭載用開口、５　樹脂封止部、６・・・ボンディ
ングワイヤ、７，８・・金属メッキ層、Ｇ・・・樹脂の
注入方向である。

Claims (1)

  1. 【特許請求の範囲】 １、放射状に配置された複数本のインナーリードの先端
    で周囲を囲まれた領域内に半導体ペレットを配置し、こ
    の半導体ペレットの外部端子と前記インナーリードとを
    電気的に接続すると共にこれらを樹脂で封止する樹脂封
    止型半導体装置において、金属板上に絶縁材を積層した
    フィルム基板上のほぼ中央部に前記半導体ペレットを配
    置すると共に、このフィルム基板上の周辺に前記フィル
    ム基板の金属板と電気的に分離された状態で前記インナ
    ーリードを配置し、前記半導体ペレットの外部端子のう
    ち電源用外部端子と前記フィルム基板の金属板の中央部
    との間、前記インナーリードのうち電源用インナーリー
    ドと前記金属板の周辺部との間の夫々をボンディングワ
    イヤで電気的に接続したことを特徴とする樹脂封止型半
    導体装置。 ２、前記フィルム基板の金属板は同一平面上において電
    源の種類毎に複数に分割されることを特徴とする請求項
    １に記載の樹脂封止型半導体装置。 ３、放射状に配置された複数本のインナーリードの先端
    で周囲を囲まれた領域内に半導体ペレットを配置し、こ
    の半導体ペレットの外部端子と前記インナーリードとを
    電気的に接続すると共にこれらを樹脂で封止する樹脂封
    止型半導体装置において、金属板上に絶縁材を積層した
    フィルム基板上のほぼ中央部に前記半導体ペレットを配
    置すると共に、このフィルム基板上の周辺に前記フィル
    ム基板の金属板と電気的に分離された状態で前記インナ
    ーリードを配置し、前記半導体ペレットの外部端子のう
    ち電源用外部端子と前記フィルム基板の金属板の中央部
    との間、前記インナーリードのうち電源用インナーリー
    ドと前記金属板の周辺部との間の夫々を電気的に接続し
    、前記フィルム基板の周辺部分に複数個の貫通孔を設け
    たことを特徴とする樹脂封止型半導体装置。 ４、放射状に配置された複数本のインナーリードの先端
    で周囲を囲まれた領域内に半導体ペレットを配置し、こ
    の半導体ペレットの外部端子と前記インナーリードとを
    電気的に接続すると共にこれらを樹脂で封止する樹脂封
    止型半導体装置において、金属板上に絶縁材を積層した
    フィルム基板上のほぼ中央部に前記半導体ペレットを配
    置すると共に、このフィルム基板上の周辺に前記フィル
    ム基板の金属板と電気的に分離された状態で前記インナ
    ーリードを配置し、前記半導体ペレットの外部端子のう
    ち電源用外部端子と前記フィルム基板の金属板の中央部
    との間、前記インナーリードのうち電源用インナーリー
    ドと前記金属板の周辺部との間の夫々を電気的に接続し
    、前記フィルム基板の前記樹脂の注入口の近傍に切欠部
    を設けたことを特徴とする樹脂封止型半導体装置。 ５、前記フィルム基板、樹脂封止部の夫々は平面形状が
    方形状で構成され、前記樹脂の注入口は前記樹脂封止部
    の方形状の１つの角部分に位置し、前記フィルム基板は
    前記樹脂注入口の近傍の方形状の１つの角部分に切欠部
    を設けたことを特徴とする請求項４に記載の樹脂封止型
    半導体装置。 ６、前記フィルム基板の切欠部は方形状のすべての角部
    に設けられることを特徴とする請求項５に記載の樹脂封
    止型半導体装置。 ７、放射状に配置された複数本のインナーリードの先端
    で周囲を囲まれた領域内に半導体ペレットを配置し、こ
    の半導体ペレットの外部端子と前記インナーリードとを
    電気的に接続すると共にこれらを樹脂で封止する樹脂封
    止型半導体装置において、金属板上に絶縁材を積層した
    フィルム基板上のほぼ中央部に前記半導体ペレットを配
    置すると共に、このフィルム基板上の周辺に前記フィル
    ム基板の金属板と電気的に分離された状態で前記インナ
    ーリードを配置し、前記半導体ペレットの外部端子のう
    ち電源用外部端子と前記フィルム基板の金属板の中央部
    との間、前記インナーリードのうち電源用インナーリー
    ドと前記金属板の周辺部との間の夫々を電気的に接続し
    、前記フィルム基板の周辺部のうち前記電源用外部端子
    と電源用インナーリードとの間の領域以外の領域を除去
    したことを特徴とする樹脂封止型半導体装置。 ８、放射状に配置された複数本のインナーリードの先端
    で周囲を囲まれた領域内に半導体ペレットを配置し、こ
    の半導体ペレットの外部端子と前記インナーリードとを
    電気的に接続すると共にこれらを樹脂で封止する樹脂封
    止型半導体装置において、金属板上にそれに比べて若干
    大きなサイズの絶縁材を積層したフィルム基板上のほぼ
    中央部に前記半導体ペレットを配置すると共に、このフ
    ィルム基板上の周辺に前記フィルム基板の金属板と電気
    的に分離された状態で前記インナーリードを配置し、前
    記半導体ペレットの外部端子のうち電源用外部端子と前
    記フィルム基板の金属板の中央部との間、前記インナー
    リードのうち電源用インナーリードと前記金属板の周辺
    部との間の夫々を電気的に接続したことを特徴とする樹
    脂封止型半導体装置。 ９、放射状に配置された複数本のインナーリードの先端
    で周囲を囲まれた領域内に半導体ペレットを配置し、こ
    の半導体ペレットの外部端子と前記インナーリードとを
    電気的に接続すると共にこれらを樹脂で封止する樹脂封
    止型半導体装置の形成方法において、金属板上にボンデ
    ィング用開口を有する絶縁材を積層したフィルム基板を
    形成する工程と、このフィルム基板の露出する金属板下
    の表面を被覆材で覆う工程と、前記フィルム基板の絶縁
    材のボンディング用開口から露出する金属板上の表面に
    金属メッキ層を形成する工程と、前記フィルム基板上の
    ほぼ中央部に前記半導体ペレットを配置すると共に、こ
    のフィルム基板上の周辺に前記フィルム基板の金属板と
    電気的に分離された状態で前記インナーリードを配置す
    る工程と、前記半導体ペレットの外部端子のうち電源用
    外部端子と前記フィルム基板の金属板の中央部との間、
    前記インナーリードのうち電源用インナーリードと前記
    金属板の周辺部との間の夫々を前記金属メッキ層を介在
    させてボンディングワイヤで電気的に接続する工程と、
    前記フィルム基板、半導体ペレット、インナーリードの
    夫々を樹脂で封止する工程とを備えたことを特徴とする
    樹脂封止型半導体装置の形成方法。 １０、前記フィルム基板の金属板は前記絶縁材、被覆材
    の夫々に比べて小さいサイズで構成されることを特徴と
    する請求項９に記載の樹脂封止型半導体装置の形成方法
    。 １１、前記半導体ペレットは、フィルム基板の絶縁材を
    除去した金属板の表面上に搭載されることを特徴とする
    請求項１乃至請求項１０に記載の夫々の樹脂封止型半導
    体装置又は樹脂封止型半導体装置の形成方法。 １２、前記半導体ペレットはフィルム基板の絶縁材の表
    面上に搭載され、前記フィルム基板の金属板の露出する
    表面上に金属メッキ層が設けられることを特徴とする請
    求項１乃至請求項１０に記載の夫々の樹脂封止型半導体
    装置又は樹脂封止型半導体装置の形成方法。
JP10586389A 1989-04-27 1989-04-27 半導体装置 Expired - Fee Related JP2734463B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10586389A JP2734463B2 (ja) 1989-04-27 1989-04-27 半導体装置
US07/510,844 US5032895A (en) 1989-04-27 1990-04-18 Semiconductor device and method of producing the same
KR1019900005995A KR0154858B1 (ko) 1989-04-27 1990-04-27 반도체 장치
US07/889,397 US5304844A (en) 1989-04-27 1992-05-28 Semiconductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10586389A JP2734463B2 (ja) 1989-04-27 1989-04-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH02285646A true JPH02285646A (ja) 1990-11-22
JP2734463B2 JP2734463B2 (ja) 1998-03-30

Family

ID=14418814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10586389A Expired - Fee Related JP2734463B2 (ja) 1989-04-27 1989-04-27 半導体装置

Country Status (3)

Country Link
US (2) US5032895A (ja)
JP (1) JP2734463B2 (ja)
KR (1) KR0154858B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311641A (ja) * 1989-06-08 1991-01-18 Shinko Electric Ind Co Ltd 半導体装置
JP2007158244A (ja) * 2005-12-08 2007-06-21 Fujitsu Ltd 半導体装置に配設される中継部材、半導体装置、及び半導体装置の製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
JP2799472B2 (ja) * 1990-05-31 1998-09-17 イビデン株式会社 電子部品搭載用基板
JP2528991B2 (ja) * 1990-02-28 1996-08-28 株式会社日立製作所 樹脂封止型半導体装置及びリ―ドフレ―ム
DE4021871C2 (de) * 1990-07-09 1994-07-28 Lsi Logic Products Gmbh Hochintegriertes elektronisches Bauteil
JP2966067B2 (ja) * 1990-09-04 1999-10-25 新光電気工業株式会社 多層リードフレーム
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
EP0537982A2 (en) * 1991-10-14 1993-04-21 Fujitsu Limited Semiconductor device having improved leads
JPH05136327A (ja) * 1991-11-12 1993-06-01 Toshiba Corp 半導体パツケージ
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5965936A (en) 1997-12-31 1999-10-12 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
DE19581837T1 (de) * 1994-11-10 1997-10-02 Micron Technology Inc Mehrlagiger Leitungsrahmen für eine Halbleitervorrichtung
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US6515359B1 (en) 1998-01-20 2003-02-04 Micron Technology, Inc. Lead frame decoupling capacitor semiconductor device packages including the same and methods
US6114756A (en) 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
JP3955396B2 (ja) * 1998-09-17 2007-08-08 株式会社ルネサステクノロジ 半導体サージ吸収素子
JP4477202B2 (ja) * 2000-07-12 2010-06-09 ローム株式会社 半導体装置およびその製造方法
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2002134674A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 半導体装置およびその製造方法
US20030146500A1 (en) * 2002-02-04 2003-08-07 Stmicroelectronics S.R.L. Package for semiconductor device with ground lead connection having high stress resistance
DE10207895B4 (de) * 2002-02-23 2005-11-03 Harman Becker Automotive Systems Gmbh Verfahren zur Spracherkennung und Spracherkennungssystem
CN100441414C (zh) * 2002-03-18 2008-12-10 精工爱普生株式会社 液体喷头及液体喷射装置
US8159052B2 (en) * 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US8587099B1 (en) 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
JP7382210B2 (ja) * 2019-11-15 2023-11-16 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445271A (en) * 1981-08-14 1984-05-01 Amp Incorporated Ceramic chip carrier with removable lead frame support and preforated ground pad
US4761681A (en) * 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JPS6290953A (ja) * 1985-10-01 1987-04-25 Fujitsu Ltd 樹脂封止型半導体装置
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
US4829362A (en) * 1986-04-28 1989-05-09 Motorola, Inc. Lead frame with die bond flag for ceramic packages
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
KR880014671A (ko) * 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
US4933741A (en) * 1988-11-14 1990-06-12 Motorola, Inc. Multifunction ground plane
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311641A (ja) * 1989-06-08 1991-01-18 Shinko Electric Ind Co Ltd 半導体装置
JP2007158244A (ja) * 2005-12-08 2007-06-21 Fujitsu Ltd 半導体装置に配設される中継部材、半導体装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US5032895A (en) 1991-07-16
JP2734463B2 (ja) 1998-03-30
KR900017153A (ko) 1990-11-15
US5304844A (en) 1994-04-19
KR0154858B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
JPH02285646A (ja) 半導体装置
JP3189703B2 (ja) 半導体装置及びその製造方法
US7190071B2 (en) Semiconductor package and method for fabricating the same
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
EP1235272B1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
JP3780122B2 (ja) 半導体装置の製造方法
US6002165A (en) Multilayered lead frame for semiconductor packages
US7993967B2 (en) Semiconductor package fabrication method
TWI453838B (zh) 具有散熱器之無引線封裝
US20080067649A1 (en) Semiconductor device, lead-frame product used for the same and method for manufacturing the same
JP3390661B2 (ja) パワーモジュール
JP2000138317A (ja) 半導体装置及びその製造方法
JPH1197573A (ja) 半導体パッケージ
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
CN119208282A (zh) 引线框架结构及其封装结构
CN100401487C (zh) 半导体器件及半导体器件的制造方法
CN100470784C (zh) 半导体器件及其制造方法和半导体器件制造中使用的衬底
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3297959B2 (ja) 半導体装置
JPH03161957A (ja) 半導体装置
JP3251688B2 (ja) 半導体素子搭載用リードフレーム
JP3398556B2 (ja) 半導体装置の製造方法
JPH11354673A (ja) 半導体装置
JPS58134450A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees