JPH02287171A - 半導体装置のテスト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の良否判定を行うため、該半導体装
置内に組み込まれる半導体装置のテスト回路に関する。

〔従来の技術〕

従来、多出力レベルの出力端子を多数有する半導体装置
の良否判定は、全出力端子に測定用の針をあてるか、各
出力端子にアナログスイッチ回路を設は順次電圧レベル
を測定するか、プリセット型シフトレジスタを用い２値
レベルのみの測定を行うかの方法を用いていた。

〔発明が解決しようとする課題〕

しかしながら、前述のような全出力端子に測定用の針を
あてる方法では、測定用の針同士が接触してしまったり
、物理的に針の配置が不可能になったりする不都合が生
ずる、さらに測定装置にはアナログ検出の機能を必要と
する。また、各出力端子にアナログスイッチ回路を設げ
順次電圧レベルを測定する方法では、測定に要する時間
が長くなり、測定装置にはアナログ検出の機能を必要と
する。前述の問題を解決する方法として、プリセット型
シフトレジスタを用い２値レベルのみの測定を行う方法
があるが、この方法ではアナログ値の測定が不可能であ
るという問題が生ずる。

〔発明の目的〕

本発明の目的は、以上の課題を改良し、多値電圧レベル
を出力する出力端子を多数個有する半導体装置において
も、測定装置にアナログ検出の機能を設けることなく全
出力について任意の電圧レベルの測定を行える半導体装
置内に組み込まれる半導体装置のテスト回路を提供する
ものである。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は、外部から与える
基準電圧レベルを越えたか越えないかを弁別するコンパ
レータ回路と、該コンパレータ回路により２値化された
データを取り込むプリセット型シフトレジスタによって
構成される。

〔実施例〕

以下、図面に基づいて本発明の詳細な説明する。第１図
は本発明の一実施例で、例えば４値電圧（■、〜、〕出
力の液晶駆動用ドライバーＩＣの場合を示す。

第１図において１０は本来のドライバー回路を示しｌ−
Ｈはその出力端子、５は測定用の出力端子、６は判定用
の基準電圧を与えるリファレンス入力端子、７はコンパ
レータの出力をシフトレジスタに取り込むラッチタイミ
ング入力端子、８はシフトレジスタの内容をシフトさせ
５の測定用出力端子に吐き出させるためのクロック入力
端子を示す。ドライバー回路１０の動作により、各出力
端子１〜ｎには、例えば第２図（ａ）に示すような、電
圧Ｖ、〜４を合成して得られる電圧が出力される。出力
される各端子の電圧レベルは、コンパレータによってリ
ファレンス電圧よりも高い場合はｌ、低い場合は０に２
値化される。すなわちファレンス電圧ｖｒｅｆを第２図
（ａ）のように設定すれば、コンパレータ出力は第２図
（ｂ）のようになる。その値をラッチタイミングでプリ
セット型シフトレジスタに取り込み、クロック信号でデ
ジタルパターンとして順次測定用出力端子５ＩＩ？：出
力させる。

出力電圧は何値のものであってもかまわず、リファレン
ス電圧は目的に応じて任意のレベルに設定する。また、
コンパレータはリファレンス電圧よりも高い場合を０、
低い場合を１に２値化してもよい。

〔発明の効果〕

以上の説明から明かなように、本発明によれば、アナロ
グ出力がデジタル値に変換され、ロジックパターンとし
て測定することが可能となる。さらに、測定装置がアナ
ログレベルの検出機能を持たずにすむため、従来のロジ
ックテスタで、高速に多値レベルの良否判定が可能であ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図（ａ）は出
力端子出力、第２図（ｂ）はコンパレータ出力のそれぞ
れ波形図である。 １〜３．ｎ・・・・・・出力端子、 ５・・・・・・測定用出力端子、 ６・・・・・・判定用リファレンス入力端子、７・・・
・・・ラッチタイミング入力端子、８・・・・・・クロ
ック入力端子、 １０・・・・・・ドライバー回路。 第１図

Claims (1)

【特許請求の範囲】
1. 多値電圧レベルを出力する複数個の出力端子を有する半
   導体装置において、該出力電圧レベルを外部から与える
   基準電圧レベルと比較して大小判別を行い２値化された
   データ群を出力するコンパレータ回路と、該データ群を
   取り込んでこれを１個のテスト用出力端子に順次出力す
   るプリセット型シフトレジスタを備えたことを特徴とす
   る半導体装置のテスト回路。