JPH0228722A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 この発明は、命令のオペレーションを指定するオペレー
ション指定フィールドと、汎用アドレッシングモードに
よってオペランド指定を行うことが可能なオペランド指
定フィールドを有するオペランド命令を処理するデータ
処理装置に関するものである。 〔従来の技術〕 直交化された命令セットを持つデータ処理装置では、任
意の命令の各オペランドに対して任意のアドレッシング
モードの使用が可能となっている。 しかし、実際には各命令の各オペランドに対して不適当
なアドレッシングモード指定か存在する。そして、命令
セットが複雑になるに従って禁止の組み合わせが多くな
る傾向にある。 従来この種のデータ処理装置としては、文献、例えは８
６年度版のＮａｔｉｏｎａｌ　Ｓｅｍ１ｃｏｎｄｕｃｔ
ｏｒ　ｃ。 ｒｐ　５ｅｒｉｅｓ　３２０００　Ｄａｔａ　ｂｏｏｋ
等に示されており、特にシリーズ番号Ｎ５３２０３２て
は、第２２図に示すように、５種類のアクセスクラス（
ＲＥ八へＷＲＩＴＥ：、ＲＭＷ・、ＡＤＤＲ・、ＲＥＧ
ＡＤＤＲ等）を定義し、各アクセスクラスでオペランド
に対する各アドレッシングモード（レジスタモート、相
対レジスタモト、メモリ相対モード１即値モード、絶対
モト、外部モート、トップ・オブ・スタック・モト、メ
モリ空間モード、スケールト・インデックス等）の解釈
を定義し、ている。 そして、これらのアドレッシングモードのうち、３種類
のアドレッシングモード（レジスタモト、即値モート、
トップ・オブ・スタック・モト）がオペランドのアドレ
スクラスによって影響を受ける。 以下、５種類のアクセスクラス（ＲＥＡＤ：、ＷＲＩＴ
ＥＲＭＷ：　ＡＤＤＲ＋、ＲＥＧＡＤＤＲ：等）と各ア
ドレッシングモードにおける上述した３種類のアドレッ
シングモトの解釈について説明する。 （ＲＥＡＤ：） このアドレッシングモードは、リードされるかライトさ
れないオペランドとして解釈される。 レジスタモードを使用した場合は、指定したレジスタは
、そのオペランドを格納する。 また、即値モードを使用した場合は、このアクセスクラ
スのオペランドにのみ合法とする。 さらに、トップ・オブ・スタック・モートを使用した場
合は、スタックポインタはオペランドの長さに対応する
バイト数たり、ポストインクリメントされ、その結果ス
タックからそのオペランドを「ポツプ」する。 （ＷＲＩＴＥ：） このアドレッシングモードは、ライトされるがリードさ
れないオペランドとして解釈される。 レジスタモードを使用した場合は、指定したレジスタは
そのオペランドを受は取る。 また、即値モートを使用した場合は、このアクセスクラ
スに対して不定となる。 さらに、トップ・才ブ・スタック・モードを使用した場
合は、スタックポインタはオペランドの長さに対応する
バイト数だけ、ディクリメントされ、その結果オペラン
ドをスタックに「ブツシュｊする。 （ＲＭＷ　：　） このアドレッシングモードは、リードされ修正され、そ
して同じ位置にライトされるオペランドとして解釈され
る。 また、レジスタモートを使用した場合は、指定したレジ
スタはそのオペランドを格納する。即値モートは、この
アクセスクラスには不定である。 さらに、トップ・オブ・スタック・モードを使用した場
合は、スタックポインタはそのオペランドのアドレスを
与えるが変更されない。 （ＡＤＤＲ：） このアドレッシングモードは、レジスタに保持すること
ができないオペランド、またはデータとしてフェッチさ
れているオペラアントに対応しない実効アドレス計算と
して解釈される。 レジスタモードを使用した場合、オペランドはメモリに
あり、指定したレジスタかそのアドレスを格納する。即
値モードはこのアクセスクラスについては不定である。 トップ・オブ・スタック・モードを指定すると、スタッ
クポインタはそのオペランドのアドレスを与えるが、変
更されない。 （ＲＥＧＡＤＤＲ：　） このアドレッシングモードは、非標準サイズのデータ項
目を置くまたは整列するためのベースを指定すると解釈
される。 レジストモードを使用した場合、データ項目は指定した
レジスタ中に保持される。 また、即値モードは、このアクセスクラスについて不定
である。 さらに、トップ・オブ・スタック・モードを使用した場
合は、スタックポインタはそのオペランドのアドレスを
与えるが変更されない。 このようにアクセスクラスがＲＥＡＤ以外のオペランド
に対して即値モートが用いられた場合、その禁止モート
が指定されていても、不定値を返すたけて例外検出を行
っていない。 〔発明か解決しようとする課題〕 このため、この種のデータ処理装置において、より正確
な動作を保証するためには禁止アドレッシングモードに
対する例外検出が必要となる。実際に、この禁止アドレ
ッシングモードを検出する処理として、オペランド指定
フィールドも含めた命令コートを命令デコート用ＰＬＡ
に入力し、禁止された組み合わせを検出していた。 しかし、オペレーション指定フィールドとオペランド指
定フィールドの両方を情報として命令デコート用のプロ
グラマブルロジックアレイ（ＰＬＡ）に入力して、各命
令の各オペランドに対して妥当なアドレッシングモード
が用いられているかどうかを検出しようとすると、ＰＡ
Ｌの入力ビツト数か増大し、また詳細に組み合わせのチ
エツクを行う必要から、ＰＡＬの積項数が増大して命令
デコードを行うＰＡＬのサイズが非常に大きくなってし
まう問題点があった。 この発明は、上記の問題点を解決するためになされたも
ので、オペレーション指定フィールドとアドレッシング
モード指定フィールドを別々にデコードし、オペレーシ
ョン指定フィールドをデコドするデコーダから出力され
る禁止アドレッシングモードの情報と、アドレッシング
モード指定フィールドをデコードするデコーダから出力
される使用アドレッシングモードの情報との比較を行う
ことにより、少ない容量て禁止アドレッシングモード指
定を検出てきる安価なデータ処理装置を得ることを目的
とする。 〔課題を解決するための手段） この発明に係るデータ処理装置は、オペレーション指定
フィールドの値を入力する第１のフィルド情報入力手段
と、この第１のフィールド情報入力手段より入力された
オペレーション指定フィールドの値を解析してオペレー
ション指定フィルドにより指定されるオペランドに対し
て禁止されたアドレス悄頼を出力する第１の出力手段と
、オペランド指定フィールドの値を入力する第２のフィ
ールド情報入力手段と、この第２のフィールド情報入力
手段より入力されたオペランド指定フィールドの値を解
析して指定されたアドレッシングモード情報を出力する
第２の出力手段と、第１または第２の出力手段から出力
されるオペランド指定フィールドの値とオペレーション
指定フィルトの値とに基づいて指定されたアドレッシン
グモードの異常を検出する検出手段とを設けたものであ
る。 〔作用〕 この発明においては、第１のフィールド情報入力手段お
よび第２のフィールド情報入力手段から入力されたオペ
レーション指定フィールドの値またはオペランド指定フ
ィールドの値により第１または第２の出力手段から出力
されるオペランド指定フィールドの値とオペレーション
指定フィールドの値とが出力されると、検出手段がオペ
ランド指定フィールドの値とオペレーション指定フィー
ルドの値とに基づいて指定されたアドレッシングモード
が異常かどうかを検出する。 〔実施例〕 第１図はこの発明の一実施例を示すデータ処理装置にお
けるパイプライン処理機構を説明するブロック図であり
、１は命令フェッチステージ（ＩＦステージ）で、命令
のプリフェッチを行い、命令コード８を出力する。２は
デコードステージ（Ｄステージ）で、１段目の命令、す
なわち命令コード８をデコードし、Ｄコード９およびＡ
ニド１０を出力する。 ３はオペランドアドレス計算ステージ（Ａステジ）で、
出力されるＤコート９およびＡコードから２段目の命令
デコードとオペランドのアドレス計算を行い、Ｒコード
１１およびＦコード１２を出力する。４はオペランドフ
ェッチステージ（Ｆステージ）で、マイクロＲＯＭアク
セスを行うＲステージ６、オペランドのブリフェッチを
行うオペランドフェッチステージ（ＯＦステージ）７か
ら構成されている。５はＥステージで、オベラントフェ
ッチステージ４から出力されるＥニド１３およびＳコー
ド１４から所定の命令を実行する。 なお、この実施例においては、５段構成によりパイプラ
イン処理を実行するため、Ｅステージ５ては１段のスト
アバッファがあるほか、高機能命令の一部は命令実行自
体をパイプライン化するため、実際には５段以上のパイ
プライン処理効果がある。 また、各段から出力されるコードについて以下説明する
。 ＩＦステージ１からＤステージ２に渡される情報は命令
コード８そのものである。Ｄステージ２からＡステージ
３に渡される情報は命令で指定された演算に関するもの
Ｄコード９と、オペランドのアドレス計算に関するＡコ
ード］Ｏとである。 また、Ａステージ３からＦステージ４に渡される情報は
、マイクロプログラムルーチンのエントリ番地やマイク
ロプログラムへのパラメータ等を含むＲコート１１と、
オペランドのアドレスとアクセス方法指示情報等を含む
Ｆコード１２との２っである。 さらに、Ｆステージ４からＥステージ５に渡される情報
は、演算制御情報とリテラル等を含むＥコード１３と、
オペランドやオペランドアドレス等を含むＳコード１４
との２つである。 なお、第１のフィールド情報入力手段および第２のフィ
ールド情報入力手段を兼ねる後述するラッチから入力さ
れたオペレーション指定フィールドの値（命令コード８
の一部により構成される）またはオペランド指定フィー
ルドの値（命令コト８の一部により構成される）により
第１または第２の出力手段（Ｄステージ２）から出力さ
れるオペランド指定フィールドの値とオペレーション指
定フィールドの値（Ｄコード９）とが出力されると、後
述する検出手段を有するＡステージ３がオペランド指定
フィールドの値とオペレーション指定フィールドの値と
に基づいて指定されたアドレッシングモードが異常かど
うかを検出し、所定の例外処理を実行するように構成さ
れている。 また、各ステージは他のステージとは独立に動作し、理
論上は５つのステージが完全に独立して動作する。各ス
テージは１回の処理を最小２クロックで実行することが
できる。従って、理想的には２クロツク毎に次々とパイ
プライン処理が進行する。 さらに、メモリーメモリ間演算、メモリ間接アドレッシ
ング等においては、基本パイプライン処理１回だけでは
処理か行えない命令があるが、複数のメモリオペランド
を持つ命令に対してはメモリオペランドの数をもとにデ
コード段階で複数のパイプライン処理単位（ステップコ
ード）に分解してパイプライン処理を行う。なお、パイ
プライン処理単位の分解方法に関しては、特願昭６１２
３６４５６号に詳しく記載されているため、詳細は省略
するが、以下、パイプライン処理単位について説明する
。 この実施例におけるパイプライン処理単位は、命令セッ
トのフォーマットの特徴を利用して決定されている。す
なわち、命令は、２バイト単位の可変長命令であり、基
本的には（２バイトの命令基本部＋０〜４バイトのアド
レッシング拡張部）を１〜３回繰り返すことにより命令
が構成されている。 命令基本部には多くの場合、オペコード部とアドレッシ
ングモード指定部があり、インデックスアドレッシング
やメモリ間接アドレッシングが必要なときには、アドレ
ッシング拡張部の代わりに（２バイトの多段間接モード
指定部子０〜４バイトのアドレッシング拡張部）が任意
個数付加される。また、命令により２または４バイトの
命令固有の拡張部が最後に付加される。 命令基本部には、オペコード、基本アドレッシングモー
ド、リテラル等が含まれている。また、アドレッシング
拡張部はディスプレースメント、絶対アドレス、即値１
分岐命令の変位のいずれかである。命令固有の拡張部に
はレジスタマツプＩ−ｆｏｒｍａｔ命令の即値指定等が
ある。 なお、Ｄステージ２では、（２バイトの命令基本部子０
〜４バイトのアドレッシング拡張部）。 （多段間接モート指定部子アドレッシング拡張部）また
は命令固有の拡張部を１つのデコート単位として処理す
る。各回のデコード結果をステップコードと呼び、Ａス
テージ３以降ではこのステップコートをバイブライン処
理の単位としている。 １つのステップコートに対して汎用アドレッシングモー
ドが指定可能なオペランドは１つは存在する。ステップ
コートの数は命令毎に固有であり、多段間接モード指定
を行わないとき、１つの命令は最小１個、最大３個のス
テップコードに別れる。多重間接モート指定があれはそ
れたけステップコートか増える。 次に第２図〜第１５図を参照しながらこの実施例におけ
るアドレッシングモードについて説明する。 ［基本アドレッシングモード」 第２図〜第１５図はこの発明に適用するアドレッシング
モード種別および機能を説明するフォマット模式図であ
る。 これらの図において、Ｒｎは汎用レジスタの番号を示し
、（ｓｈ　）は６ビツトの短縮形アドレッシングモード
の指定方法を示し、（Ｅａ　）は８ヒツトの一般形アト
レッシングモードの指定を示す。なお、点線で囲まれた
部分は拡張部を示す。 この実施例におけるデータ処理装置において、サポート
されるアドレッシングモードは、レジスタ直接モート、
レジスタ間接モード、レジスタ相対間接モード、即値モ
ード、絶対モート、プログラムカウンタ相対間接モード
（ＰＣ相対間接モード）、スタックポツプモード、スタ
ックブツシュモードの計８つ等が定義されである。 このうち、レジスタ直接モードは、第２図に示すように
、レジスタの内容をそのままオペランドとする。 また、レジスタ間接モードは、第３図に示すように、レ
ジスタの内容をアドレスとするメモリの内容をオペラン
ドとする。 さらに、レジスタ相対間接モードは、第４図に示すよう
にディスプレースメント値が１６ビツトか３２ビツトか
により２種に識別され、それぞれレジスタの内容に１６
ビツトまたは３２ビツトのディスプレースメント値を加
えた値をアドレスとするメモリの内容をオペランドとす
る。なお、第４図中のｄｉｓｐ：１Ｂまたはｄｉｓｐ：
３２は、それぞれ１６ビツトのディスプレースメント値
または３２ビツトのディスプレースメント値を示す。さ
らに、ビットのディスプレースメント値は符号付きとし
て取り扱う。 即値モードは、第５図に示すように、命令ニド中で指定
されるビットパターンをそのまま２進数と見なしてオペ
ランドとする。なお、第５図中のｉｍｍ　ｄａｔａは即
値を示す。さらに、即値ｉｍｍ　ｄａｔａのサイズは、
オペランドサイズとして命令中で指定される。 絶対モードは、第６図に示すように、アドレス値が１６
ビツトで示されるか３２ヒツトで示されるかにより２種
類となる。そして、命令コート中で指定される１６ビツ
トまたは３２ヒツトのビットパターンをアドレスとした
メモリの内容をオペランドとする。第６図中のａｂｓ・
１６とａｂｓ：３２は、それぞれ１６ビツト、３２ビツ
トのアドレス値を示す。また、ａｂｓ：１６でアドレス
か示されるときには指定されたアドレス値を３２ビツト
に符号拡張する。 ＰＣ相対間接モードは、第７図に示すように、ディスプ
レースメント値か１６ビツトか３２ヒツトかにより２種
類となり、それぞれプログラムカウンタの内容に１６ビ
ツトまたは３２ビツトのディスプレースメント値を加え
た値をアドレスとするメモリの内容をオペランドとする
。第７図中のｄｉｓｐ：１６とｄｉｓｐ：３２は、それ
ぞれ１６ビツト　３２ビツトのディスプレースメント値
を示す。なお、ディスプレースメント値は符号付きとし
て扱う。ＰＣ相対間接モートにおいて参照されるプログ
ラムカウンタの値は、そのオペランドを含む命令の先頭
アドレスである。多段間接アドレッシングモードにおい
て、プログラムカウンタの値が参照される場合にも同じ
ように命令先頭のアドレスをＰＣ相対の基準値として使
用する。 スタックポツプモートは、第８図に示すように、スタッ
クポインタ（ｓｐ）の内容をアドレスとするメモリの内
容をオペランドとする。オペランドアクセス後、スタッ
クポインタ（ｓｐ）をオペランドサイズたけインクリメ
ントする。例えば３２ビツトデータな扱う時には、オペ
ランドアクセス後にスタックポインタ（ｓｐ）が＋４だ
け更新される。Ｂ、Ｈのサイズのオペランドに対するス
タックポツプモートの指定も可能であり、それぞれスタ
ックポインタ（ｓｐ）が＋１．＋２だけ更新される。な
お、オペランドに対してスタックポツプモートか意味を
持たないものに対しては。 予約命令例外を発生する。具体的に予約命令例外となる
のは、ＷＲＩＴＥオペランド、ｒｅａｄｍｏｄｉｆｙ−
ｗｒｉｔｅオペランドに対するスタックモード指定であ
る。 スタックブツシュモートは、第９図に示すように、スタ
ックポインタ（ｓｐ）の内容をオペランドサイズたけデ
ィクリメントした内容をアドレスとするメモリの内容を
オペランドとする。スタックブツシュモードではオペラ
ンドアクセス前にスタックポインタ（ｓｐ）がディクリ
メントされる。例えば３２ビツトデータを扱う時には、
オペランドアクセス前にスタックポインタ（ｓｐ）が４
だり更新される。Ｂ、Ｈのサイズのオペランドに対する
スタックブツシュモードの指定も可能であり、それぞれ
スタックポインタ（ｓｐ）か１、−２だけ更新される。 また、オペランドに対してスタックブツシュモートが意
味を持たないものに対しては、予約命令例外を発生する
。具体的に予約命令例外となるのは、ｒｅａｄオペラン
ドおよびｒｅａｄ−ｍｏｄ　ｉ　ｆｙ−ｗｒ　ｉ　ｔｅ
オペランドに対するスタックブツシュモード指定である
。 「多段間接アドレッシングモード」 複雑なアドレッシングも、基本的には加算と間接参照の
組み合わせに分解することができる。従って、加算と間
接参照のオペレーションをアドレッシングのプリミティ
ブとして与えておき、それを任意に組み合わせることか
できれば、どんな複雑なアドレッシングモードをも実現
することがてきる。そこで、この実施例における多段間
接アドレッシングモードは、このような考え方にたった
アドレッシングモードである。複雑なアドレッシングモ
ードは、モジュール間のデータ参照やＡＩ言語の処理系
に特に有用である。 多段間接アドレッシングモードを指定するとき、基本ア
ドレッシングモード指定フィールドでは、レジスタベー
ス多段間接モート、ＰＣベース多段間接モート、絶対ベ
ース多段間接モートの３種類の指定方法のうちいずれか
１つを指定する。 レジスタベース多段間接モートは、第１０図に示すよう
に、レジスタの値を、拡張する多段間接アドレッシング
のベース値とするアドレッシングモードである。 ＰＣベース多段間接モードは、第１１図に示すように、
プログラムカウンタの値を、拡張する多段間接アドレッ
シングのベース値とするアドレッシングモードである。 絶対ベース多段間接モードは、第１２図に示すように、
拡張する多段間接アドレッシングのベス値とするアドレ
ッシングモードである。 拡張する多段間接モード指定フィールドは、第１３図に
示すように、１６ビツトを単位としており、これを任意
回繰り返す。１段の多段間接モトにより、ディスプレー
スメントの加算処理、インデクスレジスタのスケーリン
グ（ｘｉ、ｘ２ｘ４．ｘ８）と加算処理、メモリの間接
参照処理等を行う。なお、各フィールドにおけるＥの値
が「０」の場合には、多段間接モード継続を示し、Ｅの
値が「１」の場合には、アドレス計算終了を示し、すな
わち、中間値ｔｍｐをオペランドアドレスとする。また
、■「０」の場合は、メモリ間接参照なしを示し、中間
値ｔｍｐにディスプレスメント値（ｄｉｓｐ）を加算し
、更にインデックス値Ｒｘにスケール値５ｃａｌｅを乗
算した値を加算した値を新規の中間値ｔｍｐと定義する
。 また、■が「１」の場合は、メモリ間接参照ありを示し
、中間値ｔｍｐにディスプレースメント値（ｄｉｓｐ）
を加算し、更にインデックス値Ｒｘにスケール値５ｃａ
ｌｅを乗算した値を加算した値で示されるアドレスの内
容を中間値ｔｍｐと定義する。 さらに、Ｍが「０」の場合は、インデックスを使用しな
いことを示し、Ｍが「１」の場合は、特殊なインデック
スとして処理し、インデックス値Ｒｘが「０」の場合に
は、インデックス値の加算を実行せず、インデックス値
Ｒｘが「１」の場合には、プログラムカウンタをインデ
ックス値として使用しくＲｘ　−ＰＣ）　、インデック
ス値Ｒ×が「２〜」の場合には、インデックス値を保持
する。 また、Ｄか「０」の場合は、多段間接モード中の４ビツ
トのフィールドｄ４の値を４倍してディスプレイスメン
ト値とし、これを加算しする。なお、フィールドｄ４の
値は符号付きとして扱い、オペランドのサイズとは関係
なく必ず４倍して使用する。 さらに、Ｄか「１」の場合は、多段間接モードの拡張部
で指定された値ｄｉｓｐｘ　　（１６／３２ビ・ント）
をディスプレイスメント値とし、これを加算する。拡張
部のサイズはｄ４フィールドとし、これを加算する。な
お、拡張部のサイズはｄ４フィールドの値で定義し、例
えばｒＱＱＯｌ、の場合には、値ｄｉｓｐｘを１６ビツ
トとして処理し、ｄ４フィールドの値がｒ　００１０．
の場合には、値ｄｉｓｐｘを３２ビ・ントとして処理す
る。 また、ｘｘはインデックスのスケール（ｓｅａｌ　ｅ　
＝　１　／　２　／　４　／　８　）を示す。 このため、プログラムカウンタに対して×２Ｘ４．Ｘ８
のスケーリングを行った場合には、その段の処理終了後
の中間値ｔ、　ｍ　ｐとして、不定値が入る。この多段
間接モートによって得られる実行アドレスは予測できな
い値となるが、例外は発生しない。プログラムカウンタ
に対するスケーリングの指定は行ってはいけない。 多段間接モートによる命令フォーマツトノ＼リエション
を第１４図および第１５図に示し、多段間接モードが継
続するか終了するかのバリエーションが第１４図に示さ
れ、ディスプレイスメントのサイズバリエーションが第
１５図に示される。 任意段数の多段間接モードが利用できれば、コンパイラ
の中で段数による場合分けが不要となるのて、コンパイ
ラの負担が軽減されるというメリットがある。また、多
段の間接参照の願度が非常に少ないとしても、コンパイ
ラとしては必ず正しいコードを発生できなければならな
いからである。このため、フォーマット上、任意の段数
が可能になっている。 次に第１６図〜第１８図を参照しながらこの発明による
禁止アドレッシングモード検出処理について説明する。 第１６図は、第１図に示したＤステージ２とＡステージ
３の構成を説明する詳細回路ブロック図であり、第１図
と同一のものには同し符号を付しである。以下、構成な
らびに動作について説明する。 ＩＦステージ１に設けられた命令デコーダ・イン・ラッ
チ１５から出力された命令コード８は、オペレーション
指定フィールド２４とオペランド指定フィールド２５と
が別々に、目礼デコート用のプログラマブルロジックア
レイ（ＰＡＬＡＩ）１６　アドレッシングモード用のプ
ログラマブルロジックアレイ（ＰＡＬＡ２）１７によっ
て個別にデコートされる。 命令デコード用のプログラマブルロジックアレイ１６の
出力信号および命令コード８のパラメタ２６は、ランダ
ムロジック回路１８に入力され、それぞれ中間コード２
７．切り出されたパラメータ２９等を出力する。命令デ
コート用のプログラマブルロジックアレイ２０には、中
間コート２７と切り出されたパラメータ２９が入力され
、禁止アドレッシングモードピットパターン３０とマイ
クロ命令エントリ等を出力する。 また、命令デコード用のプログラマブルロジックアレイ
１６からは、命令コード中にアドレッシングモードの指
定があるかどうかを示すＥａ侶信号４を出力する。アド
レッシングモード用のプログラマブルロジックアレイ１
７からは、イ吏用アドレッシングモードの情報を含む、
例えば６ビットの信号が出力される。 この６ビツト信号とＥａ信号３４はランダムロジック回
路１９に入力される。ランダムロジック回路１９では、
Ｅａ信号３４と６ビツト信号の各々と論理積が取られて
使用アドレッシングモードビットパターン２８として出
力される。 使用アドレッシングモードビットパターン２８と禁止ア
ドレッシングモードビットパターン３０を入力すると、
禁止アドレッシングモード検出部２１　（検出手段）に
よって禁止アドレッシングモト指定のチエツクが行われ
、その出力信号は例外処理部２３に入力される。禁止ア
ドレッシングモードの指定は予約命令例外として扱われ
、例外が検出された場合、例外処理部２３から例外が検
出されたことを示ずＥＩＴフラグ３２と、検出された例
外の種類を示すＥＩＴ番号３３が上記Ｒコト１１として
Ｆステージ４に送出される。なお、アドレッシングモー
ド用のプログラマブルロジックアレイ１７およびランダ
ムロジック回路１９てはオペランド指定フィールド２５
をデコドすることによって、オペランド指定に使用され
ているアドレッシングモードに対応するビットを１にセ
ットアツプする。 第１７図は、第１６図に示した禁止アドレッシングモー
ド検出部２１の一例を示す論理回路図であり、３５〜４
０はモート信号て、モート信号３５はメモリ一般モード
（ＭＥＭ）に対応し、モード信号３６はレジスタ直接モ
ード（ＲＥＧ）に対応し、モート信号３７は即値モード
（ＩＭＭ）に対応し、モート信号３８はスタックポツプ
モート（ｐｏｐ）に対応し、モート信号３９はスタック
ブツシュモード（ＰＵＳＨ）に対応し、モード信号４０
は多段階間接アドレッシングモード（ＡＤＤＭ）に対応
し、このモード信号３５〜４０により６ビツトの使用ア
ドレッシングモードビットパターンが構成され、これら
かアンドケート（アンド回路）４７〜５２に入力される
。なお、モード信号３５には、メモリ一般としてのレジ
スタ間接モード　レジスタ相対間接モード、絶対モート
ＰＣ相対間接モート等を含み、モード信号４０の多段階
間接アドレッシングモード（ＡＤＤＭ）ｋ：は、レシス
タベース多段間接モート、ＰＣベース多段間接モード、
絶対ベース多段間接干−ト等を含む。 ４１〜４６は禁止アドレッシングモード信号で、禁止ア
ドレッシングモード信号４１はメモリ一般モード（ＭＥ
Ｍ）に対応し、禁止アドレッシングモード信号４２はレ
ジスタ直接モート（ＲＥＧ）に対応し、禁止アドレッシ
ングモード信号４３は即値モード（ＩＭＭ）に対応し、
禁止アドレッシングモード信号４４はスタックポツプモ
ード（ｐｏｐ）に対応し、禁止アドレッシングモード信
号４５はスタックブツシュモーＦ　（ＰＵＳＨ）に対応
し、禁止アドレッシングモード信号４６は多段階間接ア
ドレッシングモード（ＡＤＤＭ）に対応し、禁止アドレ
ッシングモード信号４１〜４６により禁止アドレッシン
グモードビットバタン３０が構成され、この禁止アドレ
ッシングモトビットパターン３０が命令デコード用のプ
ログラマブルロジックアレイ２０からアンドゲート４７
〜５２に出力され、それらのアンド出力が後段のオアゲ
ート５３に出力され、オールゼロチエツクが行われ、禁
止アドレッシングモードビットパターン３０により使用
が禁止されているアドレッシングモードが使用されてい
ると、オアゲート（オア回路）５３の出力が「１」とな
り、所定の例外に関する処理を行う。 なお、第１のフィールド情報入力手段および第２のフィ
ールド情報入力手段から入力されたオペレーション指定
フィールドの値（オペレーション指定フィールド２４）
またはオペランド指定フィルトの値（オペランド指定フ
ィールド２５）により第１または第２の出力手段となる
プログラマブルロジックアレイ１７から出力されるオペ
ランド指定フィールドの値とプログラマブルロジックア
レイ１６から出力されるオペレーション指定フィールド
の値とが出力されると、検出手段となる禁止アドレッシ
ングモード検出部２１がオペランド指定フィールドの値
とオペレーション指定フィルドの値とに基づいて指定さ
れたアドレッシングモードが異常かどうかを命令デコー
ド用のプログラマブルロジックアレイ２０から出力され
る禁止アドレッシングモードヒツトパターン３ｏとの論
理演算により検出する。 次に第１８図を参照しながら禁止アドレッシングモード
について説明する。 第１８図は禁止アドレッシングモードを説明する相対関
係図てあり、縦列は分類を示し、横列はモートを示す。 なお、この実施例においては、各アドレッシングモード
のオペランド指定に関して使用を禁止する。禁止しない
を独立して指定するものとして６種類に分類している。 すなわち、メモリ一般、レジスタ直接、即値、ブツシュ
、ポツプ、多段間接モード等の計６種類である。 この図において、×は特定のアクセス方法に対して禁止
されているアドレッシングモードをボし、○は特定のア
クセス方法に対して許可されているアドレッシングモー
ドを示し、※は特殊なアクセス方法を示す。 この図から分かるように、メモリ一般モードにおいては
、レジスタ間接モート、レジスタ相対間接モード、絶対
モード、ＰＣ相対間接モードを含んでおり、何れのモー
ドもメモリの内容をオペランドとするものであるため１
つにまとめられる。 即値モードにおいては、オペランドをメモリにもレジス
タにもアクセスするものではなく、命令コード中で指定
されるビットパターンをそのまま２進数と見なしてオペ
ランドとするもので、これは即値モード以外には存在し
ない。 ブツシュモードにおいては、スタックポインタ（ｓｐ）
の内容をアドレスとするメモリの内容をオペランドとす
る力八メモリの内容を読み込み（ＲＥＡＤ）を伴うアク
セスしか許されないため、メモリ一般と区別される。 ポツプモードにおいては、スタックポインタ（ｓｐ）の
内容をオペランドサイズだけディクリメントした内容を
アドレスとするメモリの内容をオペランドとするが、メ
モリに対して書き込みを伴うアクセスしか許されないの
で、メモリ一般とは区別される。 多段間接モートにおいては、レジスタベース多段間接モ
ード、ｐｃベベー多段間接モード、絶対ベース多段間接
モードを含んでおり、メモリの内容をオペランドとする
が、メモリの内容を参照してアドレス計算を行うことが
あるため、メモリー般とは区別される。 なお、独立したアドレッシングモードの禁止の仕方には
１０種類あり、例えばソースオペランドの内容なディス
ティネーションオペランドに転送するＭＯＶ命令では、
ソースオペランドはＲＥＡＤオペランドであり、第１８
図の分類番号１で示されるようにブツシュモードは禁止
されている。 また、ＭＯＶ命令のディスティネーションオペラントは
、ＷＲＩＴＥオペランドであり、図中の分類番号２で示
されるように、即値およびポツプモードは禁止されてい
る。 さらに、ＪＭＰ　（ジャンプ）命令は、飛び先アドレス
を示すソースオペランドを持ち、そのオペランドアドレ
スにジャンプする命令である。 このオペランドでは計算されたアドレス自身がオペラン
ドとなり、図中の分類番号４で示されるようにレジスタ
直接、ブツシュ、即値、ポツプモトは禁止されている。 なお、特殊な命令では特定のアドレッシングモトのみを
許している。 次に上記実施例の動作について、ソースオペランドをレ
ジスタとしディスティネーションオペランドをメモリと
するデータ転送命令（ＭＯＶ：Ｓ）を具体的な例として
本文アドレッシングモードチエツク処理について第１９
図〜第２１図を参照しながら説明する。 第１９図はデータ転送命令（ＭＯＶ：Ｓ）のビット構成
を説明する模式図であり、ｓｈは６ビツトの短縮形アド
レッシングモードでのオペランド指定ビットを示し、Ｒ
ｎはレジスタのオペランド番号を指定する指定ビットを
示し、ＷＷは前記指定ビットｓｈのオペランドのサイズ
を示すビットを示す。 先ず、最初にディスティネーションオペランドのアドレ
ッシングモード指定として絶対モードを使用した時には
以下のような動作を行う。なお、この時のビット割付け
は第２０図に示すようになり、ａｂｓ　：　１６、ａｂ
ｓ　：　３２は１６ビツトおよび３２ビツトのアドレス
値に対応する。 ＩＦステージ１にＷＲＩＴＥオペランドが絶対モート指
定されたデータ転送命令コードがフェッチされる。 フェッチされた命令コード８はそのままＤステラ２に渡
され、オペレーション指定フィールド２４とオペランド
指定フィールド２５とが別々にデコートされる。 オペレーション指定フィールド２４は命令デコド用のプ
ログラマブルロジックアレイ１６に入力される。オペラ
ンド指定フィールド２５はアドレッシングモード用のプ
ログラマブルロジックアレイ１７に入力される。命令デ
コード用のプログラマブルロジックアレイ１６からの出
力および命令コード８のパラメータ２６がランダムロジ
ック回路１８に入力され、その結果中間コード２７切り
出しパラメータ２９を出力する。 アドレッシングモード用のプログラマブルロジックアレ
イ１７の出力信号には、絶対モードに対するＭＥＭフィ
ールドに「１」のフラグを立て、（ＭＥＭ、ＲＥＧ、Ｉ
ＭＭ、ＰＯＰ、ＰＵＳＨＡＤＤＭ）＝　（１，０，０，
０，０，０）なる信号を生成する。 また、このときＥａ信号３４は「１」となっており、ア
ドレッシングモード用のプログラマブルロジックアレイ
１７の出力信号はそのまま使用アドレッシングモードピ
ットパターン（ＭＥＭ、ＲＥＧ　　ＩＭＭ、ＰＯＰ、Ｐ
ＵＳＨ，ＡＤＤＭ）＝（１，Ｏ，Ｏ，Ｏ，Ｏ，Ｏ）とし
て出力される。 また、中間コート２７と使用アドレッシングモトピット
パターン２８および切り出しパラメータ２９はＤコード
９としてＡステージ３に渡される。 Ａステージ３に渡された中間コード２７および切り出し
パラメータ２９は命令デコード用のプログラマブルロジ
ックアレイ２０に入力される。ディスティネーションオ
ペランドはＷＲＩＴＥオペランドなので、第１８図に示
される分類番号２に対応し、禁止アドレッシングモード
ピットパタン３０　（（ＥＡＰＡＴＮＯ，ＥＡＰＡＴＮ
Ｉ、ＥＡＰＡＴＮ２．ＥＡＰＡＴＮ３．ＥＡＰＡＴＮ４
．ＥＡＰＡＴＮ５　）　＝　（０，０，１，１，Ｏ，Ｏ
））が生成される。さらに、Ａステージ３において、こ
の禁止アドレッシングモードピットパターン３０とＤス
テラ２から渡された使用アドレッシングモードビットパ
ターンとなるモード信号３５〜４０が禁止アドレッシン
グモード検出部２１に入力される。 禁止アドレッシングモード検出部２１では、アントケー
ト４７〜５２により、使用アドレッシングモードビット
パターン（ＭＥＭ、ＲＥＧ、ＩＭＭ、ＰＯＰ、ＰＵＳＨ
，ＡＤＤＭ）＝　（１，Ｏｏ、ｏ、ｏ、ｏ）と禁止アド
レッシングモードビ・ントバターン３０１Ｅ八Ｐ八ＴＮ
Ｏ，ＥＡＰＡＴＮＩ、ＥへＰＡＴＮ２ＥＡＰＡＴＮ３．
ＥへＰＡＴＮ４．ＥＡＰＡＴＮ５）　＝　（０，０，１
，１，０，０））との各ピットがそれぞれ論理積されて
、それぞれが出力される。従って、後段のオアゲート５
３から「０」が出力され、使用アドレッシングモードが
正当である旨か例外処理部２３に送出される。 一方、ＷＲＩＴＥオペランドのアドレッシングモード指
定として即値モートを使用した時には、第２１図に示す
ようなビット割付けとなり、特に図中のｉｍｍｄ　ｄａ
ｔａは即値を示す。 絶対モードと同様にＩＦステージ１にＷＲＩＴＥオペラ
ンドが即値モードで指定されたデータ転送命令コードが
フェッチされると、フェッチされた命令コート８はその
ままＤステージ２に渡され、オペレーション指定フィー
ルド２４．オペランド指定フィールド２５とが別々にデ
コードされる。オペレーション指定フィールド２４は命
令デコード用のプログラマブルロジックアレイ１６に入
力され、オペランド指定フィールド２５はアドレッシン
グモード用のプログラマブルロジックアレイ１７に入力
される。このとき、命令デコード用のプログラマブルロ
ジックアレイ１６からの出力および命令コード８のパラ
メータ２６がランダムロジック回路１８に入力され、そ
の結果中間コード２７．切り出しパラメータ２９を出力
する。 アドレッシングモード用のプログラマブルロジツクアレ
イ１７の出力信号には、絶対モートに対するＭＥＭフィ
ールドに「１」のフラグを立て、使用アドレッシングモ
ードヒツトパターンが（ＭＥＭ　　　ＲＥＧ　　　ＩＭ
Ｍ　　　ＰＯＰ　　　ＰＵＳＨ，ＡＤＤＭ）　−（０，
０，１，Ｏｌｏ、０）となる信号を生成する。また、こ
のとき、Ｅａ信号３４は「１」となっており、アドレッ
シングモード用のプログラマブルロジックアレイ１７の
出力信号はそのまま使用アドレッシングモードビットパ
ターン２８　（ＭＥＭ、ＲＥＧ、ＩＭＭ、ＰＯＰ、ｐｕ
ＳＨ，ＡＤＤＭ）　−（０，０，１，０，０，０））と
して出力される。 このとぎ、中間コート２７と使用アドレッシングモード
パターン２Ｂおよび切り出しパターン２９はＤコート９
としてＡステージ３に引き渡される。 Ａステージ３に渡された中間コート２７および切り出し
パラメータ２９は命令デコード用のプログラマブルロジ
ックアレイ２ｏに入力される。そして、上述の例と同様
に禁止アドレッシングモードビ・ントパターン３０　（
（ＥＡＰＡＴＮＯ□Ｅ八ＰＡＴＮ１．ＥへＰ八Ｔへ２、
ＥＡＰＡＴＮ３．ＥＡＰ八Ｔへ４．ＥＡＰＡＴＮ５）＝
　　（０，０，０，１，０，０））、すなわち禁止アド
レッシングモード信号４１〜４６が生成される。 さらに、Ａステージ３において、この禁止アドレッシン
グモードビットパターン３０とＤステラ２から引き渡さ
れた使用アドレッシングモードビットパターン２８が禁
止アドレッシングモード検出部２１に入力される。 そして、禁止アドレッシングモード検出部２１ではアン
ド回路４７〜５２によって、使用アドレッシングモード
ビットパターン（ＭＥＭ、ＲＥＧ、ＩＭＭ、ＰＯＰ、Ｐ
ＵＳＨ，、ＡＤＤＭ）＝（ｏ、ｏ、１，１．Ｏ，Ｏ）と
禁止アドレッシングモードビットパターン３０　（（Ｅ
ＡＰＡＴＮＯ，ＥＡＰＡＴＮＩＥＡＰ八ＴＮ２．ＥＡＰ
ＡへＮ３．ＥＡＰＡＴＮ４．ＥＡＰＡＴＮ５）＝　　（
０，０，０，１゜０．０））　との各ビットがそれぞれ
論理積されて、即値とＥＡＰＡＴＮ２との論理積のみが
「１」となり、ＯＲ回路５３から使用アドレッシングモ
ードが不当である旨の出力が後段の例外処理部２３に送
出され、ＥＩＴフラグ３２がセットされるとともに、予
約命令例外に対応する例外番号がＥＩＴ番号３３にセッ
トされて、Ｆステージ４に送出される。 このようにして、オペレーション指定フィールド２４と
オペランド指定フィールド２５とを別々にデコートし、
使用アドレッシングモードの情報と禁止アドレッシング
モードの情報との比較を取ることによって禁止アドレッ
シングモード指定の検出を確実に実行することができる
。 なお、上記実施例においては、２段で命令のデコードを
実行しているが、１段で実行しても良い。 また、上記実施例ではプログラマブルロジックアレイ４
７．２０から出力された禁止アドレッシングモード情報
と指定アドレッシングモード情報との比較を論理積を取
ることによりて実行しているが、プログラマブルロジッ
クアレイを通して検出を行ったり、他のランダムロジッ
クで検出を行っても良い。 さらに、上記実施例では使用アドレッシングモドヒ゛ッ
トパターン２８をＡステージ３でイ也の目的にも使用す
るため、ランダムロジック回路１９において、Ｅａ信号
３４とアドレッシングモード用のプログラムロジック１
７との出力信号との論理積を取って禁止アドレッシング
モード検出部２１に入力しているが、禁止アドレッシン
グモードの検出を行うだけであれば、Ｅａ信号３４との
論理積を取る必要はなく、そのまま禁止アドレッシング
モード検出部２１に入力しても良い。 〔発明の効果〕 以上説明したように、この発明はオペレーション指定フ
ィールドの値を入力する第１のフィールド情報入力手段
と、この第１のフィールド情報入力手段より入力された
オペレーション指定フィールドの値を解析してオペレー
ション指定フィールドにより指定されるオペランドに対
して禁止されたアドレス情報を出力する第１の出力手段
と、オペランド指定フィールドの値を入力する第２のフ
ィールド情報入力手段と、この第２のフィールド情報入
力手段より入力されたオペランド指定フィルドの値を解
析して指定されたアドレッシングモード情報を出力する
第２の出力手段と、第１または第２の出力手段から出力
されるオペランド指定フィールドの値とオペレーション
指定フィールドの値とに基づいて指定されたアドレッシ
ングモトの異常を検出する検出手段とを設けたので、命
令デコードを行うための論理回路のビット数を大幅に削
減てぎる。従って、安価な回路構成で高度な例外処理発
生を検出しながら所定のデータ処理を確実に実行できる
優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すデータ処理装置にお
けるパイプライン処理機構を説明するブロック図、第２
図〜第１５図はこの発明に通用するアドレッシングモー
ド種別および機能を説明するフォーマット模式図、第１
６図は、第１図に示したＤステージとＡステージの構成
を説明する詳細回路ブロック図、第１７図は、第１６図
に示した禁止アドレッシングモード検出回路の一例を示
す論理回路図、第１８図は禁止アドレッシングモードを
説明する相対関係図、第１９図〜第２１図はデータ転送
命令のビット割付は構成を説明する模式図、第２２図は
従来のアトレツシンモート種別とアクセスクラスタとの
相対関係を説明する相関図である。 図中、１はＩＦステージ、２はＤステージ、３はＡステ
ージ、４はＦステージ、５はＦステラ、６はＲステージ
、７はＯＦステージ、８は命令コード、９はＤコード、
１０はＡコード、１１はＲコード、１２はＦコート、１
３はＥコード、１４はＳコードである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　増　雄　　　　（外２名）区 区 １、事件の表示 特願昭 Ｂ３−１７！３７１、 発明の名ｉ６、 データ処理装置 ３、補正をする者 事件との関係　特許出願人 住　所　　　　東京都千代田区丸の内二丁目２番３号名
　称　　（６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住所 東京都千代田区丸の内二丁目２番３号 ５、補正の対象 明細書全文および図面 ６、補正の内容 （１）　　明細書全文を別紙のように補正する。 （２）図面中、第１３図、第１６図および第１図を別紙
のように補正する。 以 上 明細書 力する第２の出力手段と、前記第１または第２の１、発
明の名称 データ処理装置 ２、特許請求の範囲 命令のオペレーションを指定するオペレーション指定フ
ィールドと汎用アドレッシングモードによってオペラン
ド指定を行うことが可能なオペランド指定フィールドを
有するオペランド命令を処理するデータ処理装置におい
て、前記オペレーション指定フィールドの値を入力する
第１のフィールド情報入力手段と、この第１のフィール
ド情報入力手段より入力された前記オペレーション指定
フィールドの値を解析して前記オペレーション指定フィ
ールドにより指定されるオペランドに対して禁止された
アドレ・ンシングモード情報を出力する第１の出力手段
と、前記オペランド指定フィルドの値を入力する第２の
フィールド情報入力手段と、この第２のフィールド情報
入力手段より入力された前記オペランド指定フィールド
の値を解析して指定されたアドレッシングモード情報を
出て工指定されたアドレッシングモードの不為を検出す
る検出手段とを具備したことを特徴とするブタ処理装置
。 ３、発明の詳細な説明 〔産業上の利用分野〕 この発明は、命令のオペレーションを指定するオペレー
ション指定フィールドと、汎用アドレッシングモードに
よってオペランド指定を行うことが可能なオペランド指
定フィールドを有するオペランド命令を処理するデータ
処理装置に関するものである。 （従来の技術） 直交化された命令セットを持つデータ処理装置では、任
意の命令の各オペランドに対して任意のアドレッシング
モードの使用が可能となっている。 しかし、実際には各命令の各オペランドに対して不適当
なアドレッシングモード指定が存在する。そして、命令
セットが複雑になるに従って禁止の組み合わせか多くな
る傾向にある。 従来この種のデータ処理装置としては、文献、例えば８
６年度版のＮａｔｉｏｎａｌ　Ｓｅｍ１ｃｏｎｄｕｃｔ
ｏｒ　ｃ。 ｒｐ　５ｅｒｉｅｓ　３２０００　Ｄａｔａ　ｂｏｏｋ
等に示されており、特にシリーズ番号Ｎ５３２０３２で
は、第２２図に示すように、５種類のアクセスクラス（
ＲＥＡＤＷＲＩＴＥ：、ＲＭＷ：、ＡＤＤＲ：、ＲＥＧ
八ＤへＲ：等）を定義し、各アクセスクラスでオペラン
ドに対する各アドレッシングモード（レジスタモード、
相対レジスタモト、メモリ相対モード、即値モード、絶
対子ド、外部モード、トップ・オブ・スタック・モート
、メモリ空間モート、スケールド・インデックス等）の
解釈を定義している。 そして、これらのアドレッシングモードのうち、３種類
のアドレッシングモード（レジスタモード、即値モード
、トップ・オブ・スタック・モード）がオペランドのア
ドレスクラスによって影響を受ける。 以下、５種類のアクセスクラス（ＲＥＡＤ・、ＷＲＩＴ
ＥＲＭＷ：、ＡＤＤＲ：　ＲＥＧ八ＤへＲ：等）と各ア
ドレッシングモードにおける上述した３種類のアドレッ
シングモトの解釈について説明する。 （ＲＥＡＤ　：　） このアドレッシングモードは、リードされるがライトさ
れないオペランドとして解釈される。 レジスタモードを使用した場合は、指定したレジスタか
ら、そのオペランドを読み出す。 また、即値モードを使用した場合は、このアクセスクラ
スのオペランドにのみ合法とする。 さらに、トップ・オブ・スタック・モードを使用した場
合は、スタックポインタはオペランドの長さに対応する
バイト数だけ、ポストインクリメントされ、その結果ス
タックからそのオペランドを「ポツプ」する。 （ＷＲＩＴＥ：） このアドレッシングモードは、ライトされるがリードさ
れないオペランドとして解釈される。 レジスタモードを使用した場合は、指定したしジスタは
そのオペランドを受は取る。 また、即値モートを使用した場合は、このアクセスクラ
スに対して不定となる。 さらに、トップ・オブ・スタック・モードを使用した場
合は、スタックポインタはオペランドの長さに対応する
バイト数だけ、ディクリメントされ、その結果オペラン
ドをスタックに「ブツシュ」する・ （ＢＭＷ・） このアドレッシングモードは、リードされ修正され、そ
して同じ位置にライトされるオペランドとして解釈され
る。 また、レジスタモードを使用した場合は、指定したレジ
スタはそのオペランドを格納する。即値モードは、この
アクセスクラスには不定である。 さらに、トップ・オブ・スタック・モードを使用した場
合は、スタックポインタはそのオペランドのアドレスを
与えるが変更されない。 （ＡＤＤＲ：） このアドレッシングモードは、レジスタに保持すること
ができないオペランド、またはデータとしてフェッチさ
れているオペラアンドに対応しない実効アドレス計算と
して解釈される。 レジスタモードを使用した場合、オペランドはメモリに
あり、指定したレジスタがそのアドレスを格納する。即
値モードはこのアクセスクラスについては不定である。 トップ・オブ・スタック・モードを指定すると、スタッ
クポインタはそのオペランドのアドレスを与えるが、変
更されない。 ＜ＲＥＧＡＤＤＲ：） このアドレッシングモードは、非標準サイズのデータ項
目を置くまたは整列するためのベースを指定すると解釈
される。 レジスタモードを使用した場合、データ項目は指定した
レジスタ中に保持される。 また、即値モードは、このアクセスクラスについて不定
である。 さらに、トップ・オブ・スタック・モードを使用した場
合は、スタックポインタはそのオペランドのアドレスを
与えるが変更されない。 このようにアクセスクラスがＲＥＡＤ以外のオペランド
に対して即値モードが用いられた場合、その禁止モード
が指定されていても、不定値を返すだけで例外検出を行
っていない。 〔発明が解決しようとする課題〕 このため、この種のデータ処理装置において、より正確
な動作を保証するためには禁止アドレッシングモードに
対する例外検出が必要となる。実際に、この禁止アドレ
ッシングモードを検出する処理として、オペランド指定
フィールドも含めた命令コードを命令デコード用ＰＬＡ
に入力し、禁止された組み合わせを検出する方法が考え
られる。 しかし、オペレーション指定フィールドとオペランド指
定フィールドの両方を情報として命令デコード用のプロ
グラマブルロジックアレイ（ＰＬＡ）に入力して、各命
令の各オペランドに対して妥当なアドレッシングモード
が用いられているかどうかを検出しようとすると、ＰＡ
Ｌの入力ビツト数か増大し、また詳細に組み合わせのチ
エツクを行う必要から、ＰＡＬの積項数が増大して命令
デコードを行うＰＡＬのサイズが非常に大きくなってし
まう問題点があった。 この発明は、上記の問題点を解決するためになされたも
ので、オペレーション指定フィールドとアドレッシング
モード指定フィールドを別々にデコードし、オペレーシ
ョン指定フィールドをデコドするデコーダから出力され
る禁止アドレッシングモードの情報と、アドレッシング
モード指定フィールドをデコードするデコーダから出力
される使用アドレッシングモードの情報との比較を行う
ことにより、少ない容量で禁止アドレッシングモード指
定を検出できる安価なデータ処理装置を得ることを目的
とする。 〔課題を解決するための手段〕 この発明に係るデータ処理装置は、オペレーション指定
フィールドの値を入力する第１のフィルド情報入力手段
と、この第１のフィールド情報入力手段より入力された
オペレーション指定フィールドの値を解析してオペレー
ション指定フイルドにより指定されるオペランドに対し
て禁止されたアドレッシングモード情報を出力する第１
の出力手段と、オペランド指定フィールドの値を入力す
る第２のフィールド情報入力手段と、この第２のフィー
ルド情報入力手段より入力されたオペランド指定フィー
ルドの値を解析して指定されたアドレッシングモード情
報を出力する第２の出力手段と、第１または第２の出力
手段から出力された禁止アドレッシングモード情報と指
定アドレッシングモード情報に基ついて指定されたアド
レッシングモードの不当を検出する検出手段とを設けた
ものである。 〔作用〕 この発明においては、第１のフィールド情報入力手段お
よび第２のフィールド情報入力手段から入力されたオペ
レーション指定フィールドの値とオペランド指定フィー
ルドの値により第１または第２の出力手段から禁止アド
レッシングモード情報と指定アドレッシングモード情報
とが出力されると、禁止アドレッシングモード情報と指
定アドレッシングモード情報とに基づいて指定されたア
ドレッシングモードが不当かどうかを検出する。 （実施例） 第１図はこの発明の一実施例を示すデータ処理装置にお
けるパイプライン処理機構を説明するブロック図であり
、１は命令フェッチステージ（ＩＦステージ）で、命令
のプリフェッチを行い、命令コード８を出力する。２は
デコードステラ（Ｄステージ）で、１段目の命令、すな
わち命令コード８をデコードし、Ｄコート９およびＡコ
ード１０を出力する。 ３はオペランドアドレス計算ステージ（Ａステラ）で、
出力されるＤコード９およびＡコード１０から２段目の
命令デコードとオペランドのアドレス計算を行い、Ｒコ
ード１１およびＦコード１２を出力する。４はオペラン
ドフェッチステージ（Ｆステージ）で、マイクロＲＯＭ
アクセスを行うＲステージ６、オペランドのブリフェッ
チを行うＯＦステージ７から構成されている。５はＥス
テージで、オペランドフェッチステージ４から出力され
るＥコード１３およびＳコード１４から所定の命令を実
行する。 なお、この実施例においては、５段構成をパイプライン
処理の基本とする。Ｅステージ５では１段のストアバッ
ファがあるほか、高機能命令の一部は命令実行自体をパ
イプライン化するため、実際には５段以上のパイプライ
ン処理効果がある。 また、各段から出力されるコートについて以下説明する
。 １Ｆステージ１からＤステージ２に渡される情報は命令
コード８そのものである。Ｄステージ２からＡステージ
３に渡される情報は命令で指定された演算に関するもの
Ｄコード９と、オペランドのアドレス計算に関するＡコ
ード１０とである。 また、Ａステージ３からＦステージ４に渡される情報は
、マイクロプログラムルーチンのエントリ番地やマイク
ロプログラムへのパラメータ等を含むＲコード１１と、
オペランドのアドレスとアクセス方法指示情報等を含む
Ｆコード１２との２つである。 さらに、Ｆステージ４からＥステージ５に渡される情報
は、演算制御情報とリテラル等を含むＥコード１３と、
オペランドやオペランドアドレス等を含むＳコード１４
との２つである。 なお、第１のフィールド情報入力手段および第２のフィ
ールド情報入力手段を兼ねる後述するラッチから入力さ
れたオペレーション指定フィールドの値（命令コード８
の一部により構成される）またはオペランド指定フィー
ルドの値（命令コード８の一部により構成される）によ
り第１と第２の出力手段（Ｄステージ２とＡステージ３
の一部）から出力される禁止アドレッシングモードの情
報と指定アドレッシングモードの情報とが出力されると
、後述する検出手段を有するＡステージ３が禁止アドレ
ッシングモードの情報と指定アドレッシングモードの情
報とに基づいて指定されたアドレッシングモードが不当
かどうかを検出し、所定の例外処理を実行するように構
成されている。 また、各ステージは他のステージとは独立に動作し、理
論上は５つのステージか完全に独立して動作する。各ス
テージは１回の処理を最小２クロックで実行することが
できる。従って、理想的には２クロツク毎に次々とパイ
プライン処理が進行する。 さらに、メモリーメモリ間演算、メモリ間接アドレッシ
ング等においては、基本パイプライン処理１回だけでは
処理が行えない命令があるが、複数のメモリオペランド
を持つ命令に対してはメモリオペランドの数をもとにデ
コード段階で複数のパイプライン処理単位（ステップコ
ード）に分解してパイプライン処理を行う。なお、パイ
プライン処理単位の分解方法に関しては、特願昭６１２
３６４５６号に詳しく記載されているため、詳細は省略
するが、以下、パイプライン処理単位について説明する
。 この実施例におけるパイプライン処理単位は、命令セッ
トのフォーマットの特徴を利用して決定されている。す
なわち、命令は、２バイト単位の可変長命令であり、基
本的には（２バイトの命令基本部子０〜４バイトのアド
レッシング拡張部）を１〜３回繰り返すことにより命令
が構成されている。 命令基本部には多くの場合、オペコード部とアドレッシ
ングモード指定部があり、インデックスアドレッシング
やメモリ間接アドレッシングが必要なときには、アドレ
ッシング拡張部の代わりに（２バイトの多段間接モード
指定部子０〜４バイトのアドレッシング拡張部）が任意
個数付加される。また、命令により２または４バイトの
命令固有の拡張部が最後に付加される。 命令基本部には、オペコード、基本アドレッシングモー
ド、リテラル等が含まれている。また、アドレッシング
拡張部はディスプレースメント、絶対アドレス、即値１
分岐命令の変位のいずれかである。命令固有の拡張部に
はレジスタマツプ。 Ｉ−ｆｏｒｍａｔ命令の即値指定等がある。 なお、Ｄステージ２ては、（２バイトの命令基本部＋０
〜４バイトのアドレッシング拡張部）。 （多段間接子−ド指定部十アドレッシング拡張部）また
は命令固有の拡張部を１つのデコード単位として処理す
る。各回のデコード結果をステップコードと呼び、Ａス
テージ３以降ではこのステップコードをパイプライン処
理の単位としている。 １つのステップコードに対して汎用アドレッシングモー
ドが指定可能なオペランドは１つは存在する。ステップ
コードの数は命令毎に固有であり、多段間接モード指定
を行わないとき、１つの命令は最小１個、最大３個のス
テップコードに別れる。多重間接モード指定があればそ
れだけステップコートが増える。 次に第２図〜第１５図を参照しながらこの実施例におけ
るアドレッシングモードについて説明する。 「基本アドレッシングモード」 第２図〜第１５図はこの発明に適用するアドレッシング
モード種別および機能を説明するフォマットオ莫弐図で
ある。 これらの図において、Ｒｎは汎用レジスタの番号を示し
、（ｓｈ　）は６ビツトの短縮形アドレッシングモード
の指定方法を示し、（Ｅａ　）は８ビツトの一般形アド
レッシングモードの指定方法を示す。なお、点線で囲ま
れた部分は拡張部を示す。 この実施例におけるデータ処理装置において、サポート
されるアドレッシングモードは、レジスタ直接モード、
レジスタ間接モード、レジスタ相対間接モード、即値モ
ード、絶対モード、プログラムカウンタ相対間接モード
（ＰＣＣ相対間接トド、スタックポツプモード、スタッ
クブツシュモードの計８つ等が定義されている。 レジスタ直接モードは、第２図に示すように、レジスタ
の内容をそのままオペランドとする。 レジスタ間接モードは、第３図に示すように、レジスタ
の内容をアドレスとするメモリの内容をオペランドとす
る。 レジスタ相対間接モードは、第４図に示すようにディス
プレースメント値が１６ビツトか３２ビツトかにより２
種類ある。それぞれレジスタの内容に１６ヒツトまたは
３２ビツトのディスプレスメント値を加えた値をアドレ
スとするメモリの内容をオペランドとする。なお、第４
図中のｄｉｓｐ１６とｄｉｓｐ・３２は、それぞれ１６
ビツトのディスプレースメント値と３２ビツトのディス
プレースメント値を示す。なお、ディスプレースメント
値は符号付きとして取り扱う。 即値モートは、第５図に示すように、命令ニド中で指定
されるビットパターンをそのまま２進数と見なしてオペ
ランドとする。なお、第５図中のｉｍｍ　ｄａｔａは即
値を示す。さらに、即値ｉｍｍ　ｄａｔａのサイズは、
オペランドサイズとして命令中で指定される。 絶対モードは、第６図に示すように、アドレス値が１６
ビツトで示されるか３２ビツトで示されるかにより２種
類となる。そして、命令コード中で指定される１６ビツ
トまたは３２ビツトのビットパターンをアドレスとした
メモリの内容をオペランドとする。第６図中のａｂｓ：
１６とａｂｓ・３２は、それぞれ１６ビツト、３２ビツ
トのアドレス値を示す。また、ａｂｓ：１６でアドレス
が示されるときには指定されたアドレス値を３２ビツト
に符号拡張する。 ＰＣ相対間接モードは、第７図に示すように、ディスプ
レースメント値が１６ビツトか３２ビツトかにより２種
類となり、それぞれプログラムカウンタの内容に１６ビ
ツトまたは３２ビツトのディスプレースメント値を加え
た値をアドレスとするメモリの内容をオペランドとする
。第７図中のｄｉｓｐ：１Ｂとｄｉｓｐ：３２は、それ
ぞれ１６ビツト３２ビツトのディスプレースメント値を
示す。なお、ディスプレースメント値は符号付きとして
扱う。ＰＣ相対間接モードにおいて参照されるプログラ
ムカウンタの値は、そのオペランドを含む命令の先頭ア
ドレスである。多段間接アドレッシングモードにおいて
、プログラムカウンタの値が参照される場合にも同じよ
うに命令先頭のアドレスをＰＣ相対の基準値として使用
する。 スタックポツプモードは、第８図に示すように、スタッ
クポインタ（ｓｐ）の内容をアドレスとするメモリの内
容をオペランドとする。オペランドアクセス後、スタッ
クポインタ（ｓｐ）をオペランドサイズだけインクリメ
ントする。例えは３２ビツトデータを扱う時には、オペ
ランドアクセス後にスタックポインタ（ｓｐ）か＋４だ
け更新される。Ｂ、Ｈのサイズのオペランドに対するス
タックポツプモードの指定も可能であり、それぞれスタ
ックポインタ（ｓｐ）が＋１．＋２だけ更新される。な
お、オペランドに対してスタックポツプモートが意味を
持たないものに対しては。 予約命令例外を発生する。具体的に予約命令例外となる
のは、ＷＲＩＴＥオペランド、ｒｅａｄｍｏｄｉｆｙ−
ｗｒｉｔｅオペランドに対するスタックモード指定であ
る。 スタックブツシュモートは、第９図に示すように、スタ
ックポインタ（ｓｐ）の内容をオペランドサイズだけデ
ィクリメントした内容をアドレスとするメモリの内容を
オペランドとする。スタックブツシュモードではオペラ
ンドアクセス前にスタックポインタ（ｓｐ）がディクリ
メントされる。例えば３２ビツトデータを扱う時には、
オペランドアクセス前にスタックポインタ（ｓｐ）が４
だけ更新される。Ｂ、Ｈのサイズのオペランドに対する
スタックブツシュモードの指定も可能であり、それぞれ
スタックポインタ（ｓｐ）が１、−２だけ更新される。 また、オペランドに対してスタックブツシュモードが意
味を持たないものに対しては、予約命令例外を発生する
。具体的に予約命令例外となるのは、ｒｅａｄオペラン
ドおよびｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅオペラン
ドに対するスタックブツシュモード指定である。 「多段間接アドレッシングモード」 複雑なアドレッシングも、基本的には加算と間接参照の
組み合わせに分解することができる。従って、加算と間
接参照のオペレーションをアドレッシングのプリミティ
ブとして与えておき、それを任意に組み合わせることが
できれば、どんな複雑なアドレッシングモードをも実現
することができる。そこで、この実施例における多段間
接アドレッシングモードは、このような考え方にたった
アドレッシングモードである。複雑なアドレッシングモ
ードは、モジュール間のデータ参照やＡＩ言語の処理系
に特に有用である。 多段間接アドレッシングモードを指定するとき、基本ア
ドレッシングモード指定フィールドでは、レジスタベー
ス多段間接モード、ＰＣベース多段間接モード、絶対ベ
ース多段間接モードの３種類の指定方法のうちいずれか
１つを指定する。 レジスタベース多段間接モードは、第１０図に示すよう
に、レジスタの値を、拡張する多段間接アドレッシング
のベース値とするアドレッシングモードである。 ＰＣヘース多段間接モードは、第１１図に示すように、
プログラムカウンタの値を、拡張する多段間接アドレッ
シングのベース値とするアドレッシングモードである。 絶対ベース多段間接モードは、第１２図に示すように、
拡張する多段間接アドレッシングのベース値とするアド
レッシングモードである。 拡張する多段間接モード指定フィールドは、第１３図に
示すように、１６ビツトを単位としており、これを任意
回繰り返す。１段の多段間接子ドにより、ディスプレー
スメントの加算処理、インデッスレジスタのスケーリン
グ（ｘｌ、ｘ２ｘ４．ｘ８）と加算処理、メモリの間接
参照処理等を行う。第１３図の各フィールドの意味を以
下に説明する。Ｅの値が「０」の場合には、多段間接モ
ード継続を示し、Ｅの値が「ＩＪの場合には、アドレス
計算終了を示し、すなわち、中間値ｔｍｐをオペランド
アドレスとする。また、■が「０」の場合は、メモリ間
接参照なしを示し、中間値ｔｍｐにディスプレースメン
ト値（ｄｉｓｐ）を加算し、更にインデックス値Ｒｘに
スケル値５ｃａｌｅを乗算した値との合計値を新規の中
間値ｔｍｐと定義する。 また、■が「１」の場合は、メモリ間接参照ありを示し
、中間値ｔｍｐにディスプレースメント値（ｄｉＳｐ）
を加算し、更にインデックス値Ｒｘにスケール値５ｃａ
ｌｅを乗算した値との合計値をアドレスとするメモリの
内容を中間値ｔｍｐと定義する。 Ｍが「０」の場合は、Ｒｘで示されるレジスタの内容（
Ｒｘ　）をインデックスとして使用する。 Ｍが「１」の場合は、特殊なインデックスとしてＩＡ理
し、（Ｒｘ　）が「０」の場合には、インデックス値の
加算を実行せず、（Ｒｘ　）が「１」の場合には、プロ
グラムカウンタをインデックス値として使用しくＲｘ＝
ＰＣ）、（Ｒｘ　）がｒ２〜」の場合は、今回の実施例
では定義されていない。 Ｄが「０」の場合は、多段間接モード中の４ビツトのフ
ィールドｄ４の値を４倍してディスプレイスメント値と
し、これを加算しする。なお、フィルドｄ４の値は符号
付きとして扱い、オペランドのサイズとは関係なく必ず
４倍して使用する。 Ｄが「１」の場合は、多段間接モードの拡張部で指定さ
れた値ｄｉｓｐｘ　　（１６／３２ビツト）をディスプ
レイスメント値とし、これを加算する。なお、拡張部の
サイズはｄ４フィールドの値で定義し、ｄ４−ｒｏｏｏ
ｌ、の場合には、値ｄｉｓｐｘを１６ビットとして処理
し、ｄ４・’００１０．の場合には、値ｃｌｉｓｐｘを
３２ビツトとして処理する。 Ｘｘはインデックスのスケール（ｓｃａｌｅ＝１　／２
／４／Ｂ　）を示す。 プログラムカウンタに対してｘ２．ｘ４．Ｘ８のスケー
リングを行った場合には、その段の処理終了後の中間値
ｔｍｐとして、不定値が入る。この多段間接モードによ
って得られる実行アドレスは予測できない値となるが、
例外は発生しない。 プログラムカウンタに対するスケーリングの指定は行っ
てはいけない。 多段間接モードによる命令フォーマットバリエーション
を第１４図および第１５図に示し、多段間接モードが継
続するか終了するかのバリエーションが第１４図に示さ
れ、ディスプレイスメントのサイズのバリエーションが
第１５図に示される。 任意段数の多段間接モードが利用できれば、コンパイラ
の中で段数による場合分けが不要となるので、コンパイ
ラの負担が軽減されるというメリットかある。また、多
段の間接参照の頻度が非常に少ないとしても、コンパイ
ラとしては必ず正しいコートを発生てきなければならな
いからである。このため、フォーマット上、任意の段数
が可能になっている。 次に第１６図〜第１８図を参照しながらこの発明による
禁止アドレッシングモード検出処理について説明する。 第１６図は、第１図に示したＤステージ２とＡステージ
３の構成を説明する詳細回路プロ・ンク図であり、第１
図と同一のものには同し符号を付しである。以下、構成
ならびに動作について説明する。 １Ｆステージ１に設けられた命令デコーダ・イン・ラッ
チ１５から出力された命令コード８は、オペレーション
指定フィールド２４とオペランド指定フィールド２５と
が別々に、命令デコード用のプログラマブルロジックア
レイ（Ｐ　ＬＡ　１　）１６、アドレッシングモード用
のプログラマブルロジックアレイ（ＰＬＡ２）＋７によ
って個別にデコードされる。 命令デコード用のプログラマブルロジックアレイ１６の
出力信号および命令コード８のパラメタ２６は、ランダ
ムロジック回路１８に入力され、それぞれ中間コード２
７．切り出されたパラメータ２９等を出力する。命令デ
コード用のプログラマブルロジックアレイ２０には、中
間コード２７と切り出されたパラメータ２９が入力され
、禁止アドレッシングモードピットパターン３０とマイ
クロ命令エントリアドレス等を出力する。 また、命令デコード用のプログラマブルロジックアレイ
１６からは、命令コード中にアドレッシングモードの指
定があるかどうかを示すＥａ信号３４を出力する。アド
レッシングモード用のプログラマブルロジックアレイ１
７からは、使用アドレッシングモードの情報を含む、６
ビツトの信号か出力される。 この６ビツト信号とＥａ信号３４はランダムロジック回
路１９に入力される。ランダムロジック回路１９では、
Ｅａ信号３４と６ビツト信号の各々と論理積が取られて
使用アドレッシングモードヒツトパターン２Ｂとして出
力される。 使用アドレッシングモードピットパターン２８と禁止ア
ドレッシングモードビットパターン３０を入力とすると
、禁止アドレッシングモード検出部２１　（検出手段）
によりて禁止アドレッシングモード指定のチエツクが行
われ、その出力信号は例外処理部２３に入力される。禁
止アドレッシングモードの指定は予約命令例外として扱
われ、例外か検出された場合、例外処理部２３から例外
が検出されたことを示すＥＩＴフラグ３２と、検出され
た例外の種類を示すＥＩＴ番号３３がＲコト１１として
Ｆステージ４に送出される。なお、アドレッシングモー
ド用のプログラマブルロジックアレイ１７およびランダ
ムロジック回路１９ではオペランド指定フィールド２５
をデコードすることによって、オペランド指定に使用さ
れているアドレッシングモードに対応するピットを１に
セットアツプする。 第１７図は、第１６図に示した禁止アトレッジングモー
ト検出部２１の一例を示す論理回路図であり、３５〜４
０はモード信号で、モート信号３５はメモリ一般モード
（ＭＥＭ）に対応し、モト信号３６はレジスタ直接モー
ド（ＲＥＧ）に対応し、モード信号３７は即値モード（
ＩＭＭ）に対応し、モード信号３８はスタックポツプモ
ト（ｐｏｐ）に対応し、モード信号３９はスタックブツ
シュモード（ＰＵＳＨ）に対応し、モト信号４０は多段
階間接アドレッシングモード（ＡＤＤＭ）に対応し、こ
のモード信号３５〜４０により６ビツトの使用アドレッ
シングモードビットパターンが構成され、これらがアン
ドゲト（アンド回路）４７〜５２に入力される。なお、
モード信号３５のメモリ一般には、レジスタ間接モード
、レジスタ相対間接モード、絶対モト、ＰＣ相対間接モ
ード等を３み、モード信号４０の多段階間接アドレッシ
ングモード（ＡＤＤＭ）には、レジスタベース多段間接
モード、ＰＣベース多段間接モード、絶対ベース多段間
接モード等を含む。 ４１〜４６は禁止アドレッシングモード信号で、禁止ア
ドレッシングモード信号４１はメモリ一般モード（ＭＥ
Ｍ）に対応し、禁止アドレッシングモード信号４２はレ
ジスタ直接モード（ＲＥＧ）に対応し、禁止アドレッシ
ングモード信号４３は即値モード（ＩＭＭ）に対応し、
禁止アドレッシングモード信号４４はスタックポツプモ
ト（ｐｏｐ）に対応し、禁止アドレッシングモード信号
４５はスタックブツシュモード（ＰＵＳＨ）に対応し、
禁止アドレッシングモード信号４６は多段階間接アドレ
ッシングモード（ＡＤＤＭ）に対応し、禁止アドレッシ
ングモード信号４１〜４６により禁止アドレッシングモ
ードビットパターン３０が構成され、この禁止アドレッ
シングモードビットパターン３０が命令デコード用のプ
ログラマブルロジックアレイ２０からアンドゲート４７
〜５２に出力され、それらのアンド出力が後段のオアケ
ート５３に出力され、オールゼロチエツクが行われ、禁
止アドレッシングモードビットパターン３０により使用
が禁止されているアドレッシングモードが使用されてい
ると、オアゲート（オア回路）５３の出力が「１」とな
り、所定の例外に関する処理を行う。 なお、第１のフィールド情報入力手段および第２のフィ
ールド情報入力手段から入力されたオペレーション指定
フィールドの値（オペレーション指定フィールド２４）
またはオペランド指定フィルドの値（オペランド指定フ
ィールド２５）により第１の出力手段となるプログラマ
ブルロジックアレイ１６　ランダムロジック回路１８．
プログラマブルロジックアレイ２０から出力される禁止
アドレッシングモード情報と、第２の出力手段となるプ
ログラマブルロジックアレイ１７から出力される指定（
使用）アドレッシングモード情報を基にして、検出手段
となる禁止アドレッシングモード検出部２１が論理演算
により検出する。 次に第１８図を参照しながら禁止アドレッシングモード
について説明する。 第１８図は禁止アドレッシングモードを説明する相関図
であり、縦列は分類を示し、横列はモドを示す。なお、
この実施例においては、各アドレッシングモードのオペ
ランド指定に関して使用を禁止する。禁止しないを独立
して指定するものとして６種類に分類している。すなわ
ち、メモリ一般、レジスタ直接、即値、ブツシュ、ポツ
プ多段間接モード等の計６種類である。 この図において、×は特定のアクセス方法に対して禁止
されているアドレッシングモードを示し、○は特定のア
クセス方法に対して許可されているアドレッシングモー
ドを示し、※は特殊なアクセス方法を示す。 メモリ一般モートにおいては、レジスタ間接モート、レ
ジスタ相対間接モード、絶対モードＰＣ相対間接モード
を含んており、何れのモードもメモリの内容をオペラン
ドとするものであるため１つにまとめられる。 即値モートにおいては、オペランドをメモリにもレジス
タにもアクセスするものではなく、命令コード中で指定
されるビットパターンをそのまま２進数と見なしてオペ
ランドとするもので、これは即値モード以外には存在し
ない。 ブツシュモートにおいては、スタックポインタ（ｓｐ）
の内容をアドレスとするメモリの内容をオペランドとす
るが、メモリの内容を読み込み（ＲＥＡＤ）を伴うアク
セスしか許されないため、メモリ一般と区別される。 ポツプモードにおいては、スタックポインタ（ｓｐ）の
内容をオペランドサイズだけディクリメントした内容を
アドレスとするメモリの内容をオペランドとするが、メ
モリに対して書き込みを伴うアクセスしか許されないの
で、メモリ一般とは区別される。 多段間接モードにおいては、レジスタベース多段間接モ
ード、ｐｃベベー多段間接モード、絶対ベース多段間接
モードを含んでおり、メモリの内容をオペランドとする
が、メモリの内容を参照してアドレス計算を行うことが
あるため、メモリー般とは区別される。 独立したアドレッシングモードの禁止の仕方には１０種
類あり、例えばソースオペランドの内容をディスティネ
ーションオペラントに転送するＭＯＶ命令では、ソース
オペランドはＲＥＡＤオペランドであり、第１８図の分
類番号１で示されるようにブツシュモートは禁止されて
いる。 また、ＭＯＶ命令のディスティネーションオペランドは
、ＷＲＩＴＥオペランドであり、図中の分類番号２て示
されるように、即値およびポツプモートは禁止されてい
る。 ＪＭＰ　（ジャンプ）命令は、飛び先アドレスを示すソ
ースオペランドを持ち、そのオペランドアドレスにジャ
ンプする命令である。 このオペランドでは計算されたアドレス自身がオペラン
ドとなり、図中の分類番号４で示されるようにレジスタ
直接、ブツシュ、即値、ポツプモトは禁止されている。 なお、特殊な命令では特定のアドレッシングモトのみを
許している。 次に上記実施例の動作について、ソースオペランドをレ
ジスタとしディスティネーションオペラントをメモリと
するデータ転送命令（ＭＯＶＳ）を具体的な例として本
文アドレッシングモトチエツク処理について第１９図〜
第２１図を参照しながら説明する。 第１９図はデータ転送命令（ＭＯＶ：Ｓ）のビット構成
を説明する模式図であり、ｓｈは６ビツトの短縮形アド
レッシングモードでのオペランド指定フィールドを示し
、Ｒｎはレジスタのオペランド番号を指定する指定フィ
ールドを示し、ＷＷは前記指定ビットｓｈのオペランド
のサイズを示すフィールドを示す。 先ず、最初にディスティネーションオペランドのアドレ
ッシングモード指定として絶対モードを使用した時には
以下のような動作を行う。なお、この時のビット割付け
は第２０図に示すようになり、ａｂｓ：１６．ａｂｓ：
３２は１６ビツトおよび３２ビツトのアドレス値に対応
する。 ＩＦステージ１にＷＲＩＴＥオペランドが絶対モード指
定されたデータ転送命令コードがフェッチされる。 フェッチされた命令コード８はそのままＤステ一ジ２に
渡され、オペレーション指定フィールド２４とオペラン
ド指定フィールド２５とか別々にデコートされる。 オペレーション指定フィールド２４は命令デコド用のプ
ログラマブルロジックアレイ１６に入力される。オペラ
ンド指定フィールド２５はアドレッシングモード用のプ
ログラマブルロジックアレイ１７に入力される。命令デ
コード用のプログラマブルロジックアレイ１６からの出
力および命令コード８のパラメータ２６がランダムロジ
ック回路１８に入力され、その結果中間コード２７切り
出しパラメータ２９を出力する。 アドレッシングモード用のプログラマブルロジックアレ
イ１７の出力信号には、絶対モードに対するＭＥＭフィ
ールドに「１」のフラグを立て、（ＭＥＭ、ＲＥＧ、Ｉ
ＭＭ、ＰＯＰ、ＰＵＳＨＡＤＤＭ）＝　（１，Ｏ，Ｏ，
Ｏ，Ｏ，Ｏ）なる信号を生成する。 また、このときＥａ信号３４は［ＩＪとなっており、ア
ドレッシングモード用のプログラマブル０シツクアレイ
１７の出力信号はそのまま使用アドレッシングモードビ
ットパターン（ＭＥＭＲＥＧ、ＩＭＭ、ＰＯＰ、ＰＵＳ
Ｈ，ＡＤＤＭ）＝　（１，Ｏ，Ｏ，Ｏ，Ｏ，Ｏ）として
出力される。 また、中間コード２７と使用アドレッシングモトビット
パターン２８および切り出しパラメタ２９はＤコード９
としてＡステージ３に渡される。 Ａステージ３に渡された中間コード２７および切り出し
パラメータ２９は命令デコード用のプログラマブルロジ
ックアレイ２０に入力される。ディスティネーションオ
ペランドはＷＲＩＴＥオペランドなので、第１８図に示
される分類番号２に対応し、禁止アドレッシングモード
ビットバタン　３　０　　（（ＥＡＰＡＴＮＯ，ＥＡＰ
ＡＴＮＩ、ＥへＰＡＴＮ２　、ＥＡＰＡＴＮ３　。 ＥＡＰＡＴＮ４．ＥＡＰＡＴＮ５　）　＝　（０，０，
１，１，Ｏ，Ｏ））が生成される。さらに、Ａステージ
３において、この禁止アドレッシングモードビットパタ
ーン３０とＤステージ２から渡された使用アドレッシン
グモードビットパターン２８が禁止アドレッシングモー
ド検出部２１に入力される。 禁止アドレッシングモード検出部２１では、アンドゲー
ト４７〜５２により、使用アドレッシングモードビット
パターン（ＭＥＭ、ＲＥＧ、ＩＭＭ、ＰＯＰ、ＰＵＳＨ
，ＡＤＤＭ）＝　（１，Ｏｏ、ｏ、ｏ、ｏ）と禁止アド
レッシングモードビ・ントパターン３０（（ＥＡＰＡＴ
ＮＯ、ＥＡＰＡＴＮＩ、ＥへＰＡＴＮ２　。 ＥＡＰＡＴＮ３．ＥＡＰＡＴＮ４．ＥＡＰＡＴＮ５）　
＝　（０，０，１，１，０，０））との各ビットの項に
ついて論理積が取られて、それぞれ「０」が出力される
。従って、後段のオアゲート５３から「０」が出力され
、使用アドレッシングモードが正当である旨が例外処理
部２３に送出される。 次に、ＷＲＩＴＥオペランドのアドレッシングモード指
定として即値モードを使用した時には、第２１図に示す
ようなビット割付けとなる。図中のｉｍｍｄ　ｃｌａｔ
ａは即値を示す。 絶対モートと同様にＩＦステージ１にＷＲＩＴＥオペラ
ンドが即値モートで指定されたデータ転送命令コードが
フェッチされると、フェッチされた命令コート８はその
ままＤステージ２に渡され、オペレーション指定フィー
ルド２４．オペランド指定フィールド２５とが別々にデ
コートされる。オペレーション指定フィールド２４は命
令デコード用のプログラマブルロジックアレイ１６に入
力され、オペランド指定フィールド２５はアドレッシン
グモード用のプログラマブルロジックアレイ１７に入力
される。このとき、命令デコート用のプログラマブルロ
ジックアレイ１６からの出力および命令コード８のパラ
メータ２６がランダムロジック回路１８に入力され、そ
の結果中間ニド２フ、切り出しパラメータ２９を出力す
る。 アドレッシングモード用のプログラマブルロジックアレ
イ１７の出力信号には、即値モードに対するＩＭＭフィ
ールドに「１」のフラグを立て、使用アドレッシングモ
ードビットパターン２８が（ＭＥＭ、ＲＥＧ、ＩＭＭ、
ＰＯＰ、ＰＵＳＨ，ＡＤＤＭ）＝　（０，０，１，０，
０，Ｏ）となる信号を生成する。また、このとぎ、Ｅａ
信信子 ７３４は「１」となっており、アドレッシングモト用の
プログラマブルロジックアレイ１７の出力信号はそのま
ま使用アドレッシングモードビットパターン２８　（Ｍ
ＥＭ、ＲＥＧ、ＩＭＭ、ＰＯＰ、　ＰＵＳＨ，ＡＤＤＭ
）　＝　（０，０，１，Ｏ，Ｏ，Ｏ））として出力され
る。 このとき、中間コート２７と使用アドレッシングモード
パターン２８および切り出しパターン２９はＤコード９
としてＡステージ３に引き渡される。 Ａステージ３に渡された中間コード２７および切り出し
パラメータ２９は命令デコート用のプログラマブルロジ
ックアレイ２０に入力される。そして、上述の例と同様
に禁止アドレッシングモードビットパターン３０　（（
ＥＡＰＡＴＮＯ，ＥＡＰＡＴＮＩ、ＥＡＰＡＴＮ２、Ｅ
ＡＰＡＴＮ３．ＥＡＰＡＴＮ４．ＥＡＰＡＴＮ５）＝　
　（０，０，１，１，０，０））、すなわち禁止アドレ
ッシングモード信号４１〜４６が生成される。 さらに、Ａステージ３において、この禁止アドレッシン
グモードビットパターン３０とＤステジ２から引き渡さ
れた使用アドレッシングモードビットパターン２８が禁
止アドレッシングモード検出部２１に入力される。 そして、禁止アドレッシングモード検出部２１ではアン
ド回路４７〜５２によって、使用アドレッシングモード
ビットパターン２８　（ＭＥＭ、ＲＥＧ、ＩＭＭ、ＰＯ
Ｐ、ＰＵＳＨ，ＡＤＤＭ）＝（０，Ｏ，０，１，Ｏ，Ｏ
）と禁止アドレッシングモードビットパターン３０　（
（ＥＡＰＡＴＮＯ，ＥＡＰＡＴＮＩ。 ＥＡＰＡＴＮ２　、　ＥＡＰＡＴＮ３　、ＥＡＰＡＴＮ
４　、ＥＡＰＡＴＮ５）　＝　（０、０、１、１０，０
））　　との各ビットの項について論理積が取られ、Ｉ
ＭＭとＥＡＰＡＴＮ２との論理積のみが「１」となり、
オア回路５３から使用アドレッシングモードが不当であ
る旨の出力が後段の例外処理部２３に送出され、ＥＩＴ
フラグ３２がセットされるとともに、予約命令例外に対
応する例外番号がＥＩＴ番号ｊ３にセットされて、Ｆス
テージ４に送出される。 このようにして、オペレーション指定フィールド２４と
オペランド指定フィールド２５とを別々にデコートし、
使用アドレッシングモードの情報と禁止アドレッシング
モードの情報との比較を取ることによって禁止アドレッ
シングモード指定の検出を確実に実行することができる
。 なお、上記実施例においては、２段で命令のデコードを
実行しているが、１段で実行しても良い。 また、上記実施例ではプログラマブルロジックアレイ１
７．２０から出力された禁止アドレッシングモード情報
と指定アドレッシングモード情報との比較を論理積を取
ることによって実行しているか、プログラマブルロジッ
クアレイを通して検出を行フたり、他のランダムロジッ
クで検出を行っても良い。 さらに、上記実施例では使用アドレッシングモドヒ゛ッ
トパターン２８をＡステージ３でイ也の目的にも使用す
るため、ランダムロジック回路１９において、Ｅａ信号
３４とアドレッシングモード用のプログラマブルロジッ
クアレイ１７の出力信号との論理積を取って禁止アドレ
ッシングモード検出部２１に入力しているが、禁止アド
レッシングモードの検出を行うだけであれば、Ｅａ信号
３４との論理積を取る必要はなく、そのまま禁止アドレ
ッシングモード検出部２１に入力しても良い。 〔発明の効果〕 以上説明したように、この発明はオペレーション指定フ
ィールドの値を入力する第１のフィールド情報入力手段
と、この第１のフィールド情報入力手段より入力された
オペレーション指定フィールドの値を解析してオペレー
ション指定フィールドにより指定されるオペランドに対
して禁止されたアドレッシングモード情報を出力する第
１の出力手段と、オペランド指定フィールドの値を入力
する第２のフィールド情報入力手段と、この第２のフィ
ールド情報入力手段より入力されたオペランド指定フィ
ールドの値を解析して指定されたアドレッシングモード
情報を出力する第２の出力手段と、第１または第２の出
力手段から出力された禁止アドレッシングモード情報と
指定アトレッジングモード情報に基づいて指定されたア
ドレッシングモードの不当を検出する検出手段とを設け
たので、命令デコードを行うための論理回路のビット数
を大幅に削減できる。従って、安価な回路構成で高度な
例外処理発生を検出しながら所定のブタ処理を確実に実
行できる優れた効果を有する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すデータ処理装置にお
けるパイプライン処理機構を説明するブロック図、第２
図〜第１５図はこの発明に適用するアドレッシングモー
ド種別および機能を説明するフォーマット模式図、第１
６図は、第１図に示したＤステージとＡステージの構成
を説明する詳細回路ブロック図、第１７図は、第１６図
に示した禁止アドレッシングモード検出回路の一例を示
す論理回路図、第１８図は禁止アドレッシングモトを説
明する相関図、第１９図〜第２１図はデータ転送命令の
ビット割付は構成を説明する模式図、第２２図は従来の
アドレッシンモード種別とアクセスクラスタとの相対関
係を説明する相関図である。 図中、１はＩＦステージ、２はＤステージ、３はＡステ
ージ、４はＦステージ、５はＥステラ、６はＲステージ
、７はＯＦステージ、８は命令コード、９はＤコード、
１０はＡコート、１１はＲコード、１２はＦコード、１
３はＥコード、１４はＳコードである。 なお、各図中の同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 命令のオペレーションを指定するオペレーション指定フ
   ィールドと汎用アドレッシングモードによってオペラン
   ド指定を行うことが可能なオペランド指定フィールドを
   有するオペランド命令を処理するデータ処理装置におい
   て、前記オペレーション指定フィールドの値を入力する
   第１のフィールド情報入力手段と、この第１のフィール
   ド情報入力手段より入力された前記オペレーション指定
   フィールドの値を解析して前記オペレーション指定フィ
   ールドにより指定されるオペランドに対して禁止された
   アドレス情報を出力する第１の出力手段と、前記オペラ
   ンド指定フィールドの値を入力する第２のフィールド情
   報入力手段と、この第２のフィールド情報入力手段より
   入力された前記オペランド指定フィールドの値を解析し
   て指定されたアドレッシングモード情報を出力する第２
   の出力手段と、前記第１または第２の出力手段から出力
   されるオペランド指定フィールドの値と前記オペレーシ
   ョン指定フィールドの値とに基づいて指定されたアドレ
   ッシングモードの異常を検出する検出手段とを具備した
   ことを特徴とするデータ処理装置。