JPH02288235A - 半導設装置の製造方法 - Google Patents

半導設装置の製造方法

Info

Publication number
JPH02288235A
JPH02288235A JP1108911A JP10891189A JPH02288235A JP H02288235 A JPH02288235 A JP H02288235A JP 1108911 A JP1108911 A JP 1108911A JP 10891189 A JP10891189 A JP 10891189A JP H02288235 A JPH02288235 A JP H02288235A
Authority
JP
Japan
Prior art keywords
silicon
film
silicon carbide
silicon substrate
carbide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1108911A
Other languages
English (en)
Inventor
Takashi Ito
隆司 伊藤
Toshihiro Sugii
寿博 杉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1108911A priority Critical patent/JPH02288235A/ja
Priority to KR9005795A priority patent/KR930009550B1/ko
Priority to EP90108001A priority patent/EP0399241A1/en
Priority to US07/515,443 priority patent/US5162255A/en
Publication of JPH02288235A publication Critical patent/JPH02288235A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/861—Vertical heterojunction BJTs having an emitter region comprising one or more non-monocrystalline elements of Group IV, e.g. amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/148—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に係り、特に炭化けい素膜をエミ
ッタに用いたヘテロバイポーラトランジスタの製造方法
に関し。
炭化けい素膜を形成するエミッタ領域外のシリコン基板
に欠陥が導入されることを防止する方法を目的とし。
シリコン基板の活性領域に気相成長法により炭化けい素
膜を形成するに際し、該気相成長に用いるガスと反応し
ない反応防止層を該シリコン基板上に形成する工程と、
該反応防止層の上に開口し該シリコン基板の活性領域を
露出する開孔部を形成する工程と、該開孔部のシリコン
基板に気相成長法により炭化けい素膜を形成する工程と
を含む半導体装置の製造方法により構成する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に炭化けい素
膜をエミッタに用いたヘテロバイポーラトランジスタの
製造方法に関する。
従来、ＬＳＩの基本素子の一つであるバイポーラトラン
ジスタにおいては、パターンの微細化と寄生抵抗及び寄
生容量の低減化による高速化、高集積化が図られてきた
。なお−層の高性能化を図るためには、エミッタをワイ
ドギャップ化したヘテロバイポーラトランジスタが有用
であることは。
これまでの理論解析から明らかにされてきている。
しかし、シリコン基板を用いたワイドギャップエミッタ
のへテロバイポーラトランジスタでは。
これまでのところ高性能のトランジスタは実現されてい
ない。
〔従来の技術〕
シリコン基板を用いたワイドギャップエミッタのへテロ
バイポーラトランジスタで、実際に高性能のトランジス
タを実現するためには、シリコンと格子整合のとれたワ
イドギャップ半導体を形成することが必要である。
ワイドギャップ半導体として炭化けい素があり。
本発明者等は、シリコン上に極めて良好な界面特性を有
する炭化けい素膜を形成することに成功している０ ＊　）　Ｔ、Ｓｕｇｉｉ、　　Ｔ、Ｉｔｏ＋　　Ｙ、Ｆ
ｕｒｕｍｕｒａ＋　　Ｍ、ＤｏｋｉＦ、Ｍｉｅｎｏ、ａ
ｎｄ　　Ｍ、Ｍａｅｄａ、Ｓｉ　　ｌ１ｅｔｅｒｏｊｕ
ｎｃｔｉｏｎＢｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒｓ
　ｗｉｔｈ　Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌｌｉｎｅβ
−５ｉＣＥｍｉｔｔｅｒｓ、Ｊ、Ｅｌｅｃｔｒｏｃｈｅ
ｍ、Ｓｏｃ。
Ｖｏｌ、１３４．　　ｐｐ２５４５−２５４９（１９８
７）。
ところで、このトランジスタをＬＳＩに集積化するため
にはプレーナ型構造が適しているが、従来ＬＳＩ製造に
用いられているシリコン酸化膜をベースにするプレーナ
構造では、良好な特性を実現することができない。それ
は次の理由による。
炭化けい素膜は化学気相成長（ＣＶＤ）法により１例え
ば次のような反応により形成される。
５ｉＨＣ１３＋　ＣＨ４→　ＳｉＣ＋　４１１Ｃ１（１
０００’Ｃ）−ｉに、上の反応はＳｉの酸化を防くため
に１１□雰囲気で行う。第４図は従来の方法を説明する
ための図で、■はシリコン基板、２１は活性領域、３は
シリコン酸化膜、６は炭化けい素膜を表す。
シリコン基板１上に形成したシリコン酸化膜３を部分的
にエツチングして活性領域２１を設け、その領域へ炭化
けい素膜６を成長する。
この時、メタン（Ｃ１，）はシリコン酸化膜３の一部と
反応し、シリコン酸化膜３を還元することによって欠陥
を発生する。反応ガスはこの欠陥を通してシリコン酸化
膜３下のシリコン基板ｌに到達し、シリコン酸化膜３の
絶縁性を劣化させ、トランジスタの特性に悪影容を及ぼ
す。この現象はＨ２雰囲気では特に著しい。このため、
第４図に示すようなシリコン酸化膜をベースとするプレ
ーナ構造では良好なトランジスタは実現できない。
〔発明が解決しようとする課題〕
本発明は、従来法における上記の問題点に迄みワイドギ
ャップエミッタとなる炭化けい素膜を所定の活性領域に
成長し、それ以外の領域のシリコン基板にはなんら影響
を及ぼさない新規な手段を提供することにより、良好な
特性を有するヘテロバイポーラトランジスタを実現する
ことを目的とする。
〔課題を解決するための手段〕
第１図は本発明の原理説明図で、１はシリコン基板、２
１は活性領域、３はシリコン酸化膜、５は反応防止層、
５１は開孔部、６は炭化けい素膜を表す。
上記課題は、シリコン基板１の活性領域２１に気相成長
法により炭化けい素膜６を形成するに際し。
該気相成長に用いるガスと反応しない反応防止層５を該
シリコン基板１上に形成する工程と、該反応防止層５の
上に開口し該シリコン基板１の活性領域２１を露出する
開孔部５１を形成する工程と、該開孔部５１のシリコン
基板１に気相成長法により炭化けい素膜６を形成する工
程とを含む半導体装置の製造方法によって解決される。
〔作用〕 本発明では第１図の如く、シリコン基板１に炭化けい素
膜６を気相成長する活性領域２１を除くシリコン基板１
上に、気相成長に用いるガスと反応しない反応防止層５
を設けている。このような反応防止層５は９例えば金属
の窒化物、金属のけい化物である。
特に、気相エピタキシャル成長によれば、シリコン基板
１と炭化けい素膜６の格子整合がとれて界面特性のよい
ワイドギャップエミッタが形成される。エピタキシャル
成長領域を除くシリコン基板ｌの領域には、エピタキシ
ャル成長に用いるガスはなんら影響を与えないので、良
好な特性を有するＳｉへテロバイポーラトランジスタが
実現できる。
〔実施例〕
第２図（ａ）乃至（ｈ）は実施例■で１本発明の方法を
適用したＳｉヘテロバイポーラトランジスタの製造工程
を断面図で示したものである。
以下、第２図（ａ）乃至（ｈ）を参照しながら。
Ｓｔへテロバイポーラトランジスタの製造工程について
説明する。
第２図（ａ）参照 シリコン基板１として、＜１１１＞ｎ＋型Ｓｉ基板を用
いる。そのシリコン基板１に抵抗率１Ωｃｍのｎ型Ｓｉ
層を形成する。このｎ型Ｓｉ層はコレクタ領域２となる
。
コレクタ領域２のｎ型Ｓｉ層を熱酸化して、厚さ約１μ
ｍのシリコン酸化膜３を形成した後、一部をエツチング
して除去しトランジスタを形成する活性領域２１を露出
させる。
第２図（ｂ）参照 活性領域２１にボロン（Ｂｏ）を１０１？ｃｍ−３程度
の濃度にイオン注入して、厚さ約０．１μｍのＰ型のベ
ース領域４を形成する。
第２図（Ｃ）参照 化学気相成長（ＣＶＤ）法により、全面に厚さ０．５μ
ｍのシリコン酸化膜３１を形成する。
次いで１反応防止層５として９通常のスパッタ法により
、全面に厚さ０．１μｍの、窒化チタン膜５を積む。
第２図（ｄ）参照 エミッタを形成するために、先ず、活性領域２１上の窒
化チタン膜５の上に開口を持つレジストパターン（図示
せず）を形成し、その開口から窒化チタン膜５とシリコ
ン酸化膜３１をエツチングして除去し、ベース領域４を
露出する開孔部５１を形成する。
第２図（ｅ）参照 開孔部５１のベース領域４上にトリクロロシラン（Ｓｉ
ＨＣｌ２）とメタン（ＣＨ２）を用いるＣＶＤ法により
、厚さ０．１μｍの炭化けい素膜６をエピタキシャル成
長する。エピタキシャル成長の際、りんをドープしてｎ
型にする。エピタキシャル成長した炭化けい素膜６はエ
ミッタ領域となる。
窒化チタン膜５の上にも炭化けい素は堆積するが、これ
は多結晶の炭化けい素膜となる。
第２図（ｆ）参照 炭化けい素膜６をエミッタ領域とその付近・たけ残すよ
うにパターニングし、さらに窒化チタン膜５をパターニ
ングした炭化けい素膜６に合わせてセルファラインエツ
チングで除去する。
第２図（ｇ）参照 シリコン酸化膜３１の上に開口を持つベース電極形成の
ための開孔部５２を形成する。
第２図（ｈ）参照 全面にアルミニウム（ＡＩ）を蒸着した後、パターニン
グしてエミッタ電極７１及びベース電極７２を形成する
。
本実施例の窒化チタン膜５は、炭化けい素膜６形成の際
、エピタキシャル成長ガスと反応せず。
その下のシリコン基板１をよく保護する。
本実施例によるトランジスタは、特に低電流域でも利得
が下がらず、ベース領域４のボロンイオンがｌ　Ｏ”ｃ
ｍ−”という高濃度になっても動作が可能である。また
、ベース領域４とエミッタ領域の炭化けい素膜６の接合
特性を表す電流−電圧特性のｎ値は１．０５で１に近く
、良好なＳｉＣ／Ｓｔヘテロ接合が実現できることを示
している。
本実施例では反応防止層５として窒化チタン膜を用いた
が９反応防止層の材料としてはチタンの他にジルコニウ
ム（Ｚｒ）　、ハフニウム（ｌｌｆ）等ＩＶａ族の元素
の窒化物或いはけい化物、バナジウム（Ｖ）　、　ニオ
ブ（Ｎｂ）　、タンタル（Ｔａ）等Ｖａ族の元素の窒化
物或いはけい化物、クロム（Ｃｒ）　、モリブデン（Ｍ
ｏ）　、タングステン（讐）等ＶＩａ族の元素の窒化物
或いはけい化物、コバルト（Ｃｏ）　、ニッケル（Ｎｉ
）、アルミニウム（ＡＩ）の窒化物或いはけい化物を使
用することができる。
次に実施例Ｈについて説明する。
第３図（ａ）乃至（ｈ）は実施例■で８本発明の方法を
適用したＳｉヘテロバイポーラトランジスタの製造工程
を断面図で示したものである。
以下、第３図（ａ）乃至（ｈ）を参照しながら。
Ｓｉへテロバイポーラトランジスタの製造工程について
説明する。
第３図（ａ）及び（ｂ）参照 これらの図は第２図（ａ）及び（ｂ）と同じで。
ここまでの工程は実施例Ｉと同じである。
第３図（Ｃ）参照 化学気相成長（ＣＶＤ）法により、全面に厚さ０．５μ
ｍのシリコン酸化膜３１を形成する。
次いで１反応防止層として、アンモニア（Ｎｌｈ）とジ
クロロシラン（ＳｉＣＩｚｌｌｚ）とを用いたＣＶＤ法
により、全面に厚さ０．１μｍのシリコン窒化膜（Ｓｉ
ユＮ４膜）８を堆積する。
第３図（ｄ）参照 エミッタを形成するために、先ず、活性領域２１上のシ
リコン窒化膜８の上に開口を持つレジストパターン（図
示せず）を形成し、その開口からシリコン窒化膜８とシ
リコン酸化膜３１をエツチングして除去し、ベース領域
４を露出する開孔部５１を形成する。
第３図（ｅ）参照 開孔部５１のベース領域４上にトリクロロシラン（Ｓｉ
ＨＣ１＋）とメタン（ＣＩ＋４）を用いるＣＶＤ法によ
り、厚さ０．１μｍの炭化けい素膜６をエピタキシャル
成長する。エピタキシャル成長の際、りんをドープして
ｎ型にする。炭化けい素膜６はエミッタ領域となる。
シリコン窒化膜８の上には多結晶の炭化けい素膜が形成
される。
第３図（ｆ）参照 炭化けい素膜６をパターニングし、炭化けい素膜６をエ
ミッタ領域及びその付近だけ残す。
第３図（ｇ）参照 シリコン窒化膜８の上に開口を持つベース電極形成のた
めの開孔部５２を形成する。
第３図（ｈ）参照 全面にアルミニウム（＾１）を蒸着した後、パタニング
してエミッタ電極７１及びベース電極７２を形成する。
本実施例によるトランジスタは、特に低電流域でも利得
が下がらず、ベース領域４のボロンイオンが１０Ｉ９０
１１１−３という高濃度になっても動作が可能である。
また、ベース領域４とエミッタ領域の炭化けい素膜６の
接合特性を表す電流−電圧特性のｎ値は１．０５で１に
近（、良好なＳｉＣ／Ｓｉヘテロ接合が実現できること
を示している。
本実施例では反応防止層としてシリコン窒化膜８をＣＶ
Ｄ法で堆積したが、酸化シリコン膜３１を直接窒化し、
一部または全部を窒化シリコン酸化膜にしたものを反応
防止層として使うこともできる。また、酸化シリコン膜
３１に代えてシリコン窒化膜を堆積し、それを反応防止
層として用いてもよい。
〔発明の効果］ 以上説明した様に２本発明によれば、炭化けい素膜を気
相成長するシリコン露出面領域外のシリコン基板に欠陥
が導入されることを避けることができ、炭化けい素膜を
ワイドギャップエミッタとする特性の良好なＳｉヘテロ
バイポーラトランジスタを実現することが出来る。
【図面の簡単な説明】
第１図は本発明の原理説明図。 第２図（ａ）乃至（ｈ）は実施例Ｉの製造工程を説明す
るための断面図。 第３図は（ａ）乃至（ｈ）は実施例Ｈの製造工程を説明
するための断面図。 第４図の従来の方法を説明するための図である。図にお
いて。 １はシリコン基板。 ２はコレクタ領域。 ２１は活性領域。 ３．３１はシリコン酸化膜。 ４はベース領域。 ５は反応防止層であって窒化チタン膜。 ５１、５２は開孔部。 ６は炭化けい素膜。 ７１はエミッタ電極。 ７２はベース電極。 ８は反応防止層であってシリコン窒化膜２１盾性領域 （久） 実施例工 第　２　固（そ／）Ｉ） ＊、、発明／）原理臣明図 第１回 実　施　例　工 第　　２　　図（′ｅの２） 貢 施 イタ・１ 第 図（ぞの３） 笈 掩 ＃Ｊ ■ 第 一〇ｆの２） 実 椎 例 ■ 第 図（その１） （んっ 実検例■ 第３ヌＣｆｏ３） 菓 牛 ！

Claims (1)

  1. 【特許請求の範囲】 シリコン基板（１）の活性領域（２１）に気相成長法に
    より炭化けい素膜（６）を形成するに際し、該気相成長
    に用いるガスと反応しない反応防止層（５）を該シリコ
    ン基板（１）上に形成する工程と、 該反応防止層（５）の上に開口し該シリコン基板（１）
    の活性領域（２１）を露出する開孔部（５１）を形成す
    る工程と、 該開孔部（５１）のシリコン基板（１）に気相成長法に
    より炭化けい素膜（６）を形成する工程とを含むことを
    特徴とする半導体装置の製造方法。
JP1108911A 1989-04-27 1989-04-27 半導設装置の製造方法 Pending JPH02288235A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1108911A JPH02288235A (ja) 1989-04-27 1989-04-27 半導設装置の製造方法
KR9005795A KR930009550B1 (en) 1989-04-27 1990-04-25 Manufacturing method of hetero junction bipolar transistor
EP90108001A EP0399241A1 (en) 1989-04-27 1990-04-26 Method of manufacturing a semiconductor device with a heterobipolar transistor
US07/515,443 US5162255A (en) 1989-04-27 1990-04-27 Method for manufacturing a hetero bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1108911A JPH02288235A (ja) 1989-04-27 1989-04-27 半導設装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02288235A true JPH02288235A (ja) 1990-11-28

Family

ID=14496763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1108911A Pending JPH02288235A (ja) 1989-04-27 1989-04-27 半導設装置の製造方法

Country Status (4)

Country Link
US (1) US5162255A (ja)
EP (1) EP0399241A1 (ja)
JP (1) JPH02288235A (ja)
KR (1) KR930009550B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115587A (ja) * 2013-12-16 2015-06-22 新日本無線株式会社 バイポーラトランジスタとその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529621A (ja) * 1991-07-19 1993-02-05 Rohm Co Ltd 炭化珪素薄膜回路素子とその製造方法
JP2785918B2 (ja) * 1991-07-25 1998-08-13 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
JPH0574669A (ja) * 1991-09-18 1993-03-26 Rohm Co Ltd 半導体装置の製造方法
US5424241A (en) * 1992-08-21 1995-06-13 Smiths Industries Aerospace & Defense Systems, Inc. Method of making a force detecting sensor
US5272096A (en) * 1992-09-29 1993-12-21 Motorola, Inc. Method for making a bipolar transistor having a silicon carbide layer
US5285089A (en) * 1992-12-02 1994-02-08 Kobe Steel U.S.A., Inc. Diamond and silicon carbide heterojunction bipolar transistor
US5944890A (en) * 1996-03-29 1999-08-31 Denso Corporation Method of producing single crystals and a seed crystal used in the method
KR100276388B1 (ko) * 1997-10-30 2001-01-15 윤종용 코발트/니오븀 이중 금속층 구조를 이용한 실리사이드 형성 방법
US7214593B2 (en) * 2001-02-01 2007-05-08 International Business Machines Corporation Passivation for improved bipolar yield
EP1280189A1 (en) * 2001-07-16 2003-01-29 Alcatel Process for selective epitaxial growth and bipolar transistor made by using such process
US6573177B1 (en) * 2002-02-19 2003-06-03 Macronix International Co., Ltd. Protection layer to prevent under-layer damage during deposition

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2967704D1 (de) * 1978-06-14 1991-06-13 Fujitsu Ltd Verfahren zur herstellung einer halbleiteranordnung mit einer isolierschicht.
JPS5825226A (ja) * 1982-07-19 1983-02-15 Shunpei Yamazaki プラズマ気相反応装置
US4623912A (en) * 1984-12-05 1986-11-18 At&T Bell Laboratories Nitrided silicon dioxide layers for semiconductor integrated circuits
US4740483A (en) * 1987-03-02 1988-04-26 Motorola, Inc. Selective LPCVD tungsten deposition by nitridation of a dielectric

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115587A (ja) * 2013-12-16 2015-06-22 新日本無線株式会社 バイポーラトランジスタとその製造方法

Also Published As

Publication number Publication date
KR900017106A (ko) 1990-11-15
US5162255A (en) 1992-11-10
EP0399241A1 (en) 1990-11-28
KR930009550B1 (en) 1993-10-06

Similar Documents

Publication Publication Date Title
US5198689A (en) Heterojunction bipolar transistor
US5597744A (en) Method of producing a silicon carbide semiconductor device
US5587327A (en) Process for preparing a heterojunction bipolar transistor
JPH03133176A (ja) 炭化珪素半導体装置およびその製造方法
US5523588A (en) Diamond film field effect transistor with self aligned source and drain regions
JPH06163567A (ja) Ｐｎ接合拡散障壁体
US7365010B2 (en) Semiconductor device having carbon-containing metal silicide layer and method of fabricating the same
US5162255A (en) Method for manufacturing a hetero bipolar transistor
JP2000299479A (ja) ショットキーダイオードおよびその製造方法
JPS6355932A (ja) 半導体装置の製造方法
JP3209443B2 (ja) バイポーラトランジスタの製造方法
JPH02246159A (ja) 半導体装置の配線構造及びその形成方法
JP2707641B2 (ja) 半導体装置
JPS63285972A (ja) バイポ−ラトランジスタおよびその製造方法
JPH01296667A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2658884B2 (ja) 半導体装置の製造方法
JPH04186618A (ja) 半導体装置の製造方法
JP3131986B2 (ja) バイポーラトランジスタ
JPS60140756A (ja) 炭化珪素バイポ−ラトランジスタの製造方法
KR100220870B1 (ko) 화합물 반도체 장치의 제조 방법
JP2518347B2 (ja) バイポ―ラトランジスタの製造方法
JPS63274175A (ja) ヘテロ接合素子及びその製造方法
JPS6370568A (ja) 半導体装置の製造方法
JPS61154070A (ja) 電極形成法
JPH021945A (ja) 半導体装置の製造方法