JPH02288255A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02288255A JPH02288255A JP1107635A JP10763589A JPH02288255A JP H02288255 A JPH02288255 A JP H02288255A JP 1107635 A JP1107635 A JP 1107635A JP 10763589 A JP10763589 A JP 10763589A JP H02288255 A JPH02288255 A JP H02288255A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- semiconductor
- metal film
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、半導体装置の実装技術に関し、特にフリップ
チップ方式による表面実装構造の半導体装置において、
半導体チップの冷却効率の向上および高密度実装が可能
とされる半導体装置に適用して有効な技術に関する。
チップ方式による表面実装構造の半導体装置において、
半導体チップの冷却効率の向上および高密度実装が可能
とされる半導体装置に適用して有効な技術に関する。
［従来の技術］
コンビ二一夕の大容量化に伴い、半導体集積回路の高速
度・高集積化が急速に進行しており、これに適した実装
方法としては、たとえばフリップチップ方式による表面
実装方法が一般的に知られている。このフリップチップ
方式は、半導体チップに形成された電極パッド上に複数
層の金属層を介して半田バンブが形成され、この半田バ
ンブが配線基板に設けられた電極パッドと相対応して熱
処理炉を通されることにより半田がリフローされてボン
ディングが行われる。さらに、ボンディングされた半導
体チップは、エポキシなどの樹脂材料で形成されたキャ
ップにより気密封止される。
度・高集積化が急速に進行しており、これに適した実装
方法としては、たとえばフリップチップ方式による表面
実装方法が一般的に知られている。このフリップチップ
方式は、半導体チップに形成された電極パッド上に複数
層の金属層を介して半田バンブが形成され、この半田バ
ンブが配線基板に設けられた電極パッドと相対応して熱
処理炉を通されることにより半田がリフローされてボン
ディングが行われる。さらに、ボンディングされた半導
体チップは、エポキシなどの樹脂材料で形成されたキャ
ップにより気密封止される。
このように形成された高速論理集積回路などの半導体装
置においては、消費電力が１チツプでも２〜３Ｗに達す
るために放熱効果の高い半導体装置が要求されてきてお
り、たとえば、株式会社サイエンスフォーラム、昭和５
８年１１月２８日発行「超ＬＳＩデバイスハンドブック
ＪＰ２４７〜Ｐ２５０に半導体装置の放熱構造が記載さ
れている。
置においては、消費電力が１チツプでも２〜３Ｗに達す
るために放熱効果の高い半導体装置が要求されてきてお
り、たとえば、株式会社サイエンスフォーラム、昭和５
８年１１月２８日発行「超ＬＳＩデバイスハンドブック
ＪＰ２４７〜Ｐ２５０に半導体装置の放熱構造が記載さ
れている。
たとえば、セラミックパッケージの半導体装置において
は、パッケージの表面への放熱用フィンの装着、または
裏面にヒートシンクあるいはヒートバイブが固定される
ことにより、パッケージ自体の熱が外部に放散され、半
導体装置の放熱効果を高める方法が用いられている。
は、パッケージの表面への放熱用フィンの装着、または
裏面にヒートシンクあるいはヒートバイブが固定される
ことにより、パッケージ自体の熱が外部に放散され、半
導体装置の放熱効果を高める方法が用いられている。
［発明が解決しようとする課題］
ところが、前記のような従来技術においては、半導体チ
ップに形成された集積回路の保護のためにキャップなど
により気密封止されたパッケージ構造とされている。従
って、集積回路の保護に関しては優れているものの、パ
ッケージ内部の発熱、すなわち半導体チップの発熱がパ
ッケージにより遮蔽され、パッケージ自体が障壁となっ
て外部への熱の放散が妨げられるという問題がある。
ップに形成された集積回路の保護のためにキャップなど
により気密封止されたパッケージ構造とされている。従
って、集積回路の保護に関しては優れているものの、パ
ッケージ内部の発熱、すなわち半導体チップの発熱がパ
ッケージにより遮蔽され、パッケージ自体が障壁となっ
て外部への熱の放散が妨げられるという問題がある。
また、放熱効果を高めるために放熱用フィン、ヒートシ
ンクまたはヒートバイブなどが装着される場合には、半
導体装置自体が大形化され、これにより実装方法が制限
されると同時に、最近の高集積化および高密度化による
半導体装置の高密度実装を妨げる大きな問題でもある。
ンクまたはヒートバイブなどが装着される場合には、半
導体装置自体が大形化され、これにより実装方法が制限
されると同時に、最近の高集積化および高密度化による
半導体装置の高密度実装を妨げる大きな問題でもある。
さらに、パッケージ構造の半導体装置においてよ、パッ
ケージ自体の材料費が高く、かつ加工および組立などの
機械的精度が要求されるので、製造コストがコスト高に
なるという問題もある。
ケージ自体の材料費が高く、かつ加工および組立などの
機械的精度が要求されるので、製造コストがコスト高に
なるという問題もある。
そこで、本発明の目的は、半導体チップの冷却効率の向
上および高密度実装が可能にされると同時に、製造コス
トの低コスト化が可能とされる半導体装置を提供するこ
とにある。
上および高密度実装が可能にされると同時に、製造コス
トの低コスト化が可能とされる半導体装置を提供するこ
とにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
［課題を解決するための手段］
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、本発明の半導体装置は、集積回路が形成され
た半導体チップが表面実装用電極を介して配線基板に実
装された表面実装構造の半導体装置であって、前記半導
体チップが放熱性の高い金属材料で形成された金属膜で
被覆され、該金属膜により前記半導体チップの集積回路
および前記表面実装用電極が密閉状態とされるものであ
る。
た半導体チップが表面実装用電極を介して配線基板に実
装された表面実装構造の半導体装置であって、前記半導
体チップが放熱性の高い金属材料で形成された金属膜で
被覆され、該金属膜により前記半導体チップの集積回路
および前記表面実装用電極が密閉状態とされるものであ
る。
また、本発明の他の半導体装置は、前記半導体チップの
裏面の金属膜が開孔され、前記半導体チップの裏面が外
部に露出されるものである。
裏面の金属膜が開孔され、前記半導体チップの裏面が外
部に露出されるものである。
［作用］
前記した半導体装置によれば、配線基板に実装された半
導体チップが、放熱性の高い金属材料の金属膜で被覆さ
れることにより、半導体チップに形成された集積回路と
、半導体チップが配線基板に実装される表面実装用電極
とを密閉状態とすることができる。これにより、集積回
路および表面実装用電極を気密状態において保護するこ
とができると同時に、金属膜を介して半導体チップを冷
却媒体により冷却することができる。
導体チップが、放熱性の高い金属材料の金属膜で被覆さ
れることにより、半導体チップに形成された集積回路と
、半導体チップが配線基板に実装される表面実装用電極
とを密閉状態とすることができる。これにより、集積回
路および表面実装用電極を気密状態において保護するこ
とができると同時に、金属膜を介して半導体チップを冷
却媒体により冷却することができる。
また、半導体チップの裏面の金属膜が開孔され、半導体
チップの裏面が外部に露出されることにより、冷却媒体
を直接半導体チップに吹き付けたり、または接触させる
ことができるので、半導体チップ自体の冷却効率の向上
が可能である ［実施例１］ 第１図は本発明の一実施例である半導体装置を示す断面
図、第２図は本実施例の半導体装置の平面図、第３図（
ａ）、（ｂ）および（Ｃ）は本実施例の半導体装置の製
造工程を説明する断面図である。
チップの裏面が外部に露出されることにより、冷却媒体
を直接半導体チップに吹き付けたり、または接触させる
ことができるので、半導体チップ自体の冷却効率の向上
が可能である ［実施例１］ 第１図は本発明の一実施例である半導体装置を示す断面
図、第２図は本実施例の半導体装置の平面図、第３図（
ａ）、（ｂ）および（Ｃ）は本実施例の半導体装置の製
造工程を説明する断面図である。
まず、第１図により本実施例の半導体装置の構成を説明
する。
する。
本実施例の半導体装置は、たとえばフリップチップ方式
により表面実装される半導体装置であって、半導体チッ
プ１が配線基板２に表面実装用電極である半田バンプ３
を介して実装されている。
により表面実装される半導体装置であって、半導体チッ
プ１が配線基板２に表面実装用電極である半田バンプ３
を介して実装されている。
そして、配線基板２にマウントされた半導体チップ１は
、その上面が半田などの金属膜４で被覆されて気密封止
されている。
、その上面が半田などの金属膜４で被覆されて気密封止
されている。
このような構造の半導体装置は、たとえば第３図（ａ）
、（ｂ）および（Ｃ）に示すように下記の製造工程によ
り製造される。
、（ｂ）および（Ｃ）に示すように下記の製造工程によ
り製造される。
まず、半導体チップ１に形成された電極バッド１ａにＣ
ｒ５Ｃｕなどの多層構造の金属層（図示せず）を介して
、Ｐｂ−３ｎなどの半田バンプ３がメツキや蒸着法によ
り形成される。そして、この半田バンブ３が配線基板２
に設けられた電極パッド２ａと相対応して位置合わせが
行われ、熱処理炉を通されることによりボンディングさ
れて、第３図（ａ）のように半導体チップ１が配線基板
２に実装される。
ｒ５Ｃｕなどの多層構造の金属層（図示せず）を介して
、Ｐｂ−３ｎなどの半田バンプ３がメツキや蒸着法によ
り形成される。そして、この半田バンブ３が配線基板２
に設けられた電極パッド２ａと相対応して位置合わせが
行われ、熱処理炉を通されることによりボンディングさ
れて、第３図（ａ）のように半導体チップ１が配線基板
２に実装される。
さらに、実装された半導体チップ１の周囲が所定の間隔
をおいてマスク５によりカバーされ、半導体チップ１お
よびカバーされた部分を除く配線基板２の上面が、たと
えば、蒸着法により半田バンプ３の溶融温度より低い温
度において半田などの金属材料で被覆され、第３図（ｂ
）のようにおよそ１００〜２００［μｍ］厚の金属膜４
が形成される。
をおいてマスク５によりカバーされ、半導体チップ１お
よびカバーされた部分を除く配線基板２の上面が、たと
えば、蒸着法により半田バンプ３の溶融温度より低い温
度において半田などの金属材料で被覆され、第３図（ｂ
）のようにおよそ１００〜２００［μｍ］厚の金属膜４
が形成される。
そして、マスク５が除去されることにより、第３図（Ｃ
）のように半導体チップ１の実装面、すなわち集積回路
（図示せず）の形成面および半田バンプ３の表面実装用
電極が気密封止された半導体装置が形成される。
）のように半導体チップ１の実装面、すなわち集積回路
（図示せず）の形成面および半田バンプ３の表面実装用
電極が気密封止された半導体装置が形成される。
次に、本実施例の作用について説明する。
このような構造において製造された半導体装置は、半導
体装置の上面に形成された金属膜４により半導体チップ
１に形成された集積回路と、半導体チップ１実装用の表
面実装用電極である半田バンプ３とを密閉状態において
保護することができる。
体装置の上面に形成された金属膜４により半導体チップ
１に形成された集積回路と、半導体チップ１実装用の表
面実装用電極である半田バンプ３とを密閉状態において
保護することができる。
また、金属膜４により被覆された半導体チップｌは、半
導体チップ１自体の大きさとほとんど等しく形成される
ので、特に配線基板２に複数個の半導体チップ１が実装
される半導体装置にふいては、実装密度が向上されるの
で高密度実装が可能である。
導体チップ１自体の大きさとほとんど等しく形成される
ので、特に配線基板２に複数個の半導体チップ１が実装
される半導体装置にふいては、実装密度が向上されるの
で高密度実装が可能である。
さらに、半導体チップ１は、金属膜４により密閉状態と
されるので、半導体チップ１が、この半導体チップｌを
被覆する金属膜４を介して、たとえばＨｅなどの冷却ガ
スまたは冷却水などの冷却媒体」こより冷却することが
できる。これにより、半導体装置すなわち半導体チップ
１自体の冷却効率の向上が可能である。
されるので、半導体チップ１が、この半導体チップｌを
被覆する金属膜４を介して、たとえばＨｅなどの冷却ガ
スまたは冷却水などの冷却媒体」こより冷却することが
できる。これにより、半導体装置すなわち半導体チップ
１自体の冷却効率の向上が可能である。
［実施例２］
第４図は本発明の他の実施例である半導体装置を示す断
面図である。
面図である。
本実施例の半導体装置は、たとえばフリップチップ方式
により表面実装された半導体装置であって、半導体チッ
プ１が配線基板２に半導体バンブ３を介して実装され、
実施例１との相違点は、第４図に示すように金属膜４で
被覆された半導体チップ１の裏面の一部が開孔され、外
部に露出される開孔部４ａが形成されている点である。
により表面実装された半導体装置であって、半導体チッ
プ１が配線基板２に半導体バンブ３を介して実装され、
実施例１との相違点は、第４図に示すように金属膜４で
被覆された半導体チップ１の裏面の一部が開孔され、外
部に露出される開孔部４ａが形成されている点である。
本実施例の半導体装置は、金属膜４の形成時に、半導体
チップｌの周囲および裏面の中心部がマスク５によりカ
バーされることにより製造される。
チップｌの周囲および裏面の中心部がマスク５によりカ
バーされることにより製造される。
従って、本実施例の半導体装置においても、実施例１と
同様に半導体チップｌに形成された集積回路（図示せず
）と、半導体チップ１実装用の表面実装用電極である半
田バンプ３とを密閉状態において保護することができる
と同時に、実装密度が向上されるので高密度実装が可能
である。
同様に半導体チップｌに形成された集積回路（図示せず
）と、半導体チップ１実装用の表面実装用電極である半
田バンプ３とを密閉状態において保護することができる
と同時に、実装密度が向上されるので高密度実装が可能
である。
さらに、半導体チップ１の裏面の開孔部４ａが外部に露
出されることにより、冷却媒体を直接吹き付けたり、ま
たは接触させることができるので、より一層半導体チッ
プ１自体の冷却効率の向上が可能である。
出されることにより、冷却媒体を直接吹き付けたり、ま
たは接触させることができるので、より一層半導体チッ
プ１自体の冷却効率の向上が可能である。
以上、本発明者によってなされた発明を実施例１および
２に基づき具体的に説明したが、本発明は前記各実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
２に基づき具体的に説明したが、本発明は前記各実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
たとえば、本実施例の半導体装置については、半導体チ
ップ１の上面に半田による金属膜４を形成した場合につ
いて説明したが、半田に限定されるものではなく、たと
えば金などのように放熱効果が高く、かつ半田バンプ３
の溶融温度に比べて低い温度において溶解される金属材
料であればよい。
ップ１の上面に半田による金属膜４を形成した場合につ
いて説明したが、半田に限定されるものではなく、たと
えば金などのように放熱効果が高く、かつ半田バンプ３
の溶融温度に比べて低い温度において溶解される金属材
料であればよい。
［発明の効果］
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
（１）、配線基板に実装された半導体チップが、放熱性
の高い金属材料で形成された金属膜で被覆されることに
より、半導体チップに形成された集積回路と、半導体チ
ップが配線基板に実装される表面実装用電極とを密閉状
態とすることができるので、集積回路および表面実装用
電極を気密状態において保護することが可能である。
の高い金属材料で形成された金属膜で被覆されることに
より、半導体チップに形成された集積回路と、半導体チ
ップが配線基板に実装される表面実装用電極とを密閉状
態とすることができるので、集積回路および表面実装用
電極を気密状態において保護することが可能である。
〔２）、前記（１）により、金属膜４を介して半導体チ
ップを冷却媒体により冷却することができるので、半導
体装置の冷却効率の向上が可能である。
ップを冷却媒体により冷却することができるので、半導
体装置の冷却効率の向上が可能である。
（３）、前記（１）により、金属膜により被覆された半
導体チップの外形が、半導体チップ自体の大きさとほと
んど等しく形成されるので、半導体装置の小形化が図れ
ると同時に、配線基板に複数個の半導体チップが実装さ
れ、実装密度の向上が可能とされる半導体装置を得るこ
とができる。
導体チップの外形が、半導体チップ自体の大きさとほと
んど等しく形成されるので、半導体装置の小形化が図れ
ると同時に、配線基板に複数個の半導体チップが実装さ
れ、実装密度の向上が可能とされる半導体装置を得るこ
とができる。
（４）、前記（１）により、低価格な材料により簡単な
構造において半導体チップが保護され、かつ半導体装置
の製造における加工および組立などの機械的精度が要求
されないので、従来のパッケージ構造に比べて製造コス
トの低コスト化が可能とされる半導体装置を得ることが
できる。
構造において半導体チップが保護され、かつ半導体装置
の製造における加工および組立などの機械的精度が要求
されないので、従来のパッケージ構造に比べて製造コス
トの低コスト化が可能とされる半導体装置を得ることが
できる。
（５）、半導体チップの裏面の金属膜が開孔され、半導
体チップの裏面が外部に露出されることにより、冷却媒
体を直接半導体チップに吹き付けたり、または接触させ
ることができるので、半導体チップ自体の冷却効率の向
上がより一層可能である。
体チップの裏面が外部に露出されることにより、冷却媒
体を直接半導体チップに吹き付けたり、または接触させ
ることができるので、半導体チップ自体の冷却効率の向
上がより一層可能である。
第１図は本発明の実施例１である半導体装置を示す断面
図、 第２図は実施例１の半導体装置の平面図、第３図（ａ）
、（ｂ）および（Ｃ）は実施例１の半導体装置の製造工
程を説明する断面図、 第４図は本発明の実施例２である半導体装置を示す断面
図である。 １・・・半導体チップ、１ａ・・・電極パッド、２・・
・配線基板、２ａ・・・電極パッド、３・・・半田バン
ブ（表面実装用電極）、４・・・金属膜、４ａ・・・開
孔部、５・・・マスク。 第１図
図、 第２図は実施例１の半導体装置の平面図、第３図（ａ）
、（ｂ）および（Ｃ）は実施例１の半導体装置の製造工
程を説明する断面図、 第４図は本発明の実施例２である半導体装置を示す断面
図である。 １・・・半導体チップ、１ａ・・・電極パッド、２・・
・配線基板、２ａ・・・電極パッド、３・・・半田バン
ブ（表面実装用電極）、４・・・金属膜、４ａ・・・開
孔部、５・・・マスク。 第１図
Claims (1)
- 【特許請求の範囲】 １、集積回路が形成された半導体チップが、表面実装用
電極を介して配線基板に実装された表面実装構造の半導
体装置であって、前記半導体チップが放熱性の高い金属
材料で形成された金属膜で被覆され、該金属膜により前
記半導体チップの集積回路および前記表面実装用電極が
密閉状態とされることを特徴とする半導体装置。 ２、前記半導体チップの裏面の金属膜が開孔され、前記
半導体チップの裏面が外部に露出されることを特徴とす
る請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1107635A JPH02288255A (ja) | 1989-04-28 | 1989-04-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1107635A JPH02288255A (ja) | 1989-04-28 | 1989-04-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02288255A true JPH02288255A (ja) | 1990-11-28 |
Family
ID=14464189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1107635A Pending JPH02288255A (ja) | 1989-04-28 | 1989-04-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02288255A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0740340A3 (en) * | 1995-04-07 | 1997-10-29 | Shinko Electric Ind Co | Structure and method of assembling a semiconductor chip |
| WO2001015225A1 (en) * | 1999-08-25 | 2001-03-01 | Telefonaktiebolaget Lm Ericsson (Publ) | A combined heat sink/electromagnetic shield |
| JP2012142572A (ja) * | 2010-12-31 | 2012-07-26 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
-
1989
- 1989-04-28 JP JP1107635A patent/JPH02288255A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0740340A3 (en) * | 1995-04-07 | 1997-10-29 | Shinko Electric Ind Co | Structure and method of assembling a semiconductor chip |
| US5737191A (en) * | 1995-04-07 | 1998-04-07 | Shinko Electric Industries Co., Ltd. | Structure and process for mounting semiconductor chip |
| WO2001015225A1 (en) * | 1999-08-25 | 2001-03-01 | Telefonaktiebolaget Lm Ericsson (Publ) | A combined heat sink/electromagnetic shield |
| JP2012142572A (ja) * | 2010-12-31 | 2012-07-26 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6599779B2 (en) | PBGA substrate for anchoring heat sink | |
| US7339278B2 (en) | Cavity chip package | |
| KR100260997B1 (ko) | 반도체패키지 | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US6317326B1 (en) | Integrated circuit device package and heat dissipation device | |
| JP3437369B2 (ja) | チップキャリアおよびこれを用いた半導体装置 | |
| US8304922B2 (en) | Semiconductor package system with thermal die bonding | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| CN1180927A (zh) | 高性能低成本的多芯片组件封装件 | |
| US6650015B2 (en) | Cavity-down ball grid array package with semiconductor chip solder ball | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JPH02288255A (ja) | 半導体装置 | |
| KR100400826B1 (ko) | 반도체패키지 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH0817975A (ja) | 半導体装置 | |
| KR100203932B1 (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
| KR100401018B1 (ko) | 반도체패키지를 위한 웨이퍼의 상호 접착 방법 | |
| KR100779345B1 (ko) | 반도체패키지 | |
| JP3418759B2 (ja) | 半導体パッケージ | |
| US6265769B1 (en) | Double-sided chip mount package | |
| JPS5923531A (ja) | 半導体装置 | |
| JPS60226149A (ja) | ヒ−トシンク付セラミツクパツケ−ジ | |
| JPH04342162A (ja) | 半導体集積回路装置およびその実装構造 | |
| JP2830375B2 (ja) | 半導体素子の実装方法 | |
| JP2002270762A (ja) | 半導体装置 |