JPH02288511A - 符号伝送方法 - Google Patents
符号伝送方法Info
- Publication number
- JPH02288511A JPH02288511A JP1109505A JP10950589A JPH02288511A JP H02288511 A JPH02288511 A JP H02288511A JP 1109505 A JP1109505 A JP 1109505A JP 10950589 A JP10950589 A JP 10950589A JP H02288511 A JPH02288511 A JP H02288511A
- Authority
- JP
- Japan
- Prior art keywords
- code
- parity
- data
- low frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は符号伝送方法に関し、特に主情報符号に誤り検
出訂正符号を付加して伝送を行なう符号伝送方法に関す
るものである。
出訂正符号を付加して伝送を行なう符号伝送方法に関す
るものである。
［従来の技術］
一般に、画像信号等の情報信号をデジタル化して記録媒
体等の伝送路へ伝送するシステムにおいては、その伝送
路に適した伝送符号に情報データを変換してから伝送を
行なう。
体等の伝送路へ伝送するシステムにおいては、その伝送
路に適した伝送符号に情報データを変換してから伝送を
行なう。
以下、この明細書においてはこの様な伝送装置の代表例
として、デジタルＶＴＲ等の磁気記録装置を例にとって
説明する。
として、デジタルＶＴＲ等の磁気記録装置を例にとって
説明する。
通常この種の磁気記録装置においては、磁気記録系の伝
送特性により非常に低い周波数や直流成分の記録再生を
行なうことは困難である。そのため記録されるデジタル
データを低周波成分の少ない記録符号に変換した後、記
録を行なうという操作が一般に行なわれる。
送特性により非常に低い周波数や直流成分の記録再生を
行なうことは困難である。そのため記録されるデジタル
データを低周波成分の少ない記録符号に変換した後、記
録を行なうという操作が一般に行なわれる。
この低周波成分の抑圧のための変換符号化方式として、
従来、例えば８ビツトのデータを９ビツトのデータに変
換する方式（８−９変換）等の冗長度を持つ変換符号化
方式が用いられてきた。しかしながら、この方式では冗
長度が上がってしまうという欠点があり、データ量の増
加や高密度記録化に伴い、より少ない符号数での記録再
生が望まれる背景からも冗長度の上がらない符号化方式
％式％ そこで、冗長度の上がらない方式として、例えばｎビッ
トのデータを同じｎビットのデータに変換するｎ−ｎマ
ツピング符号化方式が考えられたａｎ−ｎマツピング符
号化は入力された符号列の統計的な性質、例えば画像情
報であれば隣接する符号間の相関性が高いという性質を
利用して記録する符号系列の低周波成分を抑圧するもの
である。
従来、例えば８ビツトのデータを９ビツトのデータに変
換する方式（８−９変換）等の冗長度を持つ変換符号化
方式が用いられてきた。しかしながら、この方式では冗
長度が上がってしまうという欠点があり、データ量の増
加や高密度記録化に伴い、より少ない符号数での記録再
生が望まれる背景からも冗長度の上がらない符号化方式
％式％ そこで、冗長度の上がらない方式として、例えばｎビッ
トのデータを同じｎビットのデータに変換するｎ−ｎマ
ツピング符号化方式が考えられたａｎ−ｎマツピング符
号化は入力された符号列の統計的な性質、例えば画像情
報であれば隣接する符号間の相関性が高いという性質を
利用して記録する符号系列の低周波成分を抑圧するもの
である。
この方式の一例としては、入力された信号を差分符号化
し、その差分符号が正負量子化レベルの零付近に集中す
るラプラス分布となることを利用して、出現頻度の高い
差分符号に対してＣＤ５（Ｃｏｄｅ ｗｏｒｄ Ｄｉｇ
ｉｔａｌ Ｓｕｍ ）の小さい符号を割り当て、これに
よって変換後のマツピング符号化された符号系列のＤ
Ｓ Ｖ （Ｄｉｇｉｔａｌ Ｓｕｍ Ｖａｌｕｅ ）を
小さ（している。こうして記録する符号系列の低周波成
分が抑圧されるものであり、例えば、４ビツトの差分符
号を４ビツトの符号に変換する４−４マツピング符号化
方式などが挙げられる。
し、その差分符号が正負量子化レベルの零付近に集中す
るラプラス分布となることを利用して、出現頻度の高い
差分符号に対してＣＤ５（Ｃｏｄｅ ｗｏｒｄ Ｄｉｇ
ｉｔａｌ Ｓｕｍ ）の小さい符号を割り当て、これに
よって変換後のマツピング符号化された符号系列のＤ
Ｓ Ｖ （Ｄｉｇｉｔａｌ Ｓｕｍ Ｖａｌｕｅ ）を
小さ（している。こうして記録する符号系列の低周波成
分が抑圧されるものであり、例えば、４ビツトの差分符
号を４ビツトの符号に変換する４−４マツピング符号化
方式などが挙げられる。
［発明が解決しようとする問題点］
ところで、マツピング符号化は上述の如く隣接符号間に
相関性を有する画像情報等の情報符号については符号化
された符号系列の低周波成分を抑圧することができるが
、符号間に相関性を持たない符号についてはその低周波
成分を抑圧することができない。
相関性を有する画像情報等の情報符号については符号化
された符号系列の低周波成分を抑圧することができるが
、符号間に相関性を持たない符号についてはその低周波
成分を抑圧することができない。
例えば、符号誤りの検出や訂正を行なう誤り検出訂正符
号や、相関性を持たない付加情報を記録する符号系列に
付加挿入する場合には、その符号系列については低周波
成分の抑圧効果が充分に得られない。また、その結果復
号時の符号誤り率が増加してしまう結果となる。
号や、相関性を持たない付加情報を記録する符号系列に
付加挿入する場合には、その符号系列については低周波
成分の抑圧効果が充分に得られない。また、その結果復
号時の符号誤り率が増加してしまう結果となる。
以下、第２図及び第３図を参照してこの点について更に
説明する。第２図は記録する符号系列における一般的な
データフレームの構成例を示す模式図であり、図中情報
データとして示す部分には上述のマツピング符号化され
た情報符号系列が配置され、パリティとして示す部分に
は誤り検出訂正符号、例えばハミング符号やリードソロ
モン符号等のパリティが配置される。更に、同期データ
として示した部分には同期パターンが配置される。
説明する。第２図は記録する符号系列における一般的な
データフレームの構成例を示す模式図であり、図中情報
データとして示す部分には上述のマツピング符号化され
た情報符号系列が配置され、パリティとして示す部分に
は誤り検出訂正符号、例えばハミング符号やリードソロ
モン符号等のパリティが配置される。更に、同期データ
として示した部分には同期パターンが配置される。
また、第３図は上記第２図のデータフレームにおいて内
符号（行の検査符号）を構成し、このようなデータフレ
ームを複数縦に配置し、縦方向に外符号（列の検査符号
）を構成し、全体として積符号が構成される様にしたデ
ータマトリクスを示す図である。このように構成した場
合には特に、主情報符号及びパリティが二次元的に配置
されるため、画像データ等の二次元の情報を符号化して
得た符号系列を記録する装置に適する符号構成であると
いえる。このデータマトリクスは各データフレーム毎に
順次記録されることになる。
符号（行の検査符号）を構成し、このようなデータフレ
ームを複数縦に配置し、縦方向に外符号（列の検査符号
）を構成し、全体として積符号が構成される様にしたデ
ータマトリクスを示す図である。このように構成した場
合には特に、主情報符号及びパリティが二次元的に配置
されるため、画像データ等の二次元の情報を符号化して
得た符号系列を記録する装置に適する符号構成であると
いえる。このデータマトリクスは各データフレーム毎に
順次記録されることになる。
ところが、第３図の様なデータマトリクスを構成した場
合、内符号及び外符号については符号間に相関性がない
ため、マツピング符号化による低周波成分の抑圧効果は
期待できず、同一符号の連続が発生しやすい状況にある
といえる。特に、該符号及び内符号のパリティのみで構
成されるデータフレームにおいてはパリティが長時間連
続してしまうことになり、この付近の符号系列の低域抑
圧効果が著しく低下してしまうといった欠点がある。
合、内符号及び外符号については符号間に相関性がない
ため、マツピング符号化による低周波成分の抑圧効果は
期待できず、同一符号の連続が発生しやすい状況にある
といえる。特に、該符号及び内符号のパリティのみで構
成されるデータフレームにおいてはパリティが長時間連
続してしまうことになり、この付近の符号系列の低域抑
圧効果が著しく低下してしまうといった欠点がある。
この様な問題を解決する１つの方法として本出願人は、
誤り検出訂正符号等の付加情報符号を、記録する符号系
列内に分散配置する技術を提示した（特開昭６２−３０
４３６号参照）、この手法においては符号系列中におい
て低周波成分の発生原因となる符号を分散したので、復
号時の符号誤り率を大幅に小さくすることが可能になっ
た。ところで、この手法では、誤り検出訂正符号そのも
のの低周波成分自体は変化させていない。
誤り検出訂正符号等の付加情報符号を、記録する符号系
列内に分散配置する技術を提示した（特開昭６２−３０
４３６号参照）、この手法においては符号系列中におい
て低周波成分の発生原因となる符号を分散したので、復
号時の符号誤り率を大幅に小さくすることが可能になっ
た。ところで、この手法では、誤り検出訂正符号そのも
のの低周波成分自体は変化させていない。
本発明はこの様な背景化において、誤り検出訂正符号そ
のものの低周波成分を全体的に抑圧することにより、符
号化系列の全体の低周波成分を抑圧することのできる新
規な符号化方法を提供することを目的とする。
のものの低周波成分を全体的に抑圧することにより、符
号化系列の全体の低周波成分を抑圧することのできる新
規な符号化方法を提供することを目的とする。
［問題点を解決するための手段］
斯かる目的化において、本発明によれば主情報符号及び
制御符号を含むデータグループ毎に誤り検出訂正符号を
付加して伝送する方法において、過去の誤り検出訂正符
号の低周波成分を検出し、該検出された低周波成分を相
殺する誤り検出訂正符号を付加すべく制御符号のパター
ンを決定する方法が提示される。
制御符号を含むデータグループ毎に誤り検出訂正符号を
付加して伝送する方法において、過去の誤り検出訂正符
号の低周波成分を検出し、該検出された低周波成分を相
殺する誤り検出訂正符号を付加すべく制御符号のパター
ンを決定する方法が提示される。
また、本発明の好適なる実施態様としては、前記各デー
タグループの誤り検出訂正符号は複数パリティよりなる
場合に、前記制御符号のパターンは該複数のパリティの
低周波成分を順次相殺するべく決定する。
タグループの誤り検出訂正符号は複数パリティよりなる
場合に、前記制御符号のパターンは該複数のパリティの
低周波成分を順次相殺するべく決定する。
［イ乍用］
上述の如（構成することにより、伝送しようとする符号
系列中に誤り検出訂正符号の連続する部分が存在する場
合においても、符号系列の低周波成分が相殺され、全体
として低周波成分を充分に抑圧することができ、良好な
符号伝送を行なうことが可能となった。
系列中に誤り検出訂正符号の連続する部分が存在する場
合においても、符号系列の低周波成分が相殺され、全体
として低周波成分を充分に抑圧することができ、良好な
符号伝送を行なうことが可能となった。
また、本発明の好適な実施例として示した様に、複数の
パリティの低周波成分を順次相殺する構成とすることに
より、回路規模を増大させることなく、符号系列全体の
低周波成分を抑制することができる。また、この制御動
作を高速で行うことができる。
パリティの低周波成分を順次相殺する構成とすることに
より、回路規模を増大させることなく、符号系列全体の
低周波成分を抑制することができる。また、この制御動
作を高速で行うことができる。
［実施例］
以下、本発明の実施例について説明する。
第１図は本発明の符号伝送方法を適用した記録装置の要
部構成を示す図で、記録する符号系列の生成部、特に外
符号の生成部を示している。また、第４図は、本実施例
の装置により記録される符号系列のデータマトリクスを
示す図である。
部構成を示す図で、記録する符号系列の生成部、特に外
符号の生成部を示している。また、第４図は、本実施例
の装置により記録される符号系列のデータマトリクスを
示す図である。
第４図において、■、は主情報符号であり、ａ＝１〜に
、ｂ＝１〜ｉである。また、Ｉｂ。
、ｂ＝１〜ｉである。また、Ｉｂ。
は内符号のパリティであり、ａ＝Ｏ〜２゜ｂ＝ｏ〜ｍで
ある。またＯＰ、は外符号のパリティであり、ａ＝Ｏ〜
２．ｂ＝１〜ｉである。更に、Ｄ ａｈは制御符号とし
てのダミーデータであり、ａ＝１．ｂ＝ｌ〜ｉである。
ある。またＯＰ、は外符号のパリティであり、ａ＝Ｏ〜
２．ｂ＝１〜ｉである。更に、Ｄ ａｈは制御符号とし
てのダミーデータであり、ａ＝１．ｂ＝ｌ〜ｉである。
第４図に示す様にデータマトリクスにおいて第１ライン
上にはダミーデータＤ Ｉ＋−Ｄ ＋ ＋が配置されて
おり、該ダミーデータにより後衛の如（、外符号のパリ
ティＯＰｏ＋〜ＯＰ□の値が操作されることになる。内
符号及び外符号は夫々３ワードのパリテ・イが付加され
てなり、これによって積符号が構成されている。
上にはダミーデータＤ Ｉ＋−Ｄ ＋ ＋が配置されて
おり、該ダミーデータにより後衛の如（、外符号のパリ
ティＯＰｏ＋〜ＯＰ□の値が操作されることになる。内
符号及び外符号は夫々３ワードのパリテ・イが付加され
てなり、これによって積符号が構成されている。
第１図における回路構成は、大きくは主情報符号を処理
する回路１０６と外符号のパリティｏ Ｐｏｂ＋ ｏ
ｐ 、Ｉ、、 ｏ ｐ、、を生成する回路２１３゜３１
３．４１３からなっている。各回路２１３゜３１３．４
１３は同一の回路構成であり、パリティ計算回路２０１
，３０１，４０１、データＲＯＭ２０５，３０５，４０
５及び係数器２０９゜３０９．４０９の内部係数が異な
るのみである。
する回路１０６と外符号のパリティｏ Ｐｏｂ＋ ｏ
ｐ 、Ｉ、、 ｏ ｐ、、を生成する回路２１３゜３１
３．４１３からなっている。各回路２１３゜３１３．４
１３は同一の回路構成であり、パリティ計算回路２０１
，３０１，４０１、データＲＯＭ２０５，３０５，４０
５及び係数器２０９゜３０９．４０９の内部係数が異な
るのみである。
また、入力されている符号Ｄｉ中の主情報符号は不図示
のマツピング符号化回路によって低周波成分が抑圧され
ているものとする。また、符号Ｄｉ中のダミーデータに
は予め全てＯが置数されているものとする。この符号Ｄ
ｉは遅延回路１０１及びパリティ計算回路２０１，３０
１゜４０１に同時に入力される。
のマツピング符号化回路によって低周波成分が抑圧され
ているものとする。また、符号Ｄｉ中のダミーデータに
は予め全てＯが置数されているものとする。この符号Ｄ
ｉは遅延回路１０１及びパリティ計算回路２０１，３０
１゜４０１に同時に入力される。
パリティ計算回路２０１，３０１，４０１は上記″デー
タマトリクスの縦方向に対して演算を行う様に構成され
ており、第４図におけるにラインの主情報符号と、１ラ
インのダミーデータによる外符号生成行列の演算が全て
終った時点で３ライン分の外符号パリティが連続して出
力される様構成されている。尚、以後の処理については
、第Ｏラインの外符号０Ｐｏ−を生成する回路２１３に
ついてのみ説明する。
タマトリクスの縦方向に対して演算を行う様に構成され
ており、第４図におけるにラインの主情報符号と、１ラ
インのダミーデータによる外符号生成行列の演算が全て
終った時点で３ライン分の外符号パリティが連続して出
力される様構成されている。尚、以後の処理については
、第Ｏラインの外符号０Ｐｏ−を生成する回路２１３に
ついてのみ説明する。
パリティ計算回路２０１にて生成されたパリティはＯＰ
ｏ＋、ＯＰｏ＊” ” ’ ０Ｐｏ−の順で遅延回路２
０３とＤ Ｓ Ｖ （Ｄｉｇｉｔａｌ Ｓｕｍ Ｖａｌ
ｕｅ ）演算回路２０４とに入力される。ＤＳＶ演算回
路２０４は上記パリティ計算回路２０１にてパリティを
計算している時には作動せず、各外符号ＯＰＯゎが入力
されると同時に演算を開始する。ＤＳｖ演算回路２０４
では、各シンボル（ワード）毎に０．１の数を判定し、
その積算値を計算し保持する。そして、該回路２０４か
らは、保持されている積算値をＯに近付けるために次の
パリティのＣＤ Ｓ （Ｃｏｄｅ ｗｏｒｄ Ｄｉｇｉ
ｔａｌ Ｓｕｍ ）を決定する基準となるデータを出力
する。このデータは、保持されているＤＳＶの値により
、次のパリティのＣＤＳ値である−８．−６．−４．−
２．０゜２．４，６．８の９種類に対応する４ビツトの
データを出力し、データＲＯＭ２０５のアドレス制御信
号となる。
ｏ＋、ＯＰｏ＊” ” ’ ０Ｐｏ−の順で遅延回路２
０３とＤ Ｓ Ｖ （Ｄｉｇｉｔａｌ Ｓｕｍ Ｖａｌ
ｕｅ ）演算回路２０４とに入力される。ＤＳＶ演算回
路２０４は上記パリティ計算回路２０１にてパリティを
計算している時には作動せず、各外符号ＯＰＯゎが入力
されると同時に演算を開始する。ＤＳｖ演算回路２０４
では、各シンボル（ワード）毎に０．１の数を判定し、
その積算値を計算し保持する。そして、該回路２０４か
らは、保持されている積算値をＯに近付けるために次の
パリティのＣＤ Ｓ （Ｃｏｄｅ ｗｏｒｄ Ｄｉｇｉ
ｔａｌ Ｓｕｍ ）を決定する基準となるデータを出力
する。このデータは、保持されているＤＳＶの値により
、次のパリティのＣＤＳ値である−８．−６．−４．−
２．０゜２．４，６．８の９種類に対応する４ビツトの
データを出力し、データＲＯＭ２０５のアドレス制御信
号となる。
データＲＯＭ２０５にはＤＳＶ演算回路２０４からの４
ビツトが上位アドレス、ダミーデータをＯとして生成さ
れた８ビツトのパリティが下位アドレスとして供給され
ている。データＲＯＭ２０５内には、現在のパリティの
ＣＤＳをＤＳＶ演算回路２０４にて指定されたＣＤＳに
変えるために、ダミーデータとして挿入されるべきデー
タの値がテーブルとして記憶されている。但し、データ
ＲＯＭ２０５内に記憶されているデータとしては、ダミ
ーデータ自身の低周波成分の抑圧が必要であるため、Ｃ
ＤＳの大きな値は除外されている。
ビツトが上位アドレス、ダミーデータをＯとして生成さ
れた８ビツトのパリティが下位アドレスとして供給され
ている。データＲＯＭ２０５内には、現在のパリティの
ＣＤＳをＤＳＶ演算回路２０４にて指定されたＣＤＳに
変えるために、ダミーデータとして挿入されるべきデー
タの値がテーブルとして記憶されている。但し、データ
ＲＯＭ２０５内に記憶されているデータとしては、ダミ
ーデータ自身の低周波成分の抑圧が必要であるため、Ｃ
ＤＳの大きな値は除外されている。
データＲＯＭ２０５から出力されたダミーデータは各パ
リティ生成回路２１３，３１３，４１３にて用いられる
内部バス１０４に出力される“とともに、遅延回路２０
２でタイミングを調整される。そして、この新たなダミ
ーデータは同様に遅延回路１０１にてタイミング調整さ
れている符号列Ｄｉのダミーデータ部にバッファ２１１
を介して、出力バス１０５で挿入される。
リティ生成回路２１３，３１３，４１３にて用いられる
内部バス１０４に出力される“とともに、遅延回路２０
２でタイミングを調整される。そして、この新たなダミ
ーデータは同様に遅延回路１０１にてタイミング調整さ
れている符号列Ｄｉのダミーデータ部にバッファ２１１
を介して、出力バス１０５で挿入される。
内部バス１０４に出力されたダミーデータは乗算器２０
７にて係数器２０９からの係数と乗算される。この乗算
結果をダミーデータを０として生成されたパリティに加
算器２０８にて加算することにより、所望のＣＤＳを有
するパリティが得られる。この所望のＣＤＳを有するパ
リティの値はＤＳＶ演算回路２０４にフィードバックさ
れ、このパリティにより保持されているＤＳＶの値を補
正する。
７にて係数器２０９からの係数と乗算される。この乗算
結果をダミーデータを０として生成されたパリティに加
算器２０８にて加算することにより、所望のＣＤＳを有
するパリティが得られる。この所望のＣＤＳを有するパ
リティの値はＤＳＶ演算回路２０４にフィードバックさ
れ、このパリティにより保持されているＤＳＶの値を補
正する。
上述の如き一連の操作により、第４図に示す外符号のパ
リティにおいて、ＯＰｏ＋、ＯＰ＋ｉ。
リティにおいて、ＯＰｏ＋、ＯＰ＋ｉ。
ＯＰｇｓ、 ０Ｐ０４．０Ｐｔｓ” ” ” ’の順で
各パリティを所望のＣＤＳ値とする。これによって符号
の伝送方向（ライン方向）について３ワ一ド単位でＤＳ
Ｖの制御が行われることになり、パリティワードが連続
する３つのデータフレームの全てにおいて、充分に低周
波成分の抑圧された符号系列がこの外符号パリティ生成
部から出力されることになる。その後不図示の回路によ
って更に内符号のパリティＩＰ、が付加され、後段の記
録系回路に供給される。
各パリティを所望のＣＤＳ値とする。これによって符号
の伝送方向（ライン方向）について３ワ一ド単位でＤＳ
Ｖの制御が行われることになり、パリティワードが連続
する３つのデータフレームの全てにおいて、充分に低周
波成分の抑圧された符号系列がこの外符号パリティ生成
部から出力されることになる。その後不図示の回路によ
って更に内符号のパリティＩＰ、が付加され、後段の記
録系回路に供給される。
上述の如く構成することにより、パリティのみよりなる
３つのデータフレームの全てを低周波成分の抑圧された
符号系列として記録することができ、記録再生系におけ
る誤りの発生は大幅に低減できる。また、各パリティの
決定は１度の演算のみで行うことができるので、比較的
簡便な回路構成にて実現でき、且つ、高速の処理も可能
である。
３つのデータフレームの全てを低周波成分の抑圧された
符号系列として記録することができ、記録再生系におけ
る誤りの発生は大幅に低減できる。また、各パリティの
決定は１度の演算のみで行うことができるので、比較的
簡便な回路構成にて実現でき、且つ、高速の処理も可能
である。
尚、後段で付加される内符号のパリティが３ワード連続
して記録されることになるが、前述した特開昭６２−３
０４３６号公報に開示の技術によって、この内符号は各
ライン内で容易に分散配置することができ殆ど問題とな
らない。
して記録されることになるが、前述した特開昭６２−３
０４３６号公報に開示の技術によって、この内符号は各
ライン内で容易に分散配置することができ殆ど問題とな
らない。
次に、本発明の他の実施例について第５図を参照して説
明する。
明する。
この第５図もまた、外符号生成部の構成のみを示してお
り、前述の実施例と同様に第４図のデータマトリクスで
示される符号系列を記録するものとする。
り、前述の実施例と同様に第４図のデータマトリクスで
示される符号系列を記録するものとする。
図中、１２１２は外符号のパリティＯＰ ｏｂを生成す
る回路、１３１２は外符号のパリティＯＰ ｒゎを生成
する回路、１４１２は外符号のパリティＯＰ、ゎを生成
する回路であり、これらの回路構成自体は同様であるの
で、第５図においては回路１２１２のみ内部構成をを開
示するものとする。これらのパリティ生成回路１２１２
．１３１２．１４１２は前述の第１図の実施例のパリテ
ィ生成回路２１３，３１３，４１３とは異なり、共通の
ダミーデータ発生部１００８が別途設けられている。
る回路、１３１２は外符号のパリティＯＰ ｒゎを生成
する回路、１４１２は外符号のパリティＯＰ、ゎを生成
する回路であり、これらの回路構成自体は同様であるの
で、第５図においては回路１２１２のみ内部構成をを開
示するものとする。これらのパリティ生成回路１２１２
．１３１２．１４１２は前述の第１図の実施例のパリテ
ィ生成回路２１３，３１３，４１３とは異なり、共通の
ダミーデータ発生部１００８が別途設けられている。
第１図の実施例と同様に、回路１２１２．１３１２゜１
４１２にて夫々パリティの演算とＤＳＶの演算が行われ
る。回路１２１２を例にとるとパリティの演算はパリテ
ィ演算回路１２０１で、ＤＳＶの演算はＤＳＶ演算回路
１２０３にて行われる。これらの回路１２１２゜１３１
２、１４１２からのデータは、パリティについてはパリ
ティ用のバス１００９、所望のＣＤＳ値に係わるデータ
は制御バス１０１０により、共通のダミーデータ演算回
路１００８に供給される。
４１２にて夫々パリティの演算とＤＳＶの演算が行われ
る。回路１２１２を例にとるとパリティの演算はパリテ
ィ演算回路１２０１で、ＤＳＶの演算はＤＳＶ演算回路
１２０３にて行われる。これらの回路１２１２゜１３１
２、１４１２からのデータは、パリティについてはパリ
ティ用のバス１００９、所望のＣＤＳ値に係わるデータ
は制御バス１０１０により、共通のダミーデータ演算回
路１００８に供給される。
先ず、回路１２１２にて算出されたパリティ及びＣＤＳ
指定データがバス１００９．１０１０を介してデータＲ
ＯＭ １００１及びデータＲＯＭ １００２に上位アド
レスとして入力される。データＲＯＭ １００１．１０
０２においては、ＯＰ ｏｈのパリティ連続部における
ＤＳＶを０に収束させるために必要なＣＤＳを有するパ
リティを生成するために、ダミーラインに挿入するデー
タを夫々テーブルとして持っている。
指定データがバス１００９．１０１０を介してデータＲ
ＯＭ １００１及びデータＲＯＭ １００２に上位アド
レスとして入力される。データＲＯＭ １００１．１０
０２においては、ＯＰ ｏｈのパリティ連続部における
ＤＳＶを０に収束させるために必要なＣＤＳを有するパ
リティを生成するために、ダミーラインに挿入するデー
タを夫々テーブルとして持っている。
データＲＯＭ １００１．１００２では同一のＣＤＳ値
で、且つ、値の異なるパリティを生成するためのダミー
データを夫々出力することになる。ここで出力された値
は各パリティで共通のテーブルが利用できる様に生成行
列の係数が乗算された値となっている。
で、且つ、値の異なるパリティを生成するためのダミー
データを夫々出力することになる。ここで出力された値
は各パリティで共通のテーブルが利用できる様に生成行
列の係数が乗算された値となっている。
データＲＯＭ １００１．１００２から出力された２種
のダミーデータは、夫々係数器１００３．１００４に入
力され、後述のコントロール信号により選択されたパリ
ティＯＰｏゎの生成行列の係数との除算が行われ、ダミ
ーデータとして挿入されるデータの形で判断回路１００
５に供給される。この時点で、バス１００９及び１０１
０にはパリティ０ＰＩＩｌ用の回路１３１２からのデー
タが出力されており、同時に判別回路１００５に供給さ
れる。
のダミーデータは、夫々係数器１００３．１００４に入
力され、後述のコントロール信号により選択されたパリ
ティＯＰｏゎの生成行列の係数との除算が行われ、ダミ
ーデータとして挿入されるデータの形で判断回路１００
５に供給される。この時点で、バス１００９及び１０１
０にはパリティ０ＰＩＩｌ用の回路１３１２からのデー
タが出力されており、同時に判別回路１００５に供給さ
れる。
判別回路１００５では、入力された２種類のダミーデー
タにパリティｏｐ、ｂの生成行列の係数が乗算され、更
に、パリティｏ ｐ 、ｂ胴回路１３１２からのパリテ
ィと加算され、挿入されるパリティ０ＰＩｂが２種類生
成される。更に判別回路１００５では、この２種類のパ
リティのＣＤＳを夫々求め、入力されているパリティｏ
ｐ 、ｂのＤＳＶの値を基準に、このパリティｏｐ、
、に対して低周波成分の抑圧効果の高いパリティを発生
し得る方のダミーデータを選択すべくスイッチング回路
１００６を制御する。
タにパリティｏｐ、ｂの生成行列の係数が乗算され、更
に、パリティｏ ｐ 、ｂ胴回路１３１２からのパリテ
ィと加算され、挿入されるパリティ０ＰＩｂが２種類生
成される。更に判別回路１００５では、この２種類のパ
リティのＣＤＳを夫々求め、入力されているパリティｏ
ｐ 、ｂのＤＳＶの値を基準に、このパリティｏｐ、
、に対して低周波成分の抑圧効果の高いパリティを発生
し得る方のダミーデータを選択すべくスイッチング回路
１００６を制御する。
その後、前述の実施例と同様にパリティＯＰ ｏｂの生
成行列の係数と係数器１００７にて乗算が行われ、第１
図の実施例と同様に内部バス１０１１に出力されること
になる。これ以後の動作については、前述し゛た第１図
の実施例と全（同様であり、ダミーデータの挿入、パリ
ティの更新が順次行われ、低周波成分を低減したパリテ
ィがこの外符号生成部から出力されることになる。
成行列の係数と係数器１００７にて乗算が行われ、第１
図の実施例と同様に内部バス１０１１に出力されること
になる。これ以後の動作については、前述し゛た第１図
の実施例と全（同様であり、ダミーデータの挿入、パリ
ティの更新が順次行われ、低周波成分を低減したパリテ
ィがこの外符号生成部から出力されることになる。
尚、判別回路１００５の詳細な構成については特に開示
しないが、第１図及び第４図のパリティ生成回路の構成
から容易に構成できるのは明らかであろう。
しないが、第１図及び第４図のパリティ生成回路の構成
から容易に構成できるのは明らかであろう。
また、上記コントロール信号はパリティＯＰ ｏ。、Ｏ
ＰＩ＋、、ＯＰ、、中、現在どのパリティ列のＤＳＶを
減らすべく演算を行っているかを示すデータで、符号Ｄ
ｉの入力タイミングに同期して容易に得ることができる
。即ち、上述した処理はパリティ０Ｐｏｌ、用の回路１
２１２の出力するデータを基準にパリティ列のＤＳＶ制
御を行う過程についてのものであるが、次のタイミング
ではパリティ０ＰＩＩｌ用の回路１３１２からのデータ
に基いて処理が行われ、判定回路１００５では、パリテ
ィ列０Ｐ２ＩｌのＤＳＶを少しでも小さくするべ（スイ
ッチング回路１００６の切換を行う。同様に、パリティ
０Ｐ２ｂ用の回路１４１２からのデータに基いて処理が
行われ、判定回路１００５ではパリティ列ＯＰｏゎのＤ
ＳＶを少しでも小さくするべくスイッチング回路１００
６の切換を行うといった過程を繰り返すことになる。
ＰＩ＋、、ＯＰ、、中、現在どのパリティ列のＤＳＶを
減らすべく演算を行っているかを示すデータで、符号Ｄ
ｉの入力タイミングに同期して容易に得ることができる
。即ち、上述した処理はパリティ０Ｐｏｌ、用の回路１
２１２の出力するデータを基準にパリティ列のＤＳＶ制
御を行う過程についてのものであるが、次のタイミング
ではパリティ０ＰＩＩｌ用の回路１３１２からのデータ
に基いて処理が行われ、判定回路１００５では、パリテ
ィ列０Ｐ２ＩｌのＤＳＶを少しでも小さくするべ（スイ
ッチング回路１００６の切換を行う。同様に、パリティ
０Ｐ２ｂ用の回路１４１２からのデータに基いて処理が
行われ、判定回路１００５ではパリティ列ＯＰｏゎのＤ
ＳＶを少しでも小さくするべくスイッチング回路１００
６の切換を行うといった過程を繰り返すことになる。
上述の如き第５図に示した構成によれば、第１図の構成
に対して、より頻繁に各パリティのＤＳＶの制御が行え
ることになり、パリティが連続する部分における低周波
成分の抑圧が更に効果的に行えることになる。尚、本実
施例によれば、２種類のダミーデータを発生し、これら
を選択する構成としたが、このダミーデータの種類を増
加することによって、更に低周波成分の抑圧効果を上げ
ることが可能である。また、この選択を行うために参照
するＤＳＶを更に多くのパリティ列から得ることによっ
てもより効果的に低周波成分の抑圧が行えることも明ら
かであろう。
に対して、より頻繁に各パリティのＤＳＶの制御が行え
ることになり、パリティが連続する部分における低周波
成分の抑圧が更に効果的に行えることになる。尚、本実
施例によれば、２種類のダミーデータを発生し、これら
を選択する構成としたが、このダミーデータの種類を増
加することによって、更に低周波成分の抑圧効果を上げ
ることが可能である。また、この選択を行うために参照
するＤＳＶを更に多くのパリティ列から得ることによっ
てもより効果的に低周波成分の抑圧が行えることも明ら
かであろう。
尚、本発明においては各検査符号のパリティの数を３ワ
ードとしたがこの数に関係なく、本発明は適用できるも
のである。
ードとしたがこの数に関係なく、本発明は適用できるも
のである。
［発明の効果］
本発明はこの様な背景化において、誤り検出訂正符号そ
のものの低周波成分を全体的に抑圧することにより、符
号化系列の全体の低周波成分を抑圧することのできる新
規な符号化方法を提供することを目的とする。
のものの低周波成分を全体的に抑圧することにより、符
号化系列の全体の低周波成分を抑圧することのできる新
規な符号化方法を提供することを目的とする。
以上説明した様に、本発明の符号伝送方法によれば、誤
り検出訂正符号そのものの低周波成分を全体的に抑圧す
ることにより、符号化系列の全体の低周波成分を抑圧す
ることができ、良好な符号伝送を行なうことが可能とな
った。
り検出訂正符号そのものの低周波成分を全体的に抑圧す
ることにより、符号化系列の全体の低周波成分を抑圧す
ることができ、良好な符号伝送を行なうことが可能とな
った。
第１図は本発明の符号伝送方法の一実施例としての記録
装置の要部構成を示す図、 第２図は、−船釣なデータフレームの構成を示す模式図
、 第３図は第２図のデータフレームを利用して積符号を形
成する場合のデータマトリクスの構成を示す図、 第４図は第１図の構成によって取り扱うデータマトリク
スの構成を示す図、 第５図は本発明の符号伝送方法の他の実施例としての記
録装置の要部構成を示す図である。 図中１０１は夫々マツピング符号化回路、２１３、３１
３．４１３．１２１２．１３１２゜１４１２は夫々パリ
ティ生成回路、 ２０１．３０１，４０１．１２０１は夫々パリティ演算
回路、 ２０４．３０４，４０４．１２０３は夫々ＤＳＶ演算回
路、 ２０５、 ３０５． ４０５． １００１． １００２
は夫々データＲＯＭ。 ２０９．３０９，４０９，１００４，１００５゜１００
７、１２０８は夫々係数器、 １００５は判別回路、 １００６はスイッチング回路である。
装置の要部構成を示す図、 第２図は、−船釣なデータフレームの構成を示す模式図
、 第３図は第２図のデータフレームを利用して積符号を形
成する場合のデータマトリクスの構成を示す図、 第４図は第１図の構成によって取り扱うデータマトリク
スの構成を示す図、 第５図は本発明の符号伝送方法の他の実施例としての記
録装置の要部構成を示す図である。 図中１０１は夫々マツピング符号化回路、２１３、３１
３．４１３．１２１２．１３１２゜１４１２は夫々パリ
ティ生成回路、 ２０１．３０１，４０１．１２０１は夫々パリティ演算
回路、 ２０４．３０４，４０４．１２０３は夫々ＤＳＶ演算回
路、 ２０５、 ３０５． ４０５． １００１． １００２
は夫々データＲＯＭ。 ２０９．３０９，４０９，１００４，１００５゜１００
７、１２０８は夫々係数器、 １００５は判別回路、 １００６はスイッチング回路である。
Claims (2)
- （１）主情報符号及び制御符号を含むデータグループ毎
に誤り検出訂正符号を付加して伝送する方法であって、
過去の誤り検出訂正符号の低周波成分を検出し、該検出
された低周波成分を相殺する誤り検出訂正符号を付加す
べく制御符号のパターンを決定することを特徴とする符
号伝送方法。 - （２）前記各データグループの誤り検出訂正符号は複数
パリティよりなり、前記制御符号のパターンは該複数の
パリティの低周波成分を順次相殺するべく決定すること
を特徴とする特許請求の範囲第（１）項記載の符号伝送
方 法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10950589A JP2714129B2 (ja) | 1989-04-28 | 1989-04-28 | 符号伝送方法 |
| US07/514,303 US5212695A (en) | 1989-04-28 | 1990-04-25 | Error check or erro correction code coding device |
| DE69020951T DE69020951T2 (de) | 1989-04-28 | 1990-04-27 | Kodiereinrichtung für einen Fehlerprüfungs- und Fehlerkorrekturkode. |
| EP90304608A EP0396346B1 (en) | 1989-04-28 | 1990-04-27 | Error check or error correction code coding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10950589A JP2714129B2 (ja) | 1989-04-28 | 1989-04-28 | 符号伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02288511A true JPH02288511A (ja) | 1990-11-28 |
| JP2714129B2 JP2714129B2 (ja) | 1998-02-16 |
Family
ID=14511967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10950589A Expired - Fee Related JP2714129B2 (ja) | 1989-04-28 | 1989-04-28 | 符号伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2714129B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504759A (en) * | 1991-07-11 | 1996-04-02 | Sony Corporation | Digital signal recording and/or reproducing apparatus using a common processing device for digital signals having different data configurations |
| US7181483B2 (en) | 2000-01-31 | 2007-02-20 | Sanyo Electric Co., Ltd. | Error-correcting device and decoder enabling fast error correction with reduced circuit scale |
| JP2015173368A (ja) * | 2014-03-12 | 2015-10-01 | セイコーエプソン株式会社 | 画像処理装置及び画像処理方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1286275C (zh) | 1999-11-24 | 2006-11-22 | 三洋电机株式会社 | 纠错装置 |
| JP3306413B2 (ja) | 2000-01-31 | 2002-07-24 | 三洋電機株式会社 | 誤り訂正装置および誤り訂正方法 |
-
1989
- 1989-04-28 JP JP10950589A patent/JP2714129B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504759A (en) * | 1991-07-11 | 1996-04-02 | Sony Corporation | Digital signal recording and/or reproducing apparatus using a common processing device for digital signals having different data configurations |
| US7181483B2 (en) | 2000-01-31 | 2007-02-20 | Sanyo Electric Co., Ltd. | Error-correcting device and decoder enabling fast error correction with reduced circuit scale |
| JP2015173368A (ja) * | 2014-03-12 | 2015-10-01 | セイコーエプソン株式会社 | 画像処理装置及び画像処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2714129B2 (ja) | 1998-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0567148B1 (en) | Operating circuit for galois field | |
| US5546409A (en) | Error correction encoding and decoding system | |
| EP0396346B1 (en) | Error check or error correction code coding device | |
| US4764927A (en) | Code error correcting method | |
| JPS63168735A (ja) | 誤り訂正装置及び方法 | |
| EP0105499B1 (en) | Method capable of simultaneously decoding two reproduced sequences | |
| JPS6177170A (ja) | デイジタルテレビジヨン信号の誤り修正方法 | |
| US4649542A (en) | Digital signal transmission method providing high error correction capability | |
| JPH02288511A (ja) | 符号伝送方法 | |
| WO1996008875A1 (en) | Multipurpose error correction calculation circuit | |
| JP3252515B2 (ja) | 誤り訂正装置 | |
| JP2662472B2 (ja) | 誤り訂正処理用シンドローム演算回路 | |
| JPS60185263A (ja) | エラ−訂正方式 | |
| JP2714128B2 (ja) | 符号伝送方法 | |
| RU2082221C1 (ru) | Способ записи цифровой информации на магнитный или оптический носитель | |
| EP0478040A2 (en) | Four direction adaptive error concealment system for component digital television signals | |
| JP2537178B2 (ja) | デ−タ処理装置 | |
| JP2605269B2 (ja) | エラー訂正方法 | |
| JPH03286624A (ja) | 符号伝送方法 | |
| KR100253171B1 (ko) | 데이타 오류정정 방법 및 회로 | |
| JP3468370B2 (ja) | 再生装置 | |
| JP2945539B2 (ja) | 誤り訂正結果の検算回路 | |
| JPS62235821A (ja) | 符号誤り訂正方法およびその装置 | |
| JP2924017B2 (ja) | ビデオ信号処理回路 | |
| JPS63259876A (ja) | 誤り訂正方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |