JPH02288615A - 過電流検出回路 - Google Patents
過電流検出回路Info
- Publication number
- JPH02288615A JPH02288615A JP1109738A JP10973889A JPH02288615A JP H02288615 A JPH02288615 A JP H02288615A JP 1109738 A JP1109738 A JP 1109738A JP 10973889 A JP10973889 A JP 10973889A JP H02288615 A JPH02288615 A JP H02288615A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- output
- source
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体ハイサイドスイッチにおける過電流検出
回路にかかり、特に電源部や駆動部や保護部等を１チツ
プで構成した自己弁−１型の素子に適用するのに好適な
過電流検出回路に関するものである。
回路にかかり、特に電源部や駆動部や保護部等を１チツ
プで構成した自己弁−１型の素子に適用するのに好適な
過電流検出回路に関するものである。
［従来の技術］
第２図は従来の半導体ハイサイドスイッチにおける過電
流検出回路の一例を示す回路図である。
流検出回路の一例を示す回路図である。
ここで、半導体ハイサイドスイッチとは、自動車等の電
気回路に使用されるもので、高電位側にスイッチが形成
され、低電位側に負荷が接続された構成の半導体スイッ
チをいう。
気回路に使用されるもので、高電位側にスイッチが形成
され、低電位側に負荷が接続された構成の半導体スイッ
チをいう。
第２図に示すように、出力ＭＯ３ＦＥＴ２０はゲート駆
動回路２１によって駆動される、出力ＭＯ３ＦＥＴ２０
の複数のソース２０ａ 、 ２０ｂ等のうち、ソース面
積の大部分を占めるメインソース２０ａは出力端子■ｏ
ｕｔに接続され、出力端子ｖｏｕｔには負荷１５が接続
されている。また、出力ＭＯ８ＦＥＴ２０の電流検出用
ソース２０ｂは抵抗２３を介してバイポーラ型トランジ
スタから形成されている電流検出用トランジスタ２５の
ベースに接続され、ざらに電流検出用ソー゛ス２０ｂは
抵抗２３．２４を介して出力端子ｖｏｕｔに接続されて
いる。
動回路２１によって駆動される、出力ＭＯ３ＦＥＴ２０
の複数のソース２０ａ 、 ２０ｂ等のうち、ソース面
積の大部分を占めるメインソース２０ａは出力端子■ｏ
ｕｔに接続され、出力端子ｖｏｕｔには負荷１５が接続
されている。また、出力ＭＯ８ＦＥＴ２０の電流検出用
ソース２０ｂは抵抗２３を介してバイポーラ型トランジ
スタから形成されている電流検出用トランジスタ２５の
ベースに接続され、ざらに電流検出用ソー゛ス２０ｂは
抵抗２３．２４を介して出力端子ｖｏｕｔに接続されて
いる。
ゲート駆動回路２１から出力ＭＯ３ＦＥＴ２０のゲート
にしきい値以上の電圧が印加されると、出力ＭＯ３ＦＥ
Ｔ２０がオンし、メインソース２０ａを介して負荷１５
に電流が供給される。また、出力ＭＯ３ＦＥＴ２０がオ
ンした場合、電流検出用ソース２０ｂ １．：おいても
そのソース面積に応じた電流が出力され、抵抗２３．２
４を介して負荷１５に電流が供給される。
にしきい値以上の電圧が印加されると、出力ＭＯ３ＦＥ
Ｔ２０がオンし、メインソース２０ａを介して負荷１５
に電流が供給される。また、出力ＭＯ３ＦＥＴ２０がオ
ンした場合、電流検出用ソース２０ｂ １．：おいても
そのソース面積に応じた電流が出力され、抵抗２３．２
４を介して負荷１５に電流が供給される。
いま、負荷１５に異常が発生した等の原因により、出力
ＭＯ３ＦＥ丁２０に過電流が流れたとする。このとき、
電流検出用ソース２０ｂに流れる電流は出力ＭＯ８ＦＥ
Ｔ２０に流れる過電流に応じて増加する。この電流検出
用ソース２０ｂに流れる電流によって、抵抗２４の両端
に発生する電圧−がトランジスタ２５のベース・エミッ
タ間のえん層電圧（杓０．６）以上になると、トランジ
スタ２５にベース電流が流れ、トランジスタ２５がオン
する。その結果、トランジスタ２５のコレクタ・エミッ
タ間にコレクタ電流が流れ、Ｖｃｃより高電位の電源Ｖ
Ｈに接続されたｎヂャネルデプレッション型ＭＯ８ＦＥ
Ｔから構成される定電流源２６（抵抗でもよい）の両端
に電圧が発生し、その結果ｐチャネルＭＯ８ＦＥＴ−２
８のゲート電位が低下する。ここで、２７は定電圧ダイ
オードを示している。従って、ｐチャネルＭＯ３ＦＥＴ
２８がオンし、ＭＯ３ＦＥＴ２８のソース・ドレイン間
に電流が流れる。この電流値がＭＯＳＦＥＴで構成され
る定電流源３０から出力される電流値よりも増加すると
、定電流源３０のトレイン・ソース間に電圧が発生し、
この電圧を過電流検出信号として用いることができる。
ＭＯ３ＦＥ丁２０に過電流が流れたとする。このとき、
電流検出用ソース２０ｂに流れる電流は出力ＭＯ８ＦＥ
Ｔ２０に流れる過電流に応じて増加する。この電流検出
用ソース２０ｂに流れる電流によって、抵抗２４の両端
に発生する電圧−がトランジスタ２５のベース・エミッ
タ間のえん層電圧（杓０．６）以上になると、トランジ
スタ２５にベース電流が流れ、トランジスタ２５がオン
する。その結果、トランジスタ２５のコレクタ・エミッ
タ間にコレクタ電流が流れ、Ｖｃｃより高電位の電源Ｖ
Ｈに接続されたｎヂャネルデプレッション型ＭＯ８ＦＥ
Ｔから構成される定電流源２６（抵抗でもよい）の両端
に電圧が発生し、その結果ｐチャネルＭＯ８ＦＥＴ−２
８のゲート電位が低下する。ここで、２７は定電圧ダイ
オードを示している。従って、ｐチャネルＭＯ３ＦＥＴ
２８がオンし、ＭＯ３ＦＥＴ２８のソース・ドレイン間
に電流が流れる。この電流値がＭＯＳＦＥＴで構成され
る定電流源３０から出力される電流値よりも増加すると
、定電流源３０のトレイン・ソース間に電圧が発生し、
この電圧を過電流検出信号として用いることができる。
ここで、２９は定電圧ダイオードを示している。
［発明が解決しようとする課題］
上記した従来の半導体ハイリイドスイッチにおける過電
流検出回路は、過電流の検出にバイポーラ型のトランジ
スタ２５を用いている。これは、通常のＣＭＯＳプロセ
スで製造される［）チャネルＭＯ３ＦＥＴを動作させる
しきい値が１Ｖ程度であるのに対し、バイポーラ型のト
ランジスタは０．６Ｖ程度で動作するため、過電流の検
出レベルを低く設定することができる等の理由による。
流検出回路は、過電流の検出にバイポーラ型のトランジ
スタ２５を用いている。これは、通常のＣＭＯＳプロセ
スで製造される［）チャネルＭＯ３ＦＥＴを動作させる
しきい値が１Ｖ程度であるのに対し、バイポーラ型のト
ランジスタは０．６Ｖ程度で動作するため、過電流の検
出レベルを低く設定することができる等の理由による。
しかし、このように、バイポーラ型のトランジスタとＭ
ＯＳＦＥＴを併設した素子を作成するためには、プロセ
スコストの高い接合分離を適用したＢｉ ＣＭＯＳプロ
セスを用いる必要があり、素子のコストが高くなるとい
う問題点がある。
ＯＳＦＥＴを併設した素子を作成するためには、プロセ
スコストの高い接合分離を適用したＢｉ ＣＭＯＳプロ
セスを用いる必要があり、素子のコストが高くなるとい
う問題点がある。
プロセスコストを下げて素子のコストを下げるためには
、０ＭＯ３及びパワーＭＯ３ＦＥＴのプロセスを組み合
わせ、特にパワ一部とロジック部を分離する手段を用い
ないことを特徴とする自己分離型の素子の製造プロセス
を用いる必要がある。
、０ＭＯ３及びパワーＭＯ３ＦＥＴのプロセスを組み合
わせ、特にパワ一部とロジック部を分離する手段を用い
ないことを特徴とする自己分離型の素子の製造プロセス
を用いる必要がある。
しかし、自己分離型の素子においては奇生効果に起因し
て、バイポーラ型のトランジスタのコレクタを電圧源Ｖ
ＣＣ以外に接続することは困難である。
て、バイポーラ型のトランジスタのコレクタを電圧源Ｖ
ＣＣ以外に接続することは困難である。
従って、０ＭＯ３及びＭＯＳＦＥＴのプロセスを組み合
わじて、第２図に示すような素子を製作することは不可
能で必る。
わじて、第２図に示すような素子を製作することは不可
能で必る。
また、自動車等に使用される半導体ハイサイドスイッチ
は、電源電圧が１２Ｖと低いため、通常出力ＭＯ３ＦＥ
Ｔのオン電圧ハ０．２〜０．３ Ｖ程度に設計され、か
つ第２図における抵抗２４の両端に現れる電圧は０．５
〜０．６Ｖを越えることがない。これに対して、第２図
に示すバイポーラトランジスタ２５のオン電圧（過電流
の設定値）は、前記したようにせいぜい０．５〜ｏ、ｅ
ｖ程度でおる。従って、自動車等に使用される半導体ハ
イサイドスイッチに第２図に示す過電流検出回路を用い
ても、過電流の検出は不可能である。これを解決するた
めには、０．６Ｖ以下の電位差を検出することが可能な
ように、コンパレータ等を使用する必要がある。
は、電源電圧が１２Ｖと低いため、通常出力ＭＯ３ＦＥ
Ｔのオン電圧ハ０．２〜０．３ Ｖ程度に設計され、か
つ第２図における抵抗２４の両端に現れる電圧は０．５
〜０．６Ｖを越えることがない。これに対して、第２図
に示すバイポーラトランジスタ２５のオン電圧（過電流
の設定値）は、前記したようにせいぜい０．５〜ｏ、ｅ
ｖ程度でおる。従って、自動車等に使用される半導体ハ
イサイドスイッチに第２図に示す過電流検出回路を用い
ても、過電流の検出は不可能である。これを解決するた
めには、０．６Ｖ以下の電位差を検出することが可能な
ように、コンパレータ等を使用する必要がある。
しかし、前記したように自己分離型の素子ではバイポー
ラ型のトランジスタやコンパレータ等を作成することが
困難であるため、０ＭＯ８のコンパレータ等を使用する
必要がある、しかし、０ＭＯ８のコンパレータ等を使用
することには、次のような問題点がある。
ラ型のトランジスタやコンパレータ等を作成することが
困難であるため、０ＭＯ８のコンパレータ等を使用する
必要がある、しかし、０ＭＯ８のコンパレータ等を使用
することには、次のような問題点がある。
出力ＭＯ３ＦＥＴのソース電位は出力ＭＯ３ＦＥＴがオ
ンしているときにはＶｃｃ、オフしているときにはグラ
ンド電位になるため、ＣＭＯＳコンパレータ等の入力Ｍ
Ｏ３ＦＥＴのソース・グー１〜間に最大ＶＣＣの電圧が
印加される場合が生じる。
ンしているときにはＶｃｃ、オフしているときにはグラ
ンド電位になるため、ＣＭＯＳコンパレータ等の入力Ｍ
Ｏ３ＦＥＴのソース・グー１〜間に最大ＶＣＣの電圧が
印加される場合が生じる。
しかし、自動車等に用いる場合、バッテリ配線のはずれ
等により６０Ｖ以上の過電圧が発生する場合があり、こ
のときＣＭＯＳコンパレータ等の入力ＭＯＳＦＥＴのゲ
ート酸化膜が、この過電圧により破壊される可能性があ
る。従って、過電圧発生時に素子が破壊されないように
するためには、ＣＭＯＳコンパレータ等の入力ＭＯ８Ｆ
ＥＴのゲート・ソース間に、一定値以上の電圧が印加さ
れないような回路構成にする必要がある。
等により６０Ｖ以上の過電圧が発生する場合があり、こ
のときＣＭＯＳコンパレータ等の入力ＭＯＳＦＥＴのゲ
ート酸化膜が、この過電圧により破壊される可能性があ
る。従って、過電圧発生時に素子が破壊されないように
するためには、ＣＭＯＳコンパレータ等の入力ＭＯ８Ｆ
ＥＴのゲート・ソース間に、一定値以上の電圧が印加さ
れないような回路構成にする必要がある。
本発明は上記した従来技術の問題点に鑑みなされたもの
で、その目的は、プロセスコストの安価な自己分離型の
素子の製造プロセスを用い、かつＣＭＯＳコンパレータ
内の入力ＭＯ３ＦＥＴに一定値以上の電圧が印加されな
いようにして、素子の破壊を有効に防止することが可能
な半導体ハイサイドスイツヂにおける過電流検出回路を
提供することにある。
で、その目的は、プロセスコストの安価な自己分離型の
素子の製造プロセスを用い、かつＣＭＯＳコンパレータ
内の入力ＭＯ３ＦＥＴに一定値以上の電圧が印加されな
いようにして、素子の破壊を有効に防止することが可能
な半導体ハイサイドスイツヂにおける過電流検出回路を
提供することにある。
［課題を解決するための手段］
本発明の過電流検出回路は、オープンソースまたはオー
プンエミッタ型の半導体ハイサイドスイッチにおいて、
複数のソースの一部またはエミッタ領域の一部に流れる
電流を、ソース電位またはエミッタ電位に追従した電圧
を供給する電源により駆動される電流検出手段によって
検出することを特徴としている。
プンエミッタ型の半導体ハイサイドスイッチにおいて、
複数のソースの一部またはエミッタ領域の一部に流れる
電流を、ソース電位またはエミッタ電位に追従した電圧
を供給する電源により駆動される電流検出手段によって
検出することを特徴としている。
［作用］
本発明によれば、過電流を検出する電流検出手段がソー
ス電位またはエミッタ電位に追従した電圧を供給する電
源によって駆動されるため、自己分離型素子で容易に作
成可能なＣＭＯ８演算増幅器、０ＭＯ３比較器等を過電
流の検出に使用しても、ＣＭＯ３演韓増幅器や０ＭＯ８
比較器内の入力ＭＯ８ＦＥＴのゲート・ソース間に過大
な電圧が印加されることがなく、ゲート酸化膜の高電圧
による破壊が防止される。
ス電位またはエミッタ電位に追従した電圧を供給する電
源によって駆動されるため、自己分離型素子で容易に作
成可能なＣＭＯ８演算増幅器、０ＭＯ３比較器等を過電
流の検出に使用しても、ＣＭＯ３演韓増幅器や０ＭＯ８
比較器内の入力ＭＯ８ＦＥＴのゲート・ソース間に過大
な電圧が印加されることがなく、ゲート酸化膜の高電圧
による破壊が防止される。
［実施例ｊ
以下、添付の図面に示す実施例により、さらに詳細に本
発明について説明する。
発明について説明する。
第１図（ａ）、第１図（ｂ）は本発明の一実施例を示す
回路図であり、第２図に示す従来例と同一部分には同一
符号を付してその説明を省略する。
回路図であり、第２図に示す従来例と同一部分には同一
符号を付してその説明を省略する。
第１図（ａ）に示すように、出力ＭＯ８ＦＥＴ２０の電
流検出用ソース２０ｂは、演算増幅器から構成されてい
る電流／電圧変換回路３の正転入力端子に接続されてい
る。また、電流／電圧変換回路３の反転入力端子は、出
力端子ｖｏｕｔに接続されている。電流／電圧変換回路
３はその入力インピダンスが十分に低いため、電流検出
用ソース２０ｂから出力される電流値は電流検出用ソー
ス２０ｂがメインソース２０ａに接続されている場合と
差がなく、電流検出抵抗８の両端に現れる電圧は出力Ｍ
。
流検出用ソース２０ｂは、演算増幅器から構成されてい
る電流／電圧変換回路３の正転入力端子に接続されてい
る。また、電流／電圧変換回路３の反転入力端子は、出
力端子ｖｏｕｔに接続されている。電流／電圧変換回路
３はその入力インピダンスが十分に低いため、電流検出
用ソース２０ｂから出力される電流値は電流検出用ソー
ス２０ｂがメインソース２０ａに接続されている場合と
差がなく、電流検出抵抗８の両端に現れる電圧は出力Ｍ
。
０３ＦＥＴ２０に流れる全電流に比例したものになる。
電流／電圧変換回路３の出力は比較器４の正転入力端子
に接続され、比較器４の正転入力端子の電位は出力端子
ｖｏｕｔの電位よりも出力ＭＯ３ＦＥＴ２０の全電流に
比例した値だけ低い値となる。
に接続され、比較器４の正転入力端子の電位は出力端子
ｖｏｕｔの電位よりも出力ＭＯ３ＦＥＴ２０の全電流に
比例した値だけ低い値となる。
また、比較器４の反転入力端子には、次のような電位が
印加される。すなわち、出力端子ｖｏｕｔに接続され、
かつデプレッション型ｎチャネルＭＯ３ＦＥＴで形成さ
れる定電流源７により駆動される定電圧ダイオード５の
両端の電位差が、分圧抵抗６ａ、 ６ｂによって分圧さ
れて、比較器４の反転入力端子に入力される。これによ
って、比較器４の反転入力端子には、出力端子ｖｏｕｔ
の電位よりも一定電圧だけ低い電圧が印加される。従っ
て、通常は比較器４の出力はＶ＋となる。
印加される。すなわち、出力端子ｖｏｕｔに接続され、
かつデプレッション型ｎチャネルＭＯ３ＦＥＴで形成さ
れる定電流源７により駆動される定電圧ダイオード５の
両端の電位差が、分圧抵抗６ａ、 ６ｂによって分圧さ
れて、比較器４の反転入力端子に入力される。これによ
って、比較器４の反転入力端子には、出力端子ｖｏｕｔ
の電位よりも一定電圧だけ低い電圧が印加される。従っ
て、通常は比較器４の出力はＶ＋となる。
いま、出力ＭＯ３ＦＥＴ２０に過電流が流れ、比較器４
の正転入力端子に印加される電圧が反転入力端子に印加
されている電圧よりも低下したとする。この場合には、
比較器４の出力はＶ−となる。
の正転入力端子に印加される電圧が反転入力端子に印加
されている電圧よりも低下したとする。この場合には、
比較器４の出力はＶ−となる。
従って、比較器４の出力を監視することによって、出力
ＭＯ３ＦＥＴ２０の過電流を検出することができる、 比較器４の出力は、ｐチャネルＭＯ８ＦＥＴ２８と定電
圧ダイオード２９と電流源３０とから構成されるレベル
シフタにより、グランド電位を基準とするロジック回路
に入力され、このロジック回路の出力に基づいて出力Ｍ
Ｏ３ＦＥ丁２０への駆動信号を停止させたり、異常信号
等を発生させたりすることができる。
ＭＯ３ＦＥＴ２０の過電流を検出することができる、 比較器４の出力は、ｐチャネルＭＯ８ＦＥＴ２８と定電
圧ダイオード２９と電流源３０とから構成されるレベル
シフタにより、グランド電位を基準とするロジック回路
に入力され、このロジック回路の出力に基づいて出力Ｍ
Ｏ３ＦＥ丁２０への駆動信号を停止させたり、異常信号
等を発生させたりすることができる。
ここで、過電流検出の電流しきい値の設定は、電流検出
抵抗８及び分圧抵抗６ａ、６ｂ等によって、適宜設定す
ることができることはいうまでもない。
抵抗８及び分圧抵抗６ａ、６ｂ等によって、適宜設定す
ることができることはいうまでもない。
第１図（ｂ）は、電流／電圧変換回路３と比較器４を駆
動する電源の一例を示１回路図である。図示するように
、定電圧ダイオード１２．１３に対して定電流源１１．
１４から電流を流し、定電圧ダイオード１２．１３の接
続点を出力端子ｖｏｕｔに接続することによって、出力
電圧Ｖ 、■ を出力端子ｖｏｕｔの電位に追従し、か
つ、この電位よりも一定の電圧だけ高い電圧■”及び一
定の電圧だけ低い電圧Ｖ−を形成することができる。な
お、出力端子Ｖｏｕｔに追従する電源は、第１図（ｂ）
に示すものの伯に各種の方式が可能である。
動する電源の一例を示１回路図である。図示するように
、定電圧ダイオード１２．１３に対して定電流源１１．
１４から電流を流し、定電圧ダイオード１２．１３の接
続点を出力端子ｖｏｕｔに接続することによって、出力
電圧Ｖ 、■ を出力端子ｖｏｕｔの電位に追従し、か
つ、この電位よりも一定の電圧だけ高い電圧■”及び一
定の電圧だけ低い電圧Ｖ−を形成することができる。な
お、出力端子Ｖｏｕｔに追従する電源は、第１図（ｂ）
に示すものの伯に各種の方式が可能である。
なお、以上に説明した実施例においては、出力スイッチ
ング素子としてＭＯ３ＦＥＴ２０を用いたが、本発明は
これに限定されるものではなく、例えばＭＯＳＦＥＴの
代りにトランジスタを用いてもよい。この場合には、ト
ランジスタのエミッタの一部に過電流検出用の端子を設
け、この端子と上記した演算増幅器から構成される電流
／電圧変換回路の正転入力端子とを接続するように構成
すればよい。
ング素子としてＭＯ３ＦＥＴ２０を用いたが、本発明は
これに限定されるものではなく、例えばＭＯＳＦＥＴの
代りにトランジスタを用いてもよい。この場合には、ト
ランジスタのエミッタの一部に過電流検出用の端子を設
け、この端子と上記した演算増幅器から構成される電流
／電圧変換回路の正転入力端子とを接続するように構成
すればよい。
また、上記の実施例においては、電流／電圧変換回路３
を演算増幅器から構成したが、本発明はこれに限定され
るものではなく、例えば一つのソースと他のソースの間
または一つのエミッタと他のエミッタの間に抵抗を接続
し、抵抗の両端の電圧降下によって電流を検出するよう
に構成してもよい。
を演算増幅器から構成したが、本発明はこれに限定され
るものではなく、例えば一つのソースと他のソースの間
または一つのエミッタと他のエミッタの間に抵抗を接続
し、抵抗の両端の電圧降下によって電流を検出するよう
に構成してもよい。
［発明の効果］
本発明によれば、過電流検出に用いられる演算増幅器で
形成された電流／電圧変換回路と比較器の電源電圧を半
導体ハイサイドスイッチの出力電圧に追従するように構
成したため、演算増幅器と比較器内の入力ＭＯ３Ｆ Ｅ
Ｔのゲート・ソース間に過大な電圧が印加されること
が防止され、入力ＭＯ８ＦＥＴのゲート酸化膜が破壊さ
れることが防止できる。
形成された電流／電圧変換回路と比較器の電源電圧を半
導体ハイサイドスイッチの出力電圧に追従するように構
成したため、演算増幅器と比較器内の入力ＭＯ３Ｆ Ｅ
Ｔのゲート・ソース間に過大な電圧が印加されること
が防止され、入力ＭＯ８ＦＥＴのゲート酸化膜が破壊さ
れることが防止できる。
また、出力ＭＯ８ＦＥＴの過電流検出用ソースや出力ト
ランジスタの過電流検出用エミッタに流れる電流が低イ
ンピーダンスの電流／電圧変換回路により検出されるた
め、上記過電流検出用ソースやエミッタに流れる電流が
半導体ハイサイドスイッチの出力電流の影響を受けるこ
とがなく、過電流を正確に検出することが可能になる。
ランジスタの過電流検出用エミッタに流れる電流が低イ
ンピーダンスの電流／電圧変換回路により検出されるた
め、上記過電流検出用ソースやエミッタに流れる電流が
半導体ハイサイドスイッチの出力電流の影響を受けるこ
とがなく、過電流を正確に検出することが可能になる。
第１図（ａ）は本発明の半導体ハイサイドスイッヂにお
ける過電流検出回路の一実施例を示す回路図、第１図（
ｂ）はその一部に使用される電源の回路図、第２図は従
来の半導体ハイサイドスイッチにおける過電流検出回路
を示す回路図である。
ける過電流検出回路の一実施例を示す回路図、第１図（
ｂ）はその一部に使用される電源の回路図、第２図は従
来の半導体ハイサイドスイッチにおける過電流検出回路
を示す回路図である。
Claims (1)
- （１）オープンソースまたはオープンエミッタ型の半導
体ハイサイドスイッチにおいて、複数のソースの一部ま
たはエミッタ領域の一部に流れる電流を、ソース電位ま
たはエミッタ電位に追従した電圧を供給する電源により
駆動される電流検出手段によつて検出することを特徴と
する過電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109738A JP2658386B2 (ja) | 1989-04-28 | 1989-04-28 | 過電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109738A JP2658386B2 (ja) | 1989-04-28 | 1989-04-28 | 過電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02288615A true JPH02288615A (ja) | 1990-11-28 |
| JP2658386B2 JP2658386B2 (ja) | 1997-09-30 |
Family
ID=14517996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1109738A Expired - Lifetime JP2658386B2 (ja) | 1989-04-28 | 1989-04-28 | 過電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658386B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8803508B2 (en) | 2009-10-20 | 2014-08-12 | Mitsubishi Electric Corporation | Semiconductor device and error detector |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260712A (ja) * | 1989-03-31 | 1990-10-23 | Hitachi Ltd | スイッチ回路 |
-
1989
- 1989-04-28 JP JP1109738A patent/JP2658386B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260712A (ja) * | 1989-03-31 | 1990-10-23 | Hitachi Ltd | スイッチ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8803508B2 (en) | 2009-10-20 | 2014-08-12 | Mitsubishi Electric Corporation | Semiconductor device and error detector |
| DE112010003655B4 (de) * | 2009-10-20 | 2015-12-31 | Mitsubishi Electric Corporation | Fehler-Detektionsvorrichtung für eine Halbleitervorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2658386B2 (ja) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245523A (en) | Power delivery circuit with current detection | |
| US6650520B2 (en) | Power supply reverse bias protection circuit for protecting both analog and digital devices coupled thereto | |
| JP3164065B2 (ja) | 半導体装置 | |
| EP2763318A1 (en) | Load driving circuit | |
| US10181721B2 (en) | Area-efficient active-FET ESD protection circuit | |
| JPS63208324A (ja) | 半導体集積回路装置 | |
| JP2642465B2 (ja) | アナログ信号入力回路 | |
| JPH03242942A (ja) | 半導体集積回路 | |
| JP3678156B2 (ja) | 静電気保護回路 | |
| US7102359B2 (en) | Integrated fault detector circuit | |
| US8013475B2 (en) | Reverse voltage protected integrated circuit arrangement for multiple supply lines | |
| JP2589938B2 (ja) | 半導体集積回路装置の静電破壊保護回路 | |
| JP3642113B2 (ja) | ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路 | |
| JPH0220116A (ja) | 半導体デバイスの過熱検出回路装置 | |
| US20040164786A1 (en) | Semiconductor integrated circuit device | |
| US11171639B2 (en) | Overvoltage protection | |
| JPH04198772A (ja) | 電力用半導体装置 | |
| US7057867B1 (en) | Electrostatic discharge (ESD) protection clamp circuitry | |
| US7130169B2 (en) | Short circuit protection for a power isolation device and associated diode | |
| JP2658386B2 (ja) | 過電流検出回路 | |
| JPH0918004A (ja) | 半導体集積回路 | |
| JPH08308116A (ja) | 逆流阻止回路を有する回路装置 | |
| US5675268A (en) | Overcurrent detection circuit for a power MOSFET and method therefor | |
| JP2004525552A (ja) | ３端子非反転トランジスタスイッチ | |
| US20180115148A1 (en) | System and Method for Circuit Protection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |