JPH02288725A - パターン判定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はパターン判定回路に関し、特に伝送路における
ビットエラーを検出するパターン判定回路に関する。

（従来の技術） 従来、この種のパターン判定回路としては、第１の回路
としてＭ系列パターン発生回路に入力信号をそのまま流
し込む非同期式判定回路、第２の回路として入力信号と
パターン判定回路中のパターン発生回路を同期をとるこ
とによって入力信号を直接比較する同期式パターン判定
回路がある。

（発明が解決しようとする課題） 上述した従来のパターン判定回路では、各々次の様な欠
点がある。まず、非同期式パターン判定回路では伝送路
の１ケのビットエラーに対して、その判定結果に３ケル
５ケ程度のエラーパルスが出力される。これは１ケのエ
ラーパルスがそのままパターン判定回路中のＭ系列パタ
ーン発生回路に流し込まれることに起因する。又、同期
式パターン判定回路では、回路内のパターン発生回路の
同期をとる必要があり回路が複雑になり価格も高くなる
。

（課題を解決するための手段） 本発明によるパターン判定回路は入力ディジタル信号を
直接Ｍ系列パターン発生回路に流し込む非同期式パター
ン判定回路において、前記入力ディジタル信号を反転す
るインバータと、前記入力ディジタル信号と前記インバ
ータの出力とを２つの入力とし、前記パターン判定結果
に応じて前記２つの入力のうちいずれかの入力を前記Ｍ
系列パターン発生回路に選択出力するデータセレクタと
を備えて成る。

（実施例） 次に本発明について図面を参照して説明する。

第１図は本発明によるパターン発生回路の一実施例を示
す図である。

入力端子１に供給された入力ディジタル信号は排他的論
理和ゲート５の人力に供給されるとともに、インバータ
２で反転され、入力ディジタル信号と反転信号はデータ
セレクタ３に入力される。

データセレクタ３は、排他的論理和ゲート５の出力で制
御され、その出力はクロック入力端子７へのクロックと
ともにＭ系列パターン発生回路４に供給される。Ｍ系列
パターン発生回路４の出力は排他的論理和ゲート５の他
人力に供給され、その出力端子６に判定結果のエラーパ
ルス出力を得る。

データセレクタ３はパターン判定結果によりＭ系列パタ
ーン発生回路に入力する信号を入力ディジタル信号にす
るかその反転信号をするかを選択する。

第２図にはパターン判定回路中のＭ系列パターン発生回
路４の例として段数は５段の回路が示されている。Ｄタ
イプフリップフロップ９〜１３がカスケード接続され、
Ｄ端子８にデータ入力が、端子７にクロック入力が供給
され、Ｄタイプフリップフロップ１１と１３の各Ｑ出力
が排他的論理和ゲート１４に入力され、端子１５にデー
タ出力が得られる。

第３図は本発明の他の実施例を示し、Ｍ系列パターン発
生回路４の初期設定のために、データセレクタ制御信号
を時定数回路１６を通すことにより、初期設定終了後に
制御を開始している。ここで、その時定数値はＭ系列パ
ターン発生回路４の段数に依存する。

（発明の効果） 以上説明したように本発明は、非同期式パターン判定回
路のＭ系列パターン発生回路入力部にデータセレクタを
設け、入力ディジタル信号にビットエラーが発生した時
は、パターン発生回路への入力信号を反転させているの
で、パターン発生回路には常に正しいデータを入力する
ことができる。

従ってその判定結果は同期式パターン判定回路と同等な
結果が得られる。

５．１４・・・排他的論理和ゲート、６・・・判定結果
出力端子、７・・・クロック入力端子、８・・・Ｍ系列
パターン発生回路入力端子、９〜１３・・・Ｄタイプフ
ィリップフロップ、１５・・・Ｍ系列パターン発生回路
出力端子、１６・・・時定数回路。

Claims (1)

【特許請求の範囲】
1. 入力ディジタル信号を直接Ｍ系列パターン発生回路に流
   し込む非同期式パターン判定回路において、前記入力デ
   ィジタル信号を反転するインバータと、前記入力ディジ
   タル信号と前記インバータの出力とを２つの入力とし、
   前記パターン判定結果に応じて前記２つの入力のうちい
   ずれかの入力を前記Ｍ系列パターン発生回路に選択出力
   するデータセレクタとを備えて成ることを特徴とするパ
   ターン判定回路。