JPH02288732A

JPH02288732A - ４―１１変調装置

Info

Publication number: JPH02288732A
Application number: JP11116389A
Authority: JP
Inventors: Minoru Hida; 実飛田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-04-28
Filing date: 1989-04-28
Publication date: 1990-11-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、４−１１変調装置、特に光ディスクの記録
、再生装置に好適な４−１１変調装置に関する。

〔発明の概要〕

この発明は、４−１１変調装置に於いて、デジタルデー
タの１バイトを二分し、二分割されたデジタルデータの
内の一方を変調符号の下位に対応させ、他方を変調符号
の上位に対応させ、二分割されたデジタルデータの一方
及び他方に於ける夫々のマーク数によって変換を行なう
ようにしたことにより、簡単な変調規則で変調符号のビ
ットパターンを決定でき、変調符号を形成するゲート回
路の規模を小さくできるようにしたものである。

〔従来の技術〕

追記型の光ディスク或いはデータの書換え可能な光磁気
ディスク等の光記録媒体に記録されるデジタルデータの
変調方式の一つとして４−１５変調方式が提案されてい
るが、この４−１５変調方式では符号量干渉の影響でデ
ータを誤検出する可能性が大きい。そこで、この点を改
善するため、新たに４−１１変調方式が提案されるに至
った。この４−１１変調方式の例が、本願出願人の提案
に係る特願昭６３−２８２５５５号明細書、特願昭６３
−３２２５３６号明細書にて示されている。

４−１１変調方式は、１バイトのデジタルデータを１１
チャンネルビットの変調符号に変換する方式であり、こ
の１１チャンネルビットに於けるマーク数〔即ち、“Ｉ
　ＩＩの数〕が４とされ、また°“０“の数が７とされ
ている。従って、変調符号のビットパターンとしては、
ｌＩｃ４の組合わせの数（３３０通り）だけ存在する。

一方、１バイトのデジタルデータは８ビツト（２５６通
り）あるので、上述の３３０通りの中から、変調符号と
して相応しい２５６通りのパターンを選択する必要があ
る。

〔発明が解決しようとする課題〕

デジタルデータを変調符号へ変換するに際しては、ＲＯ
Ｍを用いて行なう場合と、ゲート回路を構成して行なう
場合とがある。

ＲＯＭは、ＩＣ化した時に回路規模が大きくなる問題が
ある。そこで、ゲート回路を構成することによってデジ
タルデータを変調符号へ変換することが、より望ましい
。しかしながら、上述の変換をゲート回路で行なう場合
、先に提案されている４−１１変調方式では、デジタル
データの変調規則が複雑なため、多数のゲートが必要で
回路規模が大きくなってしまい、ＩＣ化し難いという問
題点があった。

従ってこの発明の目的は、簡単な変調規則にてデジタル
データの変調符号への変換をなし得る４−１１変調装置
を提供することにある。

〔課題を解決するための手段〕

この発明は、デジタルデータの１バイト毎のチャンネル
ビット数を１１チャンネルビットとして、１１チャンネ
ルビット中のマーク数を４とする。ＩＣ４の組合わせの
変調符号にデジタルデータを変換する４−１１変調装置
に於いて、デジタルデータの１バイトを二分し、二分割
されたデジタルデータの内の一方を変調符号の下位に対
応させ、他方を変調符号の上位に対応させ、二分割され
たデジタルデータの一方及び他方に於ける夫々のマーク
数によって変換を行なう構成としている。

〔作用〕

４−１１変調するに際し、デジタルデータの１バイトを
二分する。

二分割されたデジタルデータの内の一方を変調符号の下
位に対応させ、他方を変調符号の上位に対応させる。そ
して、二分割されたデジタルデータの一方及び他方のマ
ーク数に対応する変調規則に基づいて４−１１変調を行
なう。この変調規則は、デジタルデータを適切な変調符
号に変換し得るように設定されている。

この結果、変調規則にて適切な変調符号のビットパター
ンを決定でき、回路規模を小さくできる。

〔実施例〕

以下、この発明の実施例について第１図乃至第１３図を
参照して説明する。この実施例は、本発明を光記録再生
装置に適用した例を示す、尚、この実施例の説明は以下
の順序でなされる。

Ａ、光記録再生装置の記録系についてＢ、光記録再生装置の再生系についてＣ１変調規則についてり、エンコーダについてＥ、デコーダについてＡ、光記録再生装置の記録系について第１図及び第２図に示される光記録再生装置は、追記型
の光記録再生装置であり、光ディスクｌをスピンドルモ
ータ２によって、角速度一定で回転駆動しながら、光学
ヘッド１ｏにより光デイスクｌ上の記録トラックをレー
ザービームで走査して光学的にデジタルデータの記録・
再生を行なう。

光ディスク１の記録フォーマットは、第２図に示される
ように、同心円状に形成されている記録トラックＴＨの
各々がセクタＳＣＩ〜５Ｃ２２に区分され、セクタＳＣ
Ｉ〜５Ｃ２２は、その夫々が７６セグメント５ＧＩ−５
Ｇ７６に区分され、そして、ｌセグメントは２バイトの
制御用記録領域ＡＲＣと８バイトのデータ記録領域ＡＲ
Ｄに区分されている。更に、制御用記録領域ＡＲＣは、
トラバース情報ビットＰＴのプリフォーマット領域ＡＲ
Ｉ　と、トラッキング情報ビットＰＷＩ、ＰＷ２及びク
ロック情報ビットＰＣＫのプリフォーマット領域ＡＲ２
と、フォーカス情報領域ＡＲ３に区分されている。

上述の記録トラックＴＲ上のデータ記録領域ＡＩ’ｌＤ
にデジタルデータを記録する記録系２０は、デジタルデ
ータＤＩＮが入出力インターフェース２１を介して入力
されるエンコーダ２２と、エンコード出力に応じたパル
ス動作を行なう書込みパルス発生回路２３と、書込みパ
ルス発生回路２３から与えられる書込みパルスに応じて
光学ヘッド１０のレーザーダイオードをパルス駆動する
レーザー駆動回路２４と、エンコーダ２２及び書込みパ
ルス発生回路２３に動作タイミングクロックを与えるタ
イミング発生回路２５から構成されてい、る。

エンコーダ２２では、デジタルデータＤＩＮについて、
１バイト毎のデジタルデータを１１チャンネルビットと
する４−１１変調のエンコード処理が行われる。尚、こ
のエンコーダ２２については、後に詳細に説明がなされ
ている。

記録系２０では、デジタルデータＤＩＮがエンコーダ２
２にて４−１１変調方式の変調符号に変換され、エンコ
ーダ２２からのエンコード出力に応じて書込みパルス発
生回路２３から書込みパルスが発生される。この書込み
パルスに応じてレーザー駆動回路２４が光学ヘッド１０
のレーザーダイオードをパルス駆動することによって、
デジタルデータＤＩＮが４−１１変調方式の変調符号と
して、光ディスク１の記録トラックＴＲのデータ記録領
域ＡＲＤに記録される。

タイミング発生回路２５では、デジタルデータＤＩＮの
ビットクロックに同期して、４−１１変調方式の変調符
号のチャンネルクロックが形成され、このチャンネルク
ロックが動作タイミングクロックとしてエンコーダ２２
、書込みパルス発生回路２３に供給される。

Ｂ、光記録再生装置の再生系について第１図及び第２図に示されるように、記録トラックＴＲ
のデータ記録領域ＡＲＤに変調符号として記録されてい
るデジタルデータを再生する再生系３０は、光学ヘッド
１０が記録トラックＴＲ上をレーザービームで走査し、
光学ヘッド１０にて検出された記録トラックＴＲからの
戻り光の検出出力がプリアンプ３１を介してタイミング
発生回路３２及びＡ／Ｄ変換回路３３に供給され、Ａ／
Ｄ変換回路３３の出力がデコーダ３４に供給される構成
とされている。

タイミング発生回路３２では、光ディスク１の記録トラ
ックＴＲ上に、離散的に予め設けられている制御用記録
領域ＡＲＣのクロック情報ビットＰＣＫの検出出力に基
づいてチャンネルクロックが形成され、このチャンネル
クロックが動作タイミングクロックとしてＡ／Ｄ変換回
路３３、デコーダ３４に供給される。

Ａ／Ｄ変換回路３３は、プリアンプ３１を介して供給さ
れる光学ヘッド１０の検出出力を、チャンネルクロック
を動作タイミングクロックとしてサンプリングし、１１
チャンネルビット単位で、その信号レベルの高い方から
４チャンネルビットをマーク（論理レベル“１”）とす
る差動検出動作によるＡ／Ｄ変換を行なう。

デコーダ３４は、Ａ／Ｄ変換回路３３にて１１チャンネ
ルビット単位の作動検出動作により読取られる４−１１
変調方式の変調符号に対し、デコード処理を行なうこと
によってデジタルデータＤ　ＯＵＴを再生する。尚、こ
のデコーダ３４についても後に、詳細な説明がなされて
いる。

この光記録再生装置では、記録系２０にてデジタルデー
タＤＩＮを４−１１変調して光ディスク１の記録トラッ
クＴＲに記録するので、再生系３０のＡ／Ｄ変換回路３
３にて、光学ヘッド１０による検出出力に基づいて１１
チャンネルビット単位で、その信号レベルの高い方から
４チャンネルビットをマーク（論理レベル“１”）とす
る差動検出動作によるＡ／Ｄ変換処理を行なうことがで
きる。

Ｃ１変調規則について１バイトのデジタルデータを、上位４ビツトのＭ　Ｓ　
Ｎ　（Ｍｏｓｔ　５１ｇｎ１ｆｉｃａｎｔ　Ｎ１ｂｂｌ
ｅ）と、下位４ビツトのＬＳＮ　（Ｌｅａｓｔ　５１ｇ
ｎ１ｆｉｃａｎｔ　　Ｎ１ｂｂｌｅ）とに分割する。そ
して、デジタルデータと、変調符号を以下のように定義
する。尚、記録・再生される順序はｃｈｏ→ＣｈｌＯと
されている。

基本的な考え方としては、データビットｂｏ−ｂ３をチ
ャンネルビットＣｈｉ〜Ｃｈ４に移し、データピッ）ｂ
４〜ｂ７をチャンネルビットＣｈ６〜Ｃｈ９に移す。

チャンネルビットＣｈＯ，Ｃｈ５は変調規則によって、
反転、非反転を行なうフラグとし、チャンネルビットＣ
ｈｌＯは変調符号内のマーク数を合わせるのに用いる。

☆変調規則■ ｌ−１−（１）、ＬＳＮ内のマーク数が１の時ｂＯ〜ｂ
３の数値列を、そのままＣｈｉ−Ｃｈ４に移し、ｃｈｏ
を°“Ｉ　１１とする。

ｌ−１−（２）、ＭＳＮ内のマーク数が１の時ｂ４〜ｂ
７の数値列を、そのままＣｈ６〜Ｃｈ９に移し、ｃｈｓ
を“１″とする。

ｌ−２−（１）、ＬＳＮ内のマーク数が２の時ｂｏ〜ｂ
３の数値列を、そのままＣｈｉ〜Ｃｈ４に移し、ｃｈｏ
を０□”とする。

ｌ−２−（２）、ＭＳＮ内のマーク数が２の時ｂ４〜ｂ
７の数値列を、そのままＣｈ６〜Ｃｈ９に移し、ｃｈｓ
を“０″とする。但し、ＭＳＮの値が、ＣＯ（以下、）
は１６進数を表す）で、且つＬＳＮ内のマーク数が３以
上の時、Ｃｈ５を１゛′とする（ＣｈｌＯを“０″とす
るため）。

ｌ−３−（１）、ＬＳＮ内のマーク数が３の時ｂＯ〜ｂ
３の数値列を反転（０を１に、ｌを０にする）させてＣ
ｈｉ〜Ｃｈ４に移し、ＣｈＯを“０″とする。

ｌ−３−（２）、ＭＳＮ内のマーク数が３の時この場合
には、条件によって以下の２通りの処理がなされる。

０．ＭＳＮ内のマーク数が３で且つ、ＬＳＮ内のマーク
数が２以下の時ｂ４〜ｂ７の数値列を反転させてＣｈ６〜Ｃｈ９に移し
、Ｃｈ５を“０゛°とする。

■、ＭＳＮ内のマーク数が３で且つ、ＬＳＮ内のマーク
数が３以上の時し、Ｃｈ５を“１″とする。

■、ＭＳＮ内のマーク数が４で且つ、Ｌ　Ｓ　Ｎ内（７
）マーク数が３以上の時以下の変換を行なう。

ｌ−４−（１）、ＬＳＮ内のマーク数が４の時ｂＯ〜ｂ
３の数値列を反転させてＣｈｉ〜Ｃｈ４に移し、ＣｈＯ
を“１”とする。

ｌ−４−（２）、ＭＳＮ内のマーク数が４の時この場合
には、条件によって以下の２通りの処理がなされる。

０．ＭＳＮ内のマーク数が４で且つ、ＬＳＮ内のマーク
数が２以下の時ｂ４〜ｂ７の数値列を反転させてＣｈ６〜Ｃｈ９に移１
−５０以上の条件１〜４で表されるものについては、Ｃ
ｈＯ〜ＣｈｌＯ迄のマーク数が４になるようにＣｈｌＯ
を決める。

☆変調規則■ 上述の変調規則Ｉを満たさないものについて通用する。

（ＬＳＮ−ＯＨ或いはＭＳＮ冨０Ｈ）ＩＩ−１，ＭＳＮ
雰ＯＨでないものは、ｃｈｏを“ｌ”とする。それ以外
の場合のものは、ＣｈＯを“０”とする。

１１−２−■、１８≦ＬＳＮ≦５Ｈの時Ｃｈ４を“ｌ”
とする。

Ｉｆ−２−■、ＩＨ≦ＬＳＮ≦５Ｈ或いはＩＨ≦ＭＳＮ
≦５Ｈの時Ｃｈ２　、Ｃｈ３を“°１°°とする。

ＬＳＮ＝ＩＨ或いはＭＳＮ＝ＩＨの時、ｃｈｉ。

を“°１パとする。

ＬＳＮ＝２）１或いはＭＳＮ＝２）１の時、Ｃｈ９を°
ｌ′”とする。

ＬＳＮ＝３８或いはＭＳＮ＝３Ｈの時、Ｃｈ８を“１″
とする。

ＬＳＮ＝４８或いはＭＳＮ＝４Ｈの時、Ｃｈ７を“１パ
とする。

ＬＳＮ＝５１１或いはＭＳＮ＝５）１の時、Ｃｈ６を“
１　”とする。

１１−３−■、６Ｈ≦ＬＳＮ≦Ａｌｌの時Ｃｈｉを“１
“とする。

ｎ−３−■、６８≦ＬＳＮ≦ＡＨ或いは６Ｈ≦ＭＳＮ≦
ＡＨの時Ｃｈ２を“０“”　、Ｃｈ３を“１”とする。

ＬＳＮ＝６Ｈ或いはＭ　Ｓ　Ｎ　＝　６　Ｈの時、Ｃｈ
ｌＯを“°１”とする。

ＬＳＮ＝’７１（或いはＭＳＮ＝’？Ｈの時、Ｃｈ９を
“１゛°とする。

ＬＳＮ＝８Ｈ或いはＭＳＮ＝８Ｈの時、Ｃｈ８を１°゛
とする。

ＬＳＮ＝９−Ｈ或いはＭＳＮ＝９）１の時、Ｃｈ７を°
“ｌ”とする。

ＬＳＮ＝ＡＨ或いはＭＳＮ＝ＡＨの時、Ｃｈ６を“°１
”とする。

ｎ−４−■、Ｂｌｌ≦ＬＳＮ≦Ｆ）Ｉの時Ｃｈｉを“°
１゛とする。

Ｉｆ−４−■、ＢＨ≦ＬＳＮ≦ＦＨ或いはＢＨ≦ＭＳＮ
≦ＦＨの時Ｃｈ２を１″、Ｃｈ３を“０”とする。

ＬＳＮ＝ＢＨ或いはＭ　Ｓ　Ｎ　＝　８１１の時、Ｃｈ
ｌＯを“１”とする。

ＬＳＮ＝ＣＨ或いはＭＳＮ＝ＣＨの時、Ｃｈ９を“１“
′とする。

ＬＳＮ＝ＤＨ或いはＭＳＮ＝ＤＨの時、Ｃｈ８を“１”
とする。

ＬＳＮ＝ＥＨ或いはＭＳＮ＝ＥＨＯ時、Ｃｈ７を“１”
とする。

ＬＳＮ＝ＦＨ或いはＭＳＮ＝ＦＨＯ時、Ｃｈ６を“１”
とする。

ｎ−５，ＬＳＮ＝ＭＳＮ＝ＧＨの時この場合は、変調符号として特定パターンｃｈＯ〜Ｃｈ
ｌＯ（０，１，１，１，０，０，０，１，０，０，０）
を選択する。

Ｄ、エンコーダについて第３図には、エンコーダ２２の構成が示されている。

データビットｂＯ−ｂ７が、データバス４１を介して“
°１′”計数回路４２に供給され、データビットｂＯ〜
ｂ７内のマーク数、即ち、°“１°°の数が計数される
。

データビットｂＯ〜ｂ３が反転・非反転回路４３に供給
され、データビットｂ４〜ｂ７が反転・非反転回路４４
、変換回路４５に供給される。

データビットｂＯ〜ｂ３及びｂ４〜ｂ７がセレクタ４６
に供給される。このセレクタ４６では、供給すれる信号
ＯＨによってデータビットｂｏ−ｂ３或いはｂ４〜ｂ７
の一方が選択され４ビツトデータとされて変換回路４７
に供給される。そして、変換回路４７からはチャンネル
ビットＣｈｉ−Ｃｈ４．Ｃｈ６〜ＣｈｌＯに対応する信
号が後述のオアゲートに供給される。

変換回路４５は前述した変調規則ｌ−３−（２）に於け
るＭＳＮ＝７Ｈ−Ｅｌの変換処理を行ない、また、変換
回路４７は変調規則ｌｌ−２〜４に於けるＬＳＮ・ＩＨ
−ＦＨの変換処理を行なう。

上述の“１°”計数回路４２に於いて、カウントされた
“１゛の数は信号ＯＬ〜４Ｌ、ＯＨ−４Ｈとして表され
る。尚、エンコーダ２２についての説明では、信号ＯＬ
〜４ＬはＬＳＮ内のマーク数を表し、信号ＯＨ〜４Ｈは
ＭＳＮ内のマーク数を表す。

信号ＩＬ〜４ＬはＬＳＮデコーダ４８に供給され、信号
ＩＨ〜４ＨはＭＳＮデコーダ４９に供給される。また、
信号ＯＬはアンドゲート５０、オアゲー）５１に供給さ
れ、信号ＯＨはアンドゲート５０と、セレクタ４６と、
オアゲート５１と、インバータ５２を介してアンドゲー
ト５３とに夫々供給される。

上述のアンドゲート５０の出力は変換回路４７に供給さ
れる。これは信号ＯＨ，ＯＬが共にハイレベルの時、即
ちＬＳＮ÷ＭＳＮ＝０に対応する変調符号のビットパタ
ーンを出方するためである。

オアゲート５１の出力はアンドゲート５３、インバータ
５４、変換回路４７に夫々供給される。

インバータ５４からの信号はイネーブル信号としてＬＳ
Ｎデコーダ４８、ＭＳＮデコーダ４９のイネーブル端子
ＥＮに供給される。このＬＳＮデコーダ４８、ＭＳＮデ
コーダ４９はイネーブル信号カハイレヘルの時、能動状
態とされ、ローレベルの時、非能動状態とされる。

ＬＳＮデコーダ４８からＭＳＮデコーダ４９に対して、
マーク数を表す信号が供給される。また、ＬＳＮデコー
ダ４８から反転・非反転回路４３に対し、データピッ）
ｂＯ〜ｂ３の反転・非反転を制御する制御信号ＳＩＮと
、回路動作を非能動状態とするマスク信号ＳＭＡとが供
給される。

ＭＳＮデコーダ４９から反転・非反転回路４４に対しデ
ータピッ）ｂ４〜ｂ７の反転・非反転を制御する制御信
号ＳＩＮと、回路動作を非能動状態とするマスク信号Ｓ
ＭＡとが供給され、また変換回路４５に対しマスク信号
ＳＭ＾が供給される。

また、前述のオアゲート５１がら出力される信号は、マ
スク信号ＳＭＡとして変換回路４７に供給される。

マスク信号ＳＭＡは、ＬＳＮデ：２−ダ４８、ＭＳＮデ
コーダ４９のイネーブル端子ＥＮに供給される信号と同
じレベルの信号が、マスク信号ＳＭＡとして各回路に供
給されるもので、このマスク信号がローレベルの場合、
各回路は非能動状態とされ、ハイレベルの場合、各回路
は能動状態とされる。

上述のアンドゲート５３と、ＬＳＮデコーダ４８からの
出力がオアゲート５５に供給され、このオアゲート５５
の出力がチャンネルビットｃｈｏとされる。

ＬＳＮデコーダ４８と、ＭＳＮデコーダ４９と、変換回
路４７　（ＣｈｌＯに対応する信号〕とからの出力がオ
アゲート５６に供給され、このオアゲート５６の出力が
チャンネルビットＣｈｌＯとされる。

ＭＳＮｚンコーダ４９からの出力がチャンネルビットＣ
ｈ５とされる。

反転・非反転回路４３の出力と変換回路４７の出力（Ｃ
ｈｉ〜ｃｈ４　）がオアゲート５７に供給され、このオ
アゲート５７の出力がチャンネルビットｃｈｌ〜Ｃｈ４
とされる。

反転・非反転回路４４の出力と変換回路４５．４７の出
力〔変換回路４７の出力はＣｈ６〜Ｃｈ９　）が矛アゲ
ート５８に供給され、このオアゲート５８の出力がチャ
ンネルビットＣｈ６〜Ｃｈ９とされる。

このようにして形成される変調符号のビットパターンが
第６図乃至第１３図に示されている。

前述の変調規則が適用される例データビットｂＯ〜ｂ７−００）１の場合データビット
ｂＯ〜ｂ７　＝　ＯＯＨの場合には、チャンネルビット
ＣｈＯ〜ＣｈｌＯの特定パターンが用いられるのでこれ
について説明する。

データビットｂＯ〜ｂ７が全部“０°゛である場合、“
１″計数路４２に於けるカウント値は“０”なので、信
号０ＬＳＯＨはハイレベルとされる。

ＯＨの出力はセレクタ４６に供給されると共に、インバ
ータ５２にて反転されローレベルの信号がアンドゲート
５３に供給される。

信号ＯＬ、ＯＨはハイレベルなので、アンドゲート５０
、オアゲート５１の出力はハイレベルとされる。アンド
ゲート５０の出力は変換回路４７に供給され、オアゲー
ト５１の出力は変換回路４７、インバータ５４、アンド
ゲート５３に供給される。

この結果、セレクタ４６にて、例えばデータビットｂＯ
〜ｂ３が選択されると共に、このデータが変換回路４７
に供給される。＃１動状態とされている変換回路４７で
は、アンドゲート５０からの信号によって、データビッ
トｂＯ〜ｂ７は全て“°０”であることが判定されるた
め、第６図の特定パターンのチャンネルビットＣｈｉ〜
Ｃｈ４．Ｃｈ６〜ＣｈｌＯが出力される。即ち、チャン
ネルビットＣｈｉ〜ｃｈ４ニ対応する出力がオアゲート
５７に、チャンネルビットＣｈ６〜Ｃｈ９に対応する出
力がオアゲート５８に、そして、チャンネルビットＣｈ
ｌＯに対応する出力がオアゲート５６に夫々、供給され
る。

上述のオアゲート５１の出力はインバータ５４にてロー
レベルに反転され、イネーブル信号とされる。このイネ
ーブル信号がＬＳＮデコーダ４８、ＭＳＮデコーダ４９
に供給されるので、ＬＳＮデコーダ４８、ＭＳＮデコー
ダ４９が非能動状態とされる。

上述のアンドゲート５３の出力は、ローレベルとされ、
この信号がオアゲート５５に供給される。

ＬＳＮデコーダ４８からはオアゲート５５．５６に対し
ローレベルの信号が出力されると共に、反転・非反転回
路４３にはマスク信号ＳＭ＾が出力され、更に、ＭＳＮ
デコーダ４９に対しマーク数（＝０）を示す信号が供給
される。

ＭＳＮデコーダ４９からはオアゲート５６に対しローレ
ベルの信号が出力されると共に、チャンネルビットＣｈ
５に対応する出力端子にローレベルの信号が出力され、
反転・非反転回路４４及び変換回路４５に対しマスク信
号ＳＭＡが供給される。

この結果、上述のオアゲート５５からはチャンネルピッ
）　ＣｈＯに対応する信号がローレベルにて出力され、
オアゲート５６からはチャンネルビットＣｈｌＯに対応
する変換回路４７からの信号がローレベルにて出力され
る。そして、オアゲート５７からは変換回路４７から供
給されチャンネルビットｃｈｉ〜Ｃｈ４に対応する信号
が出力され、オアゲート５８からは変換回路４７から供
給されチャンネルビットＣｈ６〜Ｃｈ９に対応する信号
が出力される。

従って、チャンネルビットｃｈｏ〜ＣｈｌＯ（０，１，
１゜１．０，０，０，１，０，０，０　）が変調符号と
して出力される。

Ｅ、デコーダについて第４図にはデコーダ３４側の構成が示されている。

変調符号としてのチャンネルビットＣｈＯ−ＣｈｌＯの
内、チャンネルビットＣｈｉ−Ｃｈ４．Ｃｈ６〜Ｃｈ９
は、データバス６１を介して、マーク数を得るための“
ｌ”計数回路６２に供給される。

チャンネルピッ１−Ｃｈｉ〜Ｃｈ４が反転・非反転回路
６３に供給され、この反転・非反転回路６３の出力がオ
アゲート６４に供給されている。

チャンネルピッ）　Ｃｈ６〜Ｃｈ９が反転・非反転回路
６５に供給され、この反転・非反転回路６５の出力がオ
アゲート６６に供給されている。また、チャンネルビッ
トＣｈ６〜Ｃｈ９が変換回路６７に供給され、この変換
回路６７の出力がオアゲート６６に供給されている。

チャンネルビットＣｈ２．Ｃｈ３がデコード回路６８に
供給され、デコード回路６８からの出力と、チャンネル
ピッ）　Ｃｈ６〜ＣｈｌＯが変換回路６９に供給される
。この変換回路６９の出力とチャンネルビットＣｈＯが
セレクタ７０に供給される。尚、変換回路６７は前述の
変調規則ｌ−３−（２）に於ける逆変換を行なうもので
あり、また、変換回路６９は前述の変調規則１１−２〜
４に於ける逆変換を行なうものである。

上述の°°１”計数回路６２からの信号ＯＬ〜２Ｌはそ
のまま下位デコーダ７１に供給され、信号３Ｌはデコー
ド回路６８に供給されると共に、インバータ７２を介し
て下位デコーダ７１に供給される。また、チャンネルビ
ットＣｈＯもデータバス６１から直接、下位デコーダ７
１に供給される。

一方、信号ＩＨ〜３Ｈはそのまま上位デコーダ７３に供
給され、また、チャンネルビットＣｈ５もデータバス６
１から直接、上位デコーダ７３に供給される。尚、この
デコーダ３４の説明では、信号ＯＬ〜３Ｌがチャンネル
ビットＣｈｉ〜Ｃｈ４に含まれるマーク数を表し、信号
ＩＨ〜３ＨがチャンネルビットＣｈ６〜Ｃｈ９に含まれ
るマーク数を表している。

下位デコーダ７１からは、反転・非反転回路６３に対し
、チャンネルビットＣｈｉ〜Ｃｈ４の反転・非反転を制
御する制御信号ＳＩＮと、回路動作を非能動状態とする
マスク信号ＳＭＡとが供給される。

上位デコーダ７３からは反転・非反転回路６５に対し、
チャンネルビットＣｈ６〜Ｃｈ９の反転・非反転を制御
する制御信号ＳＩＮと、回路動作を非能動状態とするマ
スク信号ＳＭＡとが供給され、変換回路６７に対しては
マスク信号ＳＭＡが供給される。

セレクタ７０では、変換回路６９から供給される４ビツ
トデータがオアゲート６４或いはオアゲート６６の何れ
か一方に供給される。

この結果、オアゲート６４からはデータビットｂＯ〜ｂ
３が得られ、オアゲート６６からはデータビットｂ４〜
ｂ７が得られる。

次にデコーダ３４の回路動作について第５図に示される
フローチャートを参照して説明を行なう。

第５図Ａに示されるフローチャートに於いて、ステップ
１０１では、°“１°゛計数回路６２からの信号３Ｌの
レベルが判断される。若し、ハイレベルの場合にはステ
ップ１３５に進み、ローレベルの場合にはステップ１０
２に進む。

ステップ１０２にて、チャンネルとットＣｈＯ・０か否
かが判断される。チャンネルビットＣｈＯ・０の場合は
、ステップ１０３に進み、チャンネルビットｃｈＯがＯ
でない場合は、ステップ１０４に進む。

ステップ１０３では、信号２Ｌのレベルが判断される。

若しハイレベルの場合にはステップ１０５に進み、ロー
レベルの場合にはステップ１０６に進む。

ステップ１０４では、信号ＯＬのレベルが判断される。

若しハイレベルの場合にはステップ１０６に進み、ロー
レベルの場合にはステップ１０５に進む。

ステップ１０５．１０６では、チャンネルビットｃｈか
らデータピッ）ｂへの変換処理が行なわれる。

即ち、ステップ１０６ではチャンネルビットｃｈｔ〜Ｃ
ｈ４の値を反転させて、データビットｂＯ〜ｂ３に移し
、処理が終了すると、ステップ１１０に進む。また、ス
テップ１０５ではチャンネルビットＣｈｉ〜ｃｈ４の値
をデータビットｂＯ〜ｂ３に移し、処理が終了すると、
ステップ１１０に進む。

第５図Ｂに示されるフローチャートに於いて、ステップ
１１０では、チャンネルビットｃｈｓ＝ｏか否かが判断
される。チャンネルビットＣｈ５・０の場合は、ステッ
プ１１１に進み、チャンネルビットＣｈ５がＯでない場
合は、ステップ１１２に進む。

ステップ１１１では信号２Ｈ或いは３Ｈのレベルが判断
される。若し、ハイレベルの場合にはステップ１１３に
進み、ローレベルの場合にはステップ１１４に進む。

ステップ１１２では、信号ＩＨのレベルが判断される。

若しハイレベルの場合にはステップ１１３に進み、ロー
レベルの場合にはステップ１１６に進む。

ステップ１１３．１１４では、チャンネルビットｃｈか
らデータピッ）ｂへの変換処理が行なわれる。

即ち、ステップ１１４ではチャンネルビットＣｈ６〜Ｃ
ｈ９の値を反転させて、データピッ）ｂ４〜ｂ７に移し
、ステップ１１３ではチャンネルビットＣｈ６〜ｃｈ９
の値をデータビットｂ４〜ｂ７に移す。

ステップ１１６では、信号２Ｈのレベルが判断される。

若し、ハイレベルの場合にはステップ１２０に進み、ロ
ーレベルの場合にはステップ１１７に進む、ステップ１
１７では、データビットｂ４〜ｂ７（＝１１１１）とさ
れる。

第５図Ｃに示されるフローチャートに於いて、ステップ
１２０では、チャンネルビットＣｈ６　、　Ｃｈ７が１
に等しいか否かの判断が行なわれる。若し、等しい場合
には、ステップ１２１に進み、データピッ）ｂ４〜ｂ７
　（＝１１１１）とされる。また、若し、等しくない場
合には、ステップ１２２に進む。

ステップ１２２では、チャンネルビットＣｈ６　、　Ｃ
ｈ８が１に等しいか否かの判断が行なわれる。若し、等
しい場合には、ステップ１２３に進み、データビットｂ
４〜ｂ７　（＝１１１０）とされる、また、等しくない
場合には、ステップ１２４に進む。

ステップ１２４では、チャンネルビットＣｈ６．　Ｃｈ
９が１に等しいか否かの判断が行なわれる。若し、等し
い場合にはステップ１２５に進み、データピッ）ｂ４〜
ｂ７　（＝１１０１３とされる。また、等しくない場合
には、ステップ１２６に進む。

ステップ１２６では、チャンネルビットＣｈ７．　Ｃｈ
８が１に等しいか否かの判断が行なわれる。若し、等し
い場合には、ステップ１２７に進み、データビットｂ４
〜ｂ７　（＝１０１１）とされる、また、等しくない場
合には、ステップ１２８に進む。

ステップ１２８では、チャンネルビットＣｈ７．Ｃｈ９
が１に等しいか否かの判断が行なわれる。若し等しい場
合には、ステップ１２９に進み、データビットｂ４〜ｂ
７　（＝０１１１）とされる。また、等しくない場合に
は、ステップ１３０に進む。ステップ１３０では、デー
タビットｂ４〜ｂ７＝　（００１１）とされる。

第５図りに示されるフローチャートに於いて、ステップ
１３５ではチャンネルビットＣｈ２．Ｃｈ３が１に等し
いか否かの判断が行なわれる。若し、等しい場合には、
ステップ１３６に進み、また、等しくない場合にはステ
ップ１３７に進む。

ステップ１３６ではチャンネルビットＣｈｉが１に等し
いか否かの判断が行なわれる。若し、等しい場合にはス
テップ１３８に進み、ＴＭＰ＝０とされ、更にステップ
１４２に進む。また、等しくない場合にはステップ１３
９に進む。

ステップ１３９ではチャンネルビットＣｈｌＯ＝１なら
ばＴＭＰ・１　、　Ｃｈ９・１ならばＴＭＰ・２．Ｃｈ
８＝１ならばＴＭＰ＝３゜Ｃｈ７・１ならばＴＭＰ＝４
　、　Ｃｈ６＝　１ならばＴＭＰ＝５とされ、ステップ
１４２に進む。

また、ステップ１３７では、チャンネルピッ）Ｃｈ２＝
Ｏ，Ｃｈ３＝１に等しいか否かの判断が行なわれる。

若し等しい場合には、ステップ１４０に進み、また、等
しくない場合には、ステップ１４１に進む。

ステップ１４０ではチャンネルビットＣｈｌＯ＝１なら
ばＴＭＰ・６．Ｃｈ９＝１ならばＴＭＰ・７．Ｃｈ８＝
１ならばＴＭＰ＝８゜Ｃｈ７＝１ならばＴＭＰ＝９．　
Ｃｈ６・１ならばＴＭＰ＝Ａ　とされ、ステップ１４２
に進む。

ステップ１４１ではチャンネルビットＣｈｌＯ＝１なら
ばＴＭＰ＝Ｂ、　Ｃｈ９＝１ならばＴＭＰ＝Ｃ，Ｃｈ８
・１ならばＴＭＰ＝Ｄ。

Ｃｈ７＝１ならばＴＭＰ、Ｅ、　Ｃｈ６＝１ならばＴＭ
Ｐ＝Ｆとされ、ステップ１４２に進む。

ステップ１４２にて、チャンネルビットＣｈ０・０か否
かが判断される。チャンネルビットｃｈｏ＝ｏの場合は
ステップ１４３に進み、データビットｂＯ−ｂ４にＴＭ
Ｐを代入すると共に、データビットｂ５〜ｂ７に０を代
入する。チャンネルビットＣｈＯカ０テなイ場合は、ス
テップ１４４に進み、データピッ１−ｂ５〜ｂ７にＴＭ
Ｐを代入すると共に、データビットｂＯ〜ｂ４に０を代
入する。これにて処理を終了する。

〔発明の効果〕

この発明にがかる４−１１変調装置によれば、変調符号
のビットパターンを簡単な変調規則に基づいて決定でき
るという効果がある。また、上述の変調規則によれば、
例外パターンを、より少なくして変調符号のビットパタ
ーンを決定できるという効果がある。そして、ゲー（・
回路によってデジタルデータを変調符号に変換する場合
、変調規則が簡単なため、ゲート数を大幅に削減でき、
回路規模を小さくでき、ＩＣ化が容易になるという効果
がある。

【図面の簡単な説明】

第１図はこの発明の実施例を示すブロック図、第２図は
光ディスクのデータ構成を示す説明図、第３図はエンコ
ーダのブロック図、第４図はデコーダのブロック図、第
５図は夫々デコーダの処理手順を示す）１−チャート、
第６図乃至第１３図は夫々変調符号のビットパターンを
示す図である。図面における主要な符号の説明２２：エンコーダ、３４：デコーダ、Ｃｈ：チャンネル
ビット、ｂ：データビット、４８　：　ＬＳＮデコーダ
、４９：ＭＳＮデコーダ。代理人　　　弁理士　杉　浦　正　知第５図Ａ第５図Ｂ第５図Ｄ第７図第９図Ｎ１１図

Claims

【特許請求の範囲】デジタルデータの１バイト毎のチャンネルビット数を１
１チャンネルビットとして、１１チャンネルビット中の
マーク数を４とする＿１＿１Ｃ＿４の組合わせの変調符
号に上記デジタルデータを変換する４−１１変調装置に
於いて、上記デジタルデータの１バイトを二分し、二分割された
デジタルデータの内の一方を変調符号の下位に対応させ
、他方を変調符号の上位に対応させ、上記二分割された
デジタルデータの一方及び他方に於ける夫々の上記マー
ク数によって上記変換を行なうことを特徴とする４−１
１変調装置。