JPH02288975A - ベクトル演算装置 - Google Patents
ベクトル演算装置Info
- Publication number
- JPH02288975A JPH02288975A JP3801889A JP3801889A JPH02288975A JP H02288975 A JPH02288975 A JP H02288975A JP 3801889 A JP3801889 A JP 3801889A JP 3801889 A JP3801889 A JP 3801889A JP H02288975 A JPH02288975 A JP H02288975A
- Authority
- JP
- Japan
- Prior art keywords
- address
- register
- vector
- data
- address register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はベクトル演算装置に関し、特に演算結果を記憶
手段に格納する場合に格納指示手段の指示内容に従って
格納するようにしたベタ１〜ル演算装置に関する。
手段に格納する場合に格納指示手段の指示内容に従って
格納するようにしたベタ１〜ル演算装置に関する。
従来技術
一般に、ベクトル演算装置は１命令で複数の演算を処理
するベタ１〜ル命令をもつ「１算機に使われ、１ステツ
プの長さが短く１ステツプ内に処理できる内容が少ない
。そのためステップ数を増やしたり処理を単純化したも
のが多い。
するベタ１〜ル命令をもつ「１算機に使われ、１ステツ
プの長さが短く１ステツプ内に処理できる内容が少ない
。そのためステップ数を増やしたり処理を単純化したも
のが多い。
従来、この種のベクトル演算装置は第２図に示すような
構成になっている。演算データを格納するベクトルレジ
スタ１．２と、演算器３と、演算結果を格納するベタ１
〜ルレジスタ４と、ベタ１−ルレジスタ１２の読出しア
ドレスおよびベクトルレジスタ４の書込みアドレスを格
納するアドレスレジスタ５と、アドレスを作成するカウ
ンタ６と、ベタ１〜ルレジスタ４に書込むか否かを示す
マスクピッ１〜を格納するメモリ７とから構成される。
構成になっている。演算データを格納するベクトルレジ
スタ１．２と、演算器３と、演算結果を格納するベタ１
〜ルレジスタ４と、ベタ１−ルレジスタ１２の読出しア
ドレスおよびベクトルレジスタ４の書込みアドレスを格
納するアドレスレジスタ５と、アドレスを作成するカウ
ンタ６と、ベタ１〜ルレジスタ４に書込むか否かを示す
マスクピッ１〜を格納するメモリ７とから構成される。
ベクトルレジスタ１，２に格納されたデータは、アドレ
スレジスタ５で示されるアドレスにしたかって読出され
、演算器３によって演算されてその結果かベクトルレジ
スタ４の７゛ドレスレジスタ５で示されたアドレスへ格
納される。この場合、メモリ７のアドレスレジスタ５に
示されたアドレスで読出された値が１″であった場合、
マスクがかかっているのてベクトルレジスタ４への格納
を中止し演算結果は捨てられる。
スレジスタ５で示されるアドレスにしたかって読出され
、演算器３によって演算されてその結果かベクトルレジ
スタ４の７゛ドレスレジスタ５で示されたアドレスへ格
納される。この場合、メモリ７のアドレスレジスタ５に
示されたアドレスで読出された値が１″であった場合、
マスクがかかっているのてベクトルレジスタ４への格納
を中止し演算結果は捨てられる。
なお、ベクトルレジスタとは１つのベクｌ〜ル命令によ
りレジスタ内の全データを演算できる構成にしたレジス
タである。
りレジスタ内の全データを演算できる構成にしたレジス
タである。
」一連した従来のベタ１ヘル演算装置は、マスクビット
が“１″でマスクがかかっており、演算結果が捨てられ
る場合があっても、全ての演算を行うので、全体の演算
時間が長くなる、という欠点がある。
が“１″でマスクがかかっており、演算結果が捨てられ
る場合があっても、全ての演算を行うので、全体の演算
時間が長くなる、という欠点がある。
発明の目的
本発明は以−Ｈの欠点を解決することを課題とし、マス
クのかかっているアドレスを含む場合は少なくともマス
クのかかっているアドレスの演算を１回以干、はとはし
て無用な演算時間を減らして、全体の演算時間を短縮す
ることのできるベクＩ〜ル演算装置を提供することを目
的とする。
クのかかっているアドレスを含む場合は少なくともマス
クのかかっているアドレスの演算を１回以干、はとはし
て無用な演算時間を減らして、全体の演算時間を短縮す
ることのできるベクＩ〜ル演算装置を提供することを目
的とする。
発明の構成
本発明によるベタ１〜ル演算装道“は、複数のデータを
格納するベクＩ−ル記憶ｆ段と、この記憶手段からの読
出しデータを用いて演算を行う演算手段と、この演算結
果を格納する演算結果記憶手段と、この演算結果記憶手
段に前記演算結果を書込むか否かを指示する指示手段と
を含むベタ１〜ル演算装置であって、前記ベタ１ヘル記
憶手段の読出し時にこの読出しアドレスに対応する前記
指示手段の内容を読出すと同時に次のアドレスに対応す
る内容をも読出ず手段と、この読出された前記衣のアド
レスに対応する内容に応じて前記続出しアドレスを生成
する手段とを含むことを特徴とするベクｌ〜ル演算装置
か得られる。
格納するベクＩ−ル記憶ｆ段と、この記憶手段からの読
出しデータを用いて演算を行う演算手段と、この演算結
果を格納する演算結果記憶手段と、この演算結果記憶手
段に前記演算結果を書込むか否かを指示する指示手段と
を含むベタ１〜ル演算装置であって、前記ベタ１ヘル記
憶手段の読出し時にこの読出しアドレスに対応する前記
指示手段の内容を読出すと同時に次のアドレスに対応す
る内容をも読出ず手段と、この読出された前記衣のアド
レスに対応する内容に応じて前記続出しアドレスを生成
する手段とを含むことを特徴とするベクｌ〜ル演算装置
か得られる。
実施例
以下、本発明の詳細をその実施例につき図面を参照して
説明する。
説明する。
第１図は本発明の一実施例の１１７７２図である。
ベクトルレジスター、２は演算データを複数個格納して
いる６演算器３はベタ１〜ルレジスター、２のデータを
使って演算を行い、演算結果をベクトルレジスタ４に格
納する。指示手段としてのメモリ７は２つの７′ドレス
により各々同時に異なるデータを読出ずことのできるレ
ジスタファイルであり、ベタ１〜ルレジスタ４に演算結
果を書込むか否かを示すマスクピッ１−が格納されてい
るアドレス作成手段としての加算器８およびアドレスレ
ジスタ５があり、加算器８はアドレスレジスタ５の出力
と、メモリ７からアドレスレジスタ５に示されるアドレ
スにカウンタ９に１′”を加えたアドレスで読出された
値と、” １ ”とを加算する加算器である。アドレス
レジスタ５はペターへルレシスター、２の読出しアドレ
スおよびヘクｌ−ルレジスター１のぜ）込みアドレスを
格納するレジスタである。
いる６演算器３はベタ１〜ルレジスター、２のデータを
使って演算を行い、演算結果をベクトルレジスタ４に格
納する。指示手段としてのメモリ７は２つの７′ドレス
により各々同時に異なるデータを読出ずことのできるレ
ジスタファイルであり、ベタ１〜ルレジスタ４に演算結
果を書込むか否かを示すマスクピッ１−が格納されてい
るアドレス作成手段としての加算器８およびアドレスレ
ジスタ５があり、加算器８はアドレスレジスタ５の出力
と、メモリ７からアドレスレジスタ５に示されるアドレ
スにカウンタ９に１′”を加えたアドレスで読出された
値と、” １ ”とを加算する加算器である。アドレス
レジスタ５はペターへルレシスター、２の読出しアドレ
スおよびヘクｌ−ルレジスター１のぜ）込みアドレスを
格納するレジスタである。
次に、以上の構成をもつ本実施例の動作について説明す
る。ベクトルレジスター、２に格納されているデータを
アドレスレジスタ５で示されるアドレスて続出し、演算
８３で演算を行う。ここで、メモリ７に格納されている
マスクピッｌ−のうち、アドレスレジスタ５て示されて
いるアドレスて読出したマスクビットが０″であれば、
ベクトルレジスタ４に演算器３の結果をアドレスレジス
タ５で示されるアドレスに書込み、同時に、メモリ７か
らアドレスレジスタ５の出力に１′″を加えたアドレス
で読出したマスクピッ１〜が′０″てあれば、加算器８
により、アドレスレジスタ５の出力に１″と” ｏ ”
を加算し、アドレスレジスタ５へ格納する。
る。ベクトルレジスター、２に格納されているデータを
アドレスレジスタ５で示されるアドレスて続出し、演算
８３で演算を行う。ここで、メモリ７に格納されている
マスクピッｌ−のうち、アドレスレジスタ５て示されて
いるアドレスて読出したマスクビットが０″であれば、
ベクトルレジスタ４に演算器３の結果をアドレスレジス
タ５で示されるアドレスに書込み、同時に、メモリ７か
らアドレスレジスタ５の出力に１′″を加えたアドレス
で読出したマスクピッ１〜が′０″てあれば、加算器８
により、アドレスレジスタ５の出力に１″と” ｏ ”
を加算し、アドレスレジスタ５へ格納する。
次のスデップで、同様にしてベクトルレジスタ１．２の
データをアドレスレジスタ５のアドレスで読出して演算
器３で演算する。ここでメモリ７に格納されているマス
クピッ１〜のうちアドレスレジスタ５て示されているア
ドレスで読出したマスクピッ１〜が“０′″であれは、
ベタ１〜ルレジスタ４に演算器３の結果をアドレスレジ
スタ５て示さねるアドレスに書込み、同時に、メモリ７
からアドレスレジスタ５の出力に” ］ ”を加えたア
ドレスで読出したマスクビットが′１′″であれは、加
算器８によりアドレスレジスタ５の出力に１′″と“１
′°を加算し、アドレスレジスタ５へ格納する。
データをアドレスレジスタ５のアドレスで読出して演算
器３で演算する。ここでメモリ７に格納されているマス
クピッ１〜のうちアドレスレジスタ５て示されているア
ドレスで読出したマスクピッ１〜が“０′″であれは、
ベタ１〜ルレジスタ４に演算器３の結果をアドレスレジ
スタ５て示さねるアドレスに書込み、同時に、メモリ７
からアドレスレジスタ５の出力に” ］ ”を加えたア
ドレスで読出したマスクビットが′１′″であれは、加
算器８によりアドレスレジスタ５の出力に１′″と“１
′°を加算し、アドレスレジスタ５へ格納する。
次のステップで、同様にしてベクトルレジスタ１．２の
データをアドレスレジスタ５のアドレスで読出して演算
器３で演算する。この時アドレスレジスタ５の出力は前
ステップの時より“２″増えている。つまりこのときの
アドレスはベクトルレジスタ４に格納する際、メモリ７
のマスクビットを参照した時に捨てられるデータが格納
されているので、演算を行わずにとばしたのである。従
って、このようにしたことによりマスクビットか“１″
の場合の無用な演算回数を減らし全体の処理時間を短く
することができる。
データをアドレスレジスタ５のアドレスで読出して演算
器３で演算する。この時アドレスレジスタ５の出力は前
ステップの時より“２″増えている。つまりこのときの
アドレスはベクトルレジスタ４に格納する際、メモリ７
のマスクビットを参照した時に捨てられるデータが格納
されているので、演算を行わずにとばしたのである。従
って、このようにしたことによりマスクビットか“１″
の場合の無用な演算回数を減らし全体の処理時間を短く
することができる。
発明の効果
蒸上の如く、本発明によれは、マスクビットか“′１′
”を示す場合には無用な演算を行わないようにしている
ので、演算回数がそれたけ減少して、全体の演算時間を
短縮できるという効果かある。
”を示す場合には無用な演算を行わないようにしている
ので、演算回数がそれたけ減少して、全体の演算時間を
短縮できるという効果かある。
第１図は本発明の実施例のブロック図、第２図は従来の
ベクトル演算装置のブロック図である。 主要部分の符号の説明 １．２．４・・・・・・ベクトルレジスタ３・・・・・
・演算器 ５・・・・・・アドレスレジスタ ７・・・・・・マスクピッ１〜メモリ ８・・・・・・加算器
ベクトル演算装置のブロック図である。 主要部分の符号の説明 １．２．４・・・・・・ベクトルレジスタ３・・・・・
・演算器 ５・・・・・・アドレスレジスタ ７・・・・・・マスクピッ１〜メモリ ８・・・・・・加算器
Claims (1)
- （１）複数のデータを格納するベクトル記憶手段と、こ
の記憶手段からの読出しデータを用いて演算を行う演算
手段と、この演算結果を格納する演算結果記憶手段と、
この演算結果記憶手段に前記演算結果を書込むか否かを
指示する指示手段とを含むベクトル演算装置であって、
前記ベクトル記憶手段の読出し時にこの読出しアドレス
に対応する前記指示手段の内容を読出すと同時に次のア
ドレスに対応する内容をも読出す手段と、この読出され
た前記次のアドレスに対応する内容に応じて前記読出し
アドレスを生成する手段とを含むことを特徴とするベク
トル演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3801889A JPH02288975A (ja) | 1989-02-17 | 1989-02-17 | ベクトル演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3801889A JPH02288975A (ja) | 1989-02-17 | 1989-02-17 | ベクトル演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02288975A true JPH02288975A (ja) | 1990-11-28 |
Family
ID=12513835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3801889A Pending JPH02288975A (ja) | 1989-02-17 | 1989-02-17 | ベクトル演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02288975A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0877143A (ja) * | 1994-09-02 | 1996-03-22 | Kofu Nippon Denki Kk | ベクトルデータ処理装置 |
-
1989
- 1989-02-17 JP JP3801889A patent/JPH02288975A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0877143A (ja) * | 1994-09-02 | 1996-03-22 | Kofu Nippon Denki Kk | ベクトルデータ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111782270B (zh) | 一种数据处理方法及装置、存储介质 | |
| JPH0319986B2 (ja) | ||
| US5142630A (en) | System for calculating branch destination address based upon address mode bit in operand before executing an instruction which changes the address mode and branching | |
| JPS6041769B2 (ja) | アドレス指定方式 | |
| JPH02288975A (ja) | ベクトル演算装置 | |
| JP2002215606A (ja) | データ処理装置 | |
| US6363469B1 (en) | Address generation apparatus | |
| JPH0528431B2 (ja) | ||
| JPS61110240A (ja) | 最適化コンパイラ | |
| JPS59111533A (ja) | デジタルデ−タ演算回路 | |
| KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
| JPS622332B2 (ja) | ||
| JP3115428B2 (ja) | パイプライン制御方法 | |
| JPH1173301A (ja) | 情報処理装置 | |
| JPS59201144A (ja) | １０進数演算回路 | |
| JP2926951B2 (ja) | 退避／復帰レジスタアドレス生成回路 | |
| JP3124361B2 (ja) | メモリデータロード装置 | |
| JP2989830B2 (ja) | ベクトル処理方法 | |
| JP3705263B2 (ja) | シーケンサ | |
| JPS62295138A (ja) | アドレス生成方式 | |
| JPH0241070B2 (ja) | ||
| JPS63276126A (ja) | 命令デコ−ド回路 | |
| JPS59188900A (ja) | デ−タ処理装置 | |
| JPH05250156A (ja) | Ｒｉｓｃプロセッサ | |
| JP2008217687A (ja) | ローカル分岐履歴を用いた分岐予測装置及び分岐予測方法 |