JPH02291129A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02291129A JPH02291129A JP11152789A JP11152789A JPH02291129A JP H02291129 A JPH02291129 A JP H02291129A JP 11152789 A JP11152789 A JP 11152789A JP 11152789 A JP11152789 A JP 11152789A JP H02291129 A JPH02291129 A JP H02291129A
- Authority
- JP
- Japan
- Prior art keywords
- film
- siloxane polymer
- organic siloxane
- wiring part
- inorganic insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 4
- 238000002161 passivation Methods 0.000 claims description 13
- 229920006254 polymer film Polymers 0.000 claims 2
- 229920000642 polymer Polymers 0.000 abstract description 13
- 239000010410 layer Substances 0.000 abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 239000002344 surface layer Substances 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 125000005375 organosiloxane group Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に、配線のエレクトロマ
イグレーション耐性、および、耐湿性に強い半導体装置
に関する。
イグレーション耐性、および、耐湿性に強い半導体装置
に関する。
従来半導体装置のパッシベーション膜はプラズマＣＶＤ
法により成長したシリコン窒化膜（以下Ｐ−ＳｉＮと表
す）単層、あるいは第３図に示すように、ＰＳＧ膜３４
上にＰ−ＳｉＮ３５を形成した２層構造などであった。
法により成長したシリコン窒化膜（以下Ｐ−ＳｉＮと表
す）単層、あるいは第３図に示すように、ＰＳＧ膜３４
上にＰ−ＳｉＮ３５を形成した２層構造などであった。
上述した従来のパッシベーション膜ではＣＶＤ膜の性質
として配線段差側部の膜厚が薄くなったり膜質が脆くな
ったりずる。これは配線間隔が微細になるにつれさらに
顕著となる現象である。すなわちＣＶＤ法とは化学気相
反応のことであり、配線間隔が微細になると新鮮な反応
ガスが供給されにくくなるためである。
として配線段差側部の膜厚が薄くなったり膜質が脆くな
ったりずる。これは配線間隔が微細になるにつれさらに
顕著となる現象である。すなわちＣＶＤ法とは化学気相
反応のことであり、配線間隔が微細になると新鮮な反応
ガスが供給されにくくなるためである。
このためにどのようなことが起こるかというとまず、パ
ッシベーション膜の本来の目的である耐湿性が低下する
。また、パッシベーション膜の下を走る配線のエレクト
ロマイグレーション耐性が低下する。これを詳しく説明
すると、電流が流れると配線内に圧縮応力が発生する。
ッシベーション膜の本来の目的である耐湿性が低下する
。また、パッシベーション膜の下を走る配線のエレクト
ロマイグレーション耐性が低下する。これを詳しく説明
すると、電流が流れると配線内に圧縮応力が発生する。
この応力にパッシベーション膜が耐えられなくなるとク
ラックが発生し、配線のふくれやウィスカーが発生し、
エレクト四マイグレーションが加速される。この時の応
力の最大値はほぼ１ ０ １０ｄｙｎｅ／ ｃｔ程度と
概算される。この程度の応力は本来ＣＶＤ膜が耐えられ
る値であるが、配線側部で膜質が劣化しているため、こ
れに耐えきれなくなっている。
ラックが発生し、配線のふくれやウィスカーが発生し、
エレクト四マイグレーションが加速される。この時の応
力の最大値はほぼ１ ０ １０ｄｙｎｅ／ ｃｔ程度と
概算される。この程度の応力は本来ＣＶＤ膜が耐えられ
る値であるが、配線側部で膜質が劣化しているため、こ
れに耐えきれなくなっている。
本発明によれば、半導体基板上に形成した最上層の金属
配線を覆って形成されたパッシベーション膜が下から順
に、無機絶縁膜，有機シロキサンボリマー、無機絶縁膜
である半導体装置を得る。
配線を覆って形成されたパッシベーション膜が下から順
に、無機絶縁膜，有機シロキサンボリマー、無機絶縁膜
である半導体装置を得る。
次に木発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
ここで、素子部、および、最上層配線よりも下層の配線
，層間膜等は省略してある。高さ１．０μｍのＡＡ配線
１３」二にＰＳＧ膜１４を常圧ＣＶＤにより０．２μｍ
〜０．５μｍ成長し特開昭６３−２６６５１９に示され
た方法により有機シロキサンポリマー層１５を形成する
。すなわち、有機シロキサンポリマーのアルコール溶液
を回転塗布し０２プラズマにより表面層の酸化を行い、
その後４００’Ｃ ３ ０分の熱処理を行う。膜厚は平
坦部で０． ２μｍ〜０．５μｍとした。次にプラズマ
ＣＶＤによりシリコン窒化膜１６を０．３μｍ成長する
。こうして得られたパッシベーション膜のエレクトロマ
イグレーション抑制効果を調べるために、以下の実験を
行った。
，層間膜等は省略してある。高さ１．０μｍのＡＡ配線
１３」二にＰＳＧ膜１４を常圧ＣＶＤにより０．２μｍ
〜０．５μｍ成長し特開昭６３−２６６５１９に示され
た方法により有機シロキサンポリマー層１５を形成する
。すなわち、有機シロキサンポリマーのアルコール溶液
を回転塗布し０２プラズマにより表面層の酸化を行い、
その後４００’Ｃ ３ ０分の熱処理を行う。膜厚は平
坦部で０． ２μｍ〜０．５μｍとした。次にプラズマ
ＣＶＤによりシリコン窒化膜１６を０．３μｍ成長する
。こうして得られたパッシベーション膜のエレクトロマ
イグレーション抑制効果を調べるために、以下の実験を
行った。
シリコン酸化膜上に高さ１． ０μｍ，幅８．０μｍ，
長さ５００μｍのＡｊ２配線を形成し、その上に上記の
パッシベーション構造を形成した。これを（Ａ）とする
。比較のために（Ａ）の構造で有機シロキサンポリマー
の代わりに無機ＳＯＧ（商品名ＯＣＤ−Ｔｙｐｅ２）０
．１μｍを用いた水準（Ｂ），中間層の無い水準すなわ
ちＰ−ＳｉＮ／ＰＳＧ（Ｃ）も作成した。セラミックパ
ッケージに組立て、２００℃，電流密度２．ＯＸ１０６
Ａ／ ｃｎｔの条件でエレク｝・ロマイダレーション試
験を行った。平均故障時間は（Ａ）約１０００時間、（
Ｂ）約１８０時間、（Ｃ）約１５０時間であり木発明の
効果がわかる。
長さ５００μｍのＡｊ２配線を形成し、その上に上記の
パッシベーション構造を形成した。これを（Ａ）とする
。比較のために（Ａ）の構造で有機シロキサンポリマー
の代わりに無機ＳＯＧ（商品名ＯＣＤ−Ｔｙｐｅ２）０
．１μｍを用いた水準（Ｂ），中間層の無い水準すなわ
ちＰ−ＳｉＮ／ＰＳＧ（Ｃ）も作成した。セラミックパ
ッケージに組立て、２００℃，電流密度２．ＯＸ１０６
Ａ／ ｃｎｔの条件でエレク｝・ロマイダレーション試
験を行った。平均故障時間は（Ａ）約１０００時間、（
Ｂ）約１８０時間、（Ｃ）約１５０時間であり木発明の
効果がわかる。
パッシベーション膜の耐湿性を調べるために以下の実験
を行ったリン濃度１０ｍｏｌ％のＰＳＧ膜上に幅／間隔
−１． ０ ／ １． ０μｍのＡｆｌ配線が数１０本
平行に走るパターンの上に上述したパッシベーション膜
構造を形成し、モールドパッケージに組立てた。１２５
℃２３気圧， Ｈ２０ １ ０ ０％の条件でＰＣＴ試
験を行った。３０時間後の断線不良発生チップ数は（Ａ
）０ケ／２０ケ （Ｂ）２ケ／２０ケ （Ｃ）２０ケ／
２０ケ だった。
を行ったリン濃度１０ｍｏｌ％のＰＳＧ膜上に幅／間隔
−１． ０ ／ １． ０μｍのＡｆｌ配線が数１０本
平行に走るパターンの上に上述したパッシベーション膜
構造を形成し、モールドパッケージに組立てた。１２５
℃２３気圧， Ｈ２０ １ ０ ０％の条件でＰＣＴ試
験を行った。３０時間後の断線不良発生チップ数は（Ａ
）０ケ／２０ケ （Ｂ）２ケ／２０ケ （Ｃ）２０ケ／
２０ケ だった。
この結果により、本発明におけるパッシベション膜が耐
湿性においても効果が大きいことがわかる。
湿性においても効果が大きいことがわかる。
第２図は本発明の他の実施例の縦断面図である。
ここではプラズマＣＶＤ法により０．２μｍ〜１０μｍ
形成したＳｉＯＮ膜（２４）ｊ二に有機シロキサンポリ
マー層（２５）を塗布一焼成法により平坦部膜厚０．２
μ〜０５μに形成した。この実施例では、ＳｉＯＮ膜２
４の耐湿性が優れているため、有機シロキサンボリマー
層２５上に無機絶縁膜を形成する必要がなく、工程数を
短縮することができる。
形成したＳｉＯＮ膜（２４）ｊ二に有機シロキサンポリ
マー層（２５）を塗布一焼成法により平坦部膜厚０．２
μ〜０５μに形成した。この実施例では、ＳｉＯＮ膜２
４の耐湿性が優れているため、有機シロキサンボリマー
層２５上に無機絶縁膜を形成する必要がなく、工程数を
短縮することができる。
以上説明したように本発明は、有機シロキサンポリマー
によりＣＶＤ膜が本来持つ段差側面部の脆弱さが補強さ
れるので耐湿性および配線のエレクトロマイダレーショ
ン耐性の非常に優れた半導体装置が実現できる。特にエ
レクトロマイグレーション耐性の向上は、無機ＳＯＧに
よる「平滑化」では不充分で、有機シロキサンポリマー
による「平坦化」により初めて実現できる。
によりＣＶＤ膜が本来持つ段差側面部の脆弱さが補強さ
れるので耐湿性および配線のエレクトロマイダレーショ
ン耐性の非常に優れた半導体装置が実現できる。特にエ
レクトロマイグレーション耐性の向上は、無機ＳＯＧに
よる「平滑化」では不充分で、有機シロキサンポリマー
による「平坦化」により初めて実現できる。
第１図は本発明の一実施例の半導体装置の縦断面図、第
２図は本発明の他の実施例を表す縦断面図、第３図は従
来の半導体装置の問題点を説明するための縦断面図であ
る。 １１，２１．３１・・・・・・半導体基板、１２，２２
，３２・・・・・絶縁膜、１３，２３．３３・・・・・
Ａ．Ｃ配線、よ １４，３４・・・・・・ＰＳＧ膜、１５．２５・・・・
・有機シロキサンポリマー層、１６．３５・・・・・シ
リコン窒化膜、３６・・・・・・腐食、３７・・・・・
・クラック、２４・・・・ＳｉＯＮ膜。 代理人 弁理士 内 原 晋
２図は本発明の他の実施例を表す縦断面図、第３図は従
来の半導体装置の問題点を説明するための縦断面図であ
る。 １１，２１．３１・・・・・・半導体基板、１２，２２
，３２・・・・・絶縁膜、１３，２３．３３・・・・・
Ａ．Ｃ配線、よ １４，３４・・・・・・ＰＳＧ膜、１５．２５・・・・
・有機シロキサンポリマー層、１６．３５・・・・・シ
リコン窒化膜、３６・・・・・・腐食、３７・・・・・
・クラック、２４・・・・ＳｉＯＮ膜。 代理人 弁理士 内 原 晋
Claims (1)
- （１）半導体基板上に形成した最上層の金属配線を覆っ
て形成されたパッシベーション膜が、下から順に無機絶
縁膜、有機シロキサンポリマー膜、無機絶縁膜であるこ
とを特徴とする半導体装置（２）半導体基板上に形成し
た最上層の金属配線を覆って形成されたパッシベーショ
ン膜が下から順に無機絶縁膜、有機シロキサンポリマー
膜であることを特徴とする半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11152789A JPH02291129A (ja) | 1989-04-28 | 1989-04-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11152789A JPH02291129A (ja) | 1989-04-28 | 1989-04-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02291129A true JPH02291129A (ja) | 1990-11-30 |
Family
ID=14563595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11152789A Pending JPH02291129A (ja) | 1989-04-28 | 1989-04-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02291129A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5942802A (en) * | 1995-10-09 | 1999-08-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of producing the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111030A (en) * | 1980-12-27 | 1982-07-10 | Fujitsu Ltd | Passivation film |
| JPS5948929A (ja) * | 1982-08-13 | 1984-03-21 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | 半導体装置 |
| JPS6239025A (ja) * | 1985-08-14 | 1987-02-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6325929A (ja) * | 1986-07-17 | 1988-02-03 | Nec Corp | 半導体集積回路 |
| JPS63137433A (ja) * | 1986-11-28 | 1988-06-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6450533A (en) * | 1987-08-21 | 1989-02-27 | Showa Denko Kk | Wiring board |
-
1989
- 1989-04-28 JP JP11152789A patent/JPH02291129A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111030A (en) * | 1980-12-27 | 1982-07-10 | Fujitsu Ltd | Passivation film |
| JPS5948929A (ja) * | 1982-08-13 | 1984-03-21 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | 半導体装置 |
| JPS6239025A (ja) * | 1985-08-14 | 1987-02-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6325929A (ja) * | 1986-07-17 | 1988-02-03 | Nec Corp | 半導体集積回路 |
| JPS63137433A (ja) * | 1986-11-28 | 1988-06-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6450533A (en) * | 1987-08-21 | 1989-02-27 | Showa Denko Kk | Wiring board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5942802A (en) * | 1995-10-09 | 1999-08-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of producing the same |
| US6200912B1 (en) | 1995-10-09 | 2001-03-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JP3211950B2 (ja) | 半導体装置およびその製造方法 | |
| JP4102246B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003197742A (ja) | 半導体装置およびその製造方法 | |
| KR102184252B1 (ko) | 반도체 장치 | |
| CN102822958A (zh) | 半导体装置及其制造方法 | |
| CN1467818A (zh) | 制造具有多层布线的半导体器件的方法 | |
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2004095865A (ja) | 半導体装置およびその製造方法 | |
| KR19980071777A (ko) | 반도체 장치 제조 방법 | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| US6955998B2 (en) | Method for forming low dielectric layer of semiconductor device | |
| JPH02291129A (ja) | 半導体装置 | |
| JP2001077192A (ja) | 半導体装置およびその製造方法 | |
| US8513805B2 (en) | Manufacturing of a semiconductor device and the manufacturing method | |
| CN1581477A (zh) | 半导体装置及其制造方法 | |
| JPH05121572A (ja) | 半導体装置の製造方法 | |
| CN100505223C (zh) | 微电子互连结构体中的多层覆盖阻隔层 | |
| JPH0555199A (ja) | 半導体装置 | |
| KR100448245B1 (ko) | 반도체 소자의 금속배선간 절연막 형성방법 | |
| JP2002134610A (ja) | 半導体装置の製造方法 | |
| JP2820281B2 (ja) | 半導体素子のＡ▲ｌ▼多層配線構造 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JP4935111B2 (ja) | 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置 | |
| JP2810649B2 (ja) | 半導体装置 |