JPH0229119A - ソリッドステートコンタクタ - Google Patents
ソリッドステートコンタクタInfo
- Publication number
- JPH0229119A JPH0229119A JP63178119A JP17811988A JPH0229119A JP H0229119 A JPH0229119 A JP H0229119A JP 63178119 A JP63178119 A JP 63178119A JP 17811988 A JP17811988 A JP 17811988A JP H0229119 A JPH0229119 A JP H0229119A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- circuit
- impedance
- signal input
- photocoupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、半導体スイッチング素子により交流電流を
開閉制御するソリッドステートコンタクタ、特にソリッ
ドステートコンタクタの制御回路の構成に関するもので
ある。
開閉制御するソリッドステートコンタクタ、特にソリッ
ドステートコンタクタの制御回路の構成に関するもので
ある。
［従来の技術］
第８図は従来のソリッドステートコンタクタを示す斜視
図、第９図はソリッドステートコンタクタの回路構成図
である。第８図において、（１）は冷却フィン、（ｌａ
）は冷却フィン（１）の取付穴、（２）は後述する半導
体スイッチング回路、ゲート回路及び入力回路を内蔵す
るケース。（３）はケース（２）に設けられた動作表示
灯、（４ａ）はケース（２）の図において右側に設けら
れた主回路電源端子、（４ｂ）はケース（２）の図にお
いて左側に設けられた主回路負荷端子、（５ａ）はケー
ス（２）の図において右側に設けられた信号入力端子（
＋） 、（５ｂ）はケース（２）の図において左側に設
けられた信号入力端子（−）である。
図、第９図はソリッドステートコンタクタの回路構成図
である。第８図において、（１）は冷却フィン、（ｌａ
）は冷却フィン（１）の取付穴、（２）は後述する半導
体スイッチング回路、ゲート回路及び入力回路を内蔵す
るケース。（３）はケース（２）に設けられた動作表示
灯、（４ａ）はケース（２）の図において右側に設けら
れた主回路電源端子、（４ｂ）はケース（２）の図にお
いて左側に設けられた主回路負荷端子、（５ａ）はケー
ス（２）の図において右側に設けられた信号入力端子（
＋） 、（５ｂ）はケース（２）の図において左側に設
けられた信号入力端子（−）である。
第９図において、（６）は主回路電源端子（４ａ）と主
回路負荷端子（４ｂ）との間に設けられた半導体スイッ
チング回路で、逆並列接続されたサイリスタ（７）とコ
ンデンサＣ及び抵抗Ｒからなるスイッチング素子保護用
のアブゾーバ回路（８）とで構成されている。（９）は
サイリスタ（７）のゲートにトリガ用ゲート信号を印加
するゲート回路、（１０）は制御回路入力端子（５ａ）
、 （５ｂ）間に設けられ、ゲート回路（９）に信号
を入力する信号入力回路で、ゲート回路（９）に対して
絶縁状態で信号を伝達するフォトカプラ（１１）と入力
電流を調整するインピーダンス素子（１２）とで構成さ
れている。主回路電源端子（４ａ）と主回路負荷端子（
４ｂ）には、負荷用電源（１３）と負荷（１４）が直列
に接続されている。また、信号入力端子（５ａ）と（５
ｂ）には信号入力回路（１０）に信号を印加する外部接
点（１５）と操作電源（１８）が直列に接続されている
。
回路負荷端子（４ｂ）との間に設けられた半導体スイッ
チング回路で、逆並列接続されたサイリスタ（７）とコ
ンデンサＣ及び抵抗Ｒからなるスイッチング素子保護用
のアブゾーバ回路（８）とで構成されている。（９）は
サイリスタ（７）のゲートにトリガ用ゲート信号を印加
するゲート回路、（１０）は制御回路入力端子（５ａ）
、 （５ｂ）間に設けられ、ゲート回路（９）に信号
を入力する信号入力回路で、ゲート回路（９）に対して
絶縁状態で信号を伝達するフォトカプラ（１１）と入力
電流を調整するインピーダンス素子（１２）とで構成さ
れている。主回路電源端子（４ａ）と主回路負荷端子（
４ｂ）には、負荷用電源（１３）と負荷（１４）が直列
に接続されている。また、信号入力端子（５ａ）と（５
ｂ）には信号入力回路（１０）に信号を印加する外部接
点（１５）と操作電源（１８）が直列に接続されている
。
従来のソリッドステートコンタクタは上記のように構成
され、例えば外部接点（１５）がオフ状態では信号入力
回路（１０）に電流が流れず、フォトカプラ（１１）の
−次側に発光ダイオード（ｌｌａ）に電流が流れず、二
次側のフォトトランジスタ（ｌｌｂ）はオフ状態である
。そして、ゲート回路（９）はフォトカプラ（１１）が
オン状態で半導体スイッチング回路（６）のサイリスタ
（７）にゲート信号を与えるように構成されており、外
部接点（１５）がオフ状態では、サイリスタ（ア）はオ
フ状態となっている。
され、例えば外部接点（１５）がオフ状態では信号入力
回路（１０）に電流が流れず、フォトカプラ（１１）の
−次側に発光ダイオード（ｌｌａ）に電流が流れず、二
次側のフォトトランジスタ（ｌｌｂ）はオフ状態である
。そして、ゲート回路（９）はフォトカプラ（１１）が
オン状態で半導体スイッチング回路（６）のサイリスタ
（７）にゲート信号を与えるように構成されており、外
部接点（１５）がオフ状態では、サイリスタ（ア）はオ
フ状態となっている。
次に、外部接点（１５）がオンすると、操作電源（１６
）より信号入力回路（１０）に電流が流れ、フォトカプ
ラ（１１）の−次側の発光ダイオード（ｌＬａ）に電流
が流れ、二次側のフォトトランジスタ（ｌｌｂ）もオン
する。これによりサイリスク（７）はゲート信号が与え
られて導通状態となり、負荷（１４）に負荷電流を通電
する。
）より信号入力回路（１０）に電流が流れ、フォトカプ
ラ（１１）の−次側の発光ダイオード（ｌＬａ）に電流
が流れ、二次側のフォトトランジスタ（ｌｌｂ）もオン
する。これによりサイリスク（７）はゲート信号が与え
られて導通状態となり、負荷（１４）に負荷電流を通電
する。
［発明が解決しようとする課題］
上記のような従来のソリッドステートコンタクタでは半
導体スイッチング回路（６）を制御するゲート回路（９
）に信号を印加する信号入力回路（１０）がフォトカプ
ラ（１１）とインピーダンス素子（１２）とが直列に接
続されて構成されているから、信号入力回路（１０）の
動作条件が動作電圧、入力インピーダンスの点より制約
され、操作電源（１６）の条件が変わると、変換回路を
入れる必要が生じるという問題点があった。
導体スイッチング回路（６）を制御するゲート回路（９
）に信号を印加する信号入力回路（１０）がフォトカプ
ラ（１１）とインピーダンス素子（１２）とが直列に接
続されて構成されているから、信号入力回路（１０）の
動作条件が動作電圧、入力インピーダンスの点より制約
され、操作電源（１６）の条件が変わると、変換回路を
入れる必要が生じるという問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、回路の入力インピーダンスを変化させて異なる操作
電源の電圧に対応することができるソリッドステートコ
ンタクタを得ることを目的とする。
で、回路の入力インピーダンスを変化させて異なる操作
電源の電圧に対応することができるソリッドステートコ
ンタクタを得ることを目的とする。
［課題を解決するための手段］
この発明に係るソリッドステートコンタクタは、半導体
スイッチング回路を制御するゲート回路に信号を印加す
る信号入力回路をフォトカプラ及び複数のインピーダン
ス素子を直列接続して形成し、信号入力端子としてフォ
トカプラに接続された共通入力端子及び各インピーダン
ス素子ごとに接続された入力端子を備えるようにしたも
のである。
スイッチング回路を制御するゲート回路に信号を印加す
る信号入力回路をフォトカプラ及び複数のインピーダン
ス素子を直列接続して形成し、信号入力端子としてフォ
トカプラに接続された共通入力端子及び各インピーダン
ス素子ごとに接続された入力端子を備えるようにしたも
のである。
もう一つの発明に係るソリッドステートコンタクタは、
信号入力回路をフォトカプラ、第１のインピーダンス素
子、第２のインピーダンス素子及び定電圧素子を直列接
続して形成し、信号入力端子としてフォトカプラに接続
された共通入力端子、第１と第２のインピーダンス素子
の接続点に接続された入力端子及び定電圧素子に接続さ
れた素子入力端子を備えるようにしたものである。
信号入力回路をフォトカプラ、第１のインピーダンス素
子、第２のインピーダンス素子及び定電圧素子を直列接
続して形成し、信号入力端子としてフォトカプラに接続
された共通入力端子、第１と第２のインピーダンス素子
の接続点に接続された入力端子及び定電圧素子に接続さ
れた素子入力端子を備えるようにしたものである。
［作用］
この発明においては、信号入力回路をフォトカプラ及び
複数のインピーダンス素子を直列接続して形成し、信号
入力端子としてフォトカプラに接続された共通入力端子
及び各インピーダンス素子ごとに接続された入力端子を
備えたから、共通入力端子と他の入力端子との組み合わ
せを適宜選択することにより、異なる操作電源の電圧、
入力インピーダンスの仕様に対して同一のソリッドステ
ートコンタクタで適用することができる。また、信号入
力回路をフォトカプラ、第１のインピーダンス素子、第
２のインピーダンス素子及び定電圧素子を直列接続して
形成し、信号入力端子とじてフォトカプラに接続された
共通入力端子、第１と第２のインピーダンス素子の接続
点に接続された入力端子及び定電圧素子に接続された素
子入力端子を備えたから、定電圧素子の種類を変えるこ
とにより、同一の入力インピーダンスを維持して異なる
操作電源の電圧の仕様に対して同一のソリッドステート
コンタクタで適用できる。
複数のインピーダンス素子を直列接続して形成し、信号
入力端子としてフォトカプラに接続された共通入力端子
及び各インピーダンス素子ごとに接続された入力端子を
備えたから、共通入力端子と他の入力端子との組み合わ
せを適宜選択することにより、異なる操作電源の電圧、
入力インピーダンスの仕様に対して同一のソリッドステ
ートコンタクタで適用することができる。また、信号入
力回路をフォトカプラ、第１のインピーダンス素子、第
２のインピーダンス素子及び定電圧素子を直列接続して
形成し、信号入力端子とじてフォトカプラに接続された
共通入力端子、第１と第２のインピーダンス素子の接続
点に接続された入力端子及び定電圧素子に接続された素
子入力端子を備えたから、定電圧素子の種類を変えるこ
とにより、同一の入力インピーダンスを維持して異なる
操作電源の電圧の仕様に対して同一のソリッドステート
コンタクタで適用できる。
［実施例］
第１図はこの発明の一実施例を示す斜視図、第２図乃至
第４図はソリッドステートコンタクタのそれぞれの回路
構成図である。図において、従来例と同一の構成は同一
符号を付して構成の重複した説明を省略する。（１０）
は信号入力回路で、フォトカプラ（１■）と第１のイン
ピーダンス素子（１２ａ）と第２のインピーダンス素子
（１２ｂ）とを直列に接続して構成されている。（５ａ
）はフォトカプラ（１１）に接続された共通入力端子、
（５ｂ）は第１と第２のインピーダンス素子（１２ａ）
、 （１２ｂ）の接続点に接続された低電圧信号入力
端子、（５ｃ）は第２のインピーダンス素子（１２Ｃ）
に接続された高電圧信号入力端子、（ｌｅａ）は定電圧
信号電源Ｅ、（１８ｂ）は高電圧信号電源Ｅ、（１７）
は信号入力回路わたり線である。この信号入力回路わた
り線（１７）は専用導体で形成されており、ケース（２
）に隣接して設けられた共通入力端子（５ａ）と高電圧
信号入力端子（５ｃ）を接続するものである。
第４図はソリッドステートコンタクタのそれぞれの回路
構成図である。図において、従来例と同一の構成は同一
符号を付して構成の重複した説明を省略する。（１０）
は信号入力回路で、フォトカプラ（１■）と第１のイン
ピーダンス素子（１２ａ）と第２のインピーダンス素子
（１２ｂ）とを直列に接続して構成されている。（５ａ
）はフォトカプラ（１１）に接続された共通入力端子、
（５ｂ）は第１と第２のインピーダンス素子（１２ａ）
、 （１２ｂ）の接続点に接続された低電圧信号入力
端子、（５ｃ）は第２のインピーダンス素子（１２Ｃ）
に接続された高電圧信号入力端子、（ｌｅａ）は定電圧
信号電源Ｅ、（１８ｂ）は高電圧信号電源Ｅ、（１７）
は信号入力回路わたり線である。この信号入力回路わた
り線（１７）は専用導体で形成されており、ケース（２
）に隣接して設けられた共通入力端子（５ａ）と高電圧
信号入力端子（５ｃ）を接続するものである。
上記のように構成されたソリッドステートコンタクタに
おいては、フォトカプラ（１■）のダイオード電流は一
定値で半導体スイッチング回路（６）のサイリスタ（７
）が動作するが、外部からみた端子間の動作電圧は第２
図に示す共通入力端子（５ａ）と低電圧信号入力端子（
５ｂ）の５ａ−５ｂ端子間、第３図に示す共通入力端子
（５ａ）と高電圧信号入力端子（５ｃ）の５ａ−５ｃ端
子間において、おのおの次式で表わされる。
おいては、フォトカプラ（１■）のダイオード電流は一
定値で半導体スイッチング回路（６）のサイリスタ（７
）が動作するが、外部からみた端子間の動作電圧は第２
図に示す共通入力端子（５ａ）と低電圧信号入力端子（
５ｂ）の５ａ−５ｂ端子間、第３図に示す共通入力端子
（５ａ）と高電圧信号入力端子（５ｃ）の５ａ−５ｃ端
子間において、おのおの次式で表わされる。
５ａ−５ｂ端子間動作電圧：
”ａｂ’″Ｉ −２１＋Ｖｏ１
ここで、ｖｏｌはフォトカプラ（１１）の発光ダイオー
ド電圧降下分を示す。
ド電圧降下分を示す。
５ａ−５ｂ端子間動作電圧：
Ｅ −Ｉ 争 （Ｚ ＋Ｚ ）＋ｖｏ１ａｃ
１ ２以上により、インピーダン
ス素子Ｚ 、Ｚ の設定により、動作電圧ＥＥ が変
化し、第２ａｂ’ ａｃ 図及び第３図に示すように、使用する信号入力端子によ
り操作電源（ＩＢａ） 、 （１８ｂ）を低電圧仕様Ｅ
１と高電圧仕様Ｅ２とに使いわけることができる。
１ ２以上により、インピーダン
ス素子Ｚ 、Ｚ の設定により、動作電圧ＥＥ が変
化し、第２ａｂ’ ａｃ 図及び第３図に示すように、使用する信号入力端子によ
り操作電源（ＩＢａ） 、 （１８ｂ）を低電圧仕様Ｅ
１と高電圧仕様Ｅ２とに使いわけることができる。
更に、第４図に示すように、共通入力端子（５ａ）と高
電圧入力端子（５Ｃ）とを専用導体で形成された信号入
力回路わたり線（エフ）で短絡した場合は、信号入力電
流は共通入力端子（５ａ）、フォトカプラ（１１）の発
光ダイオード（ＩＬａ） 、第１のインピーダンス素子
（１２ａ） 、低電圧信号入力端子（５ｂ）と共通入力
端子（５ａ）、わたり線（１７）、第２のインピーダン
ス素子（１２ｂ） 、低電圧信号入力端子（５ｂ）を流
れる２つの回路が構成され、動作電圧はＥａ、となり、
入力インピーダンスは第１と第２のインピーダンス素子
（１２ａ） 、 （１２ｂ）の並列インピーダンスとな
る入力仕様として使用することができる。従って、異な
る操作電源（１６ａ） 、 （ＬＢｂ）の電圧、入力イ
ンピーダンスに対して同一のソリッドステートコンタク
タが適用できることとなる。
電圧入力端子（５Ｃ）とを専用導体で形成された信号入
力回路わたり線（エフ）で短絡した場合は、信号入力電
流は共通入力端子（５ａ）、フォトカプラ（１１）の発
光ダイオード（ＩＬａ） 、第１のインピーダンス素子
（１２ａ） 、低電圧信号入力端子（５ｂ）と共通入力
端子（５ａ）、わたり線（１７）、第２のインピーダン
ス素子（１２ｂ） 、低電圧信号入力端子（５ｂ）を流
れる２つの回路が構成され、動作電圧はＥａ、となり、
入力インピーダンスは第１と第２のインピーダンス素子
（１２ａ） 、 （１２ｂ）の並列インピーダンスとな
る入力仕様として使用することができる。従って、異な
る操作電源（１６ａ） 、 （ＬＢｂ）の電圧、入力イ
ンピーダンスに対して同一のソリッドステートコンタク
タが適用できることとなる。
第５図乃至第７図はこの発明のもう一つの実施例のそれ
ぞれの回路構成図である。この実施例では信号入力回路
（１０）がフォトカプラ（１１）、第１のインピーダン
ス素子（１２ａ） 、第２のインビーダン素子（１２ｂ
）の他に定電圧素子であるツェナーダイオード（１８）
が直列に接続されて構成されている。
ぞれの回路構成図である。この実施例では信号入力回路
（１０）がフォトカプラ（１１）、第１のインピーダン
ス素子（１２ａ） 、第２のインビーダン素子（１２ｂ
）の他に定電圧素子であるツェナーダイオード（１８）
が直列に接続されて構成されている。
この実施例における外部からみた端子間の動作電圧・入
力インピーダンスは第５図に示す共通入力端子（５ａ）
と低電圧信号入力端子（５ｂ）の５ａ−５ｂ端子間、第
６図に示す共通入力端子（５ａ）と高電圧信号入力端子
（５Ｃ）の５ａ−５ｃ端子間、第７図に示す短絡させら
れた共通入力端子（５ａ）と高電圧信号入力端子（５ｃ
）が短絡させられた５ａ−５ｃ端子接続時の５ａ−５ｂ
端子間において、おのおの次式で表わされる。
力インピーダンスは第５図に示す共通入力端子（５ａ）
と低電圧信号入力端子（５ｂ）の５ａ−５ｂ端子間、第
６図に示す共通入力端子（５ａ）と高電圧信号入力端子
（５Ｃ）の５ａ−５ｃ端子間、第７図に示す短絡させら
れた共通入力端子（５ａ）と高電圧信号入力端子（５ｃ
）が短絡させられた５ａ−５ｃ端子接続時の５ａ−５ｂ
端子間において、おのおの次式で表わされる。
５ａ−５ｂ端子間の動作電圧：
Ｅ ａｂ ”” Ｉ ’ Ｚ １＋ Ｖ ｏＩここで、
ｖｌｏはフォトカプラ（１１）の発光ダイオード電圧降
下分を示す。
ｖｌｏはフォトカプラ（１１）の発光ダイオード電圧降
下分を示す。
５ａ−５ｂ端子間の入力インピーダンス：Ｚ、ｂ−２１
５ａ−５ｃ端子間の動作電圧：
Ｅ ＝ＩＩ （Ｚ ＋Ｚ ）＋ＶｏＩ＋ＶｚＤａｃ
１ ２ここで、ｖＺＤは定
電圧素子電圧降下分を示す。
１ ２ここで、ｖＺＤは定
電圧素子電圧降下分を示す。
５ａ−５ｃ端子間の人力インピーダンス：ここで、Ｅは
５ａ−５ｃ端子間の定格電圧を示す。
５ａ−５ｃ端子間の定格電圧を示す。
５ａ−５ｃ端子接続時の
５ａ−５ｂ端子間の動作電圧：
Ｅ −Ｉ−２１＋Ｖｏ。
ｂ
５ａ−５ｃ端子接続時の
５ａ−５ｂ端子間の入力インピーダンス：Ｚ、ｂ−Ｚ１
／Ｚ２ 以上により、インピーダンス素子（１２ａ） 、 （１
２ｂ）及びツェナーダイオード（１８）の設定により、
動作電圧ＥＥ が変化し、第５図及び第６図に示ａｂ
’ ａｃ すように、使用する信号入力端子により操作電源（１６
ａ） 、 （１８ｂ）を低電圧仕様Ｅ と高電圧仕様Ｅ
２とに使いわけることができる。なお、ツェナーダイオ
ード（１８）が設けられているので、５ａ−５０端子間
の動作電圧は第３図に示す実施例のものに比べてツェナ
ーダイオード（１８）の電圧降下分だけ高くなる。また
、５ａ−５ｃ端子間の特性は異なる定格電圧のツェナー
ダイオード（１８）に交換することにより、５ ａ
５ ｃ端子間の入力インピーダンスを変えることなく任
意に設定できるため、必要に合わせて自由な特性のソリ
ッドステートコンタクタが得られる。このように５ａ−
５ｃ端子間の入力インピーダンスを変えることなく５ａ
−５０端子間の動作電圧を変えることとしたのは次の理
由に基づく。操作回路端子に大きなノイズ電圧が印加さ
れる使用条件においては５ａ−５ｃ端子間の動作電圧を
ノイズ電圧以上としかつ入力インピーダンスは低く保つ
必要があり、５ａ−５ｃ端子間の入力インピーダンスを
同一のまま、端子間の動作電圧を変化させることが必要
であったためである。
／Ｚ２ 以上により、インピーダンス素子（１２ａ） 、 （１
２ｂ）及びツェナーダイオード（１８）の設定により、
動作電圧ＥＥ が変化し、第５図及び第６図に示ａｂ
’ ａｃ すように、使用する信号入力端子により操作電源（１６
ａ） 、 （１８ｂ）を低電圧仕様Ｅ と高電圧仕様Ｅ
２とに使いわけることができる。なお、ツェナーダイオ
ード（１８）が設けられているので、５ａ−５０端子間
の動作電圧は第３図に示す実施例のものに比べてツェナ
ーダイオード（１８）の電圧降下分だけ高くなる。また
、５ａ−５ｃ端子間の特性は異なる定格電圧のツェナー
ダイオード（１８）に交換することにより、５ ａ
５ ｃ端子間の入力インピーダンスを変えることなく任
意に設定できるため、必要に合わせて自由な特性のソリ
ッドステートコンタクタが得られる。このように５ａ−
５ｃ端子間の入力インピーダンスを変えることなく５ａ
−５０端子間の動作電圧を変えることとしたのは次の理
由に基づく。操作回路端子に大きなノイズ電圧が印加さ
れる使用条件においては５ａ−５ｃ端子間の動作電圧を
ノイズ電圧以上としかつ入力インピーダンスは低く保つ
必要があり、５ａ−５ｃ端子間の入力インピーダンスを
同一のまま、端子間の動作電圧を変化させることが必要
であったためである。
更に、第７図に示すように、共通入力端子（５ａ）と高
電圧入力（５ｃ）とを信号入力回路わたり線（１７）で
短絡した場合は、信号入力電流は共通入力端子（５ａ）
、フォトカプラ（１１）のダイオード（ｌｌａ） 、第
１のインピーダンス素子（１２ａ） 、低電圧信号入力
端子（５ｂ）と共通入力端子（５ａ）、わたり線（１７
）、ツェナーダイオード（１８）、第２のインピーダン
ス素子（１２ｂ） 、低電圧信号入力端子（５ｂ）を流
れる２つの回路が構成され、動作電圧はＥａｂとなり、
入力インピーダンスは第１と第２のインピーダンス素子
（１２ａ） 、 （１２ｂ）の並列インピーダンスとな
る入力仕様として使用することができる。
電圧入力（５ｃ）とを信号入力回路わたり線（１７）で
短絡した場合は、信号入力電流は共通入力端子（５ａ）
、フォトカプラ（１１）のダイオード（ｌｌａ） 、第
１のインピーダンス素子（１２ａ） 、低電圧信号入力
端子（５ｂ）と共通入力端子（５ａ）、わたり線（１７
）、ツェナーダイオード（１８）、第２のインピーダン
ス素子（１２ｂ） 、低電圧信号入力端子（５ｂ）を流
れる２つの回路が構成され、動作電圧はＥａｂとなり、
入力インピーダンスは第１と第２のインピーダンス素子
（１２ａ） 、 （１２ｂ）の並列インピーダンスとな
る入力仕様として使用することができる。
［発明の効果］
この発明は以上説明したとおり、信号入力回路をフォト
カプラ及び複数のインピーダンス素子を直列接続して形
成し、信号入力端子としてフォトカプラに接続された共
通入力端子及び各インピーダンス素子ごとに接続された
入力端子を備えたから、共通入力端子と他の入力端子と
の組み合わせを適宜選択することにより、異なる操作電
源の電圧、入力インピーダンスの仕様に対して同一のソ
リッドステートコンタクタを適用でき、盤メーカ等にお
ける機種削除に有効であり、経済的効果が大きい。
カプラ及び複数のインピーダンス素子を直列接続して形
成し、信号入力端子としてフォトカプラに接続された共
通入力端子及び各インピーダンス素子ごとに接続された
入力端子を備えたから、共通入力端子と他の入力端子と
の組み合わせを適宜選択することにより、異なる操作電
源の電圧、入力インピーダンスの仕様に対して同一のソ
リッドステートコンタクタを適用でき、盤メーカ等にお
ける機種削除に有効であり、経済的効果が大きい。
また、信号入力回路をフォトカプラ、第１のインピーダ
ンス素子、第２のインピーダンス素子及び定電圧素子を
直列接続して形成し、信号入力端子としてフォトカプラ
に接続された共通入力端子、第１と第２のインピーダン
ス素子の接続点に接続された入力端子及び定電圧素子に
接続された素子入力端子を備えるようにしたので、定電
圧素子の種類を変えることにより、同一の入力インピー
ダンスを維持して異なる操作電源の電圧の仕様に対して
同一のソリッドステートコンタクタを適用できる。
ンス素子、第２のインピーダンス素子及び定電圧素子を
直列接続して形成し、信号入力端子としてフォトカプラ
に接続された共通入力端子、第１と第２のインピーダン
ス素子の接続点に接続された入力端子及び定電圧素子に
接続された素子入力端子を備えるようにしたので、定電
圧素子の種類を変えることにより、同一の入力インピー
ダンスを維持して異なる操作電源の電圧の仕様に対して
同一のソリッドステートコンタクタを適用できる。
第１図はこの発明の一実施例を示す斜視図、第２図乃至
第４図はソリッドステートコンタクタのそれぞれの回路
構成図、第５図乃至第７図はこの発明のもう一つの実施
例のそれぞれの回路構成図、第８図は従来のソリッドス
テートコンタクタを示す斜視図、第９図はソリッドステ
ートコンタクタの回路構成図である。 図において、（５ａ）は共通入力端子、（５ｂ）は入力
端子、（５ｃ）は入力端子、（１０）は信号入力回路、
（１１）はフォトカプラ、（１２ａ）は第１のインピー
ダンス素子、（Ｌ２ｂ）は第２のインピーダンス素子、
（１８）はツェナーダイオードである。 なお各図中、同一符号は同−又は相当部分を示す。
第４図はソリッドステートコンタクタのそれぞれの回路
構成図、第５図乃至第７図はこの発明のもう一つの実施
例のそれぞれの回路構成図、第８図は従来のソリッドス
テートコンタクタを示す斜視図、第９図はソリッドステ
ートコンタクタの回路構成図である。 図において、（５ａ）は共通入力端子、（５ｂ）は入力
端子、（５ｃ）は入力端子、（１０）は信号入力回路、
（１１）はフォトカプラ、（１２ａ）は第１のインピー
ダンス素子、（Ｌ２ｂ）は第２のインピーダンス素子、
（１８）はツェナーダイオードである。 なお各図中、同一符号は同−又は相当部分を示す。
Claims (2)
- （１）回路電流を開閉する半導体スイッチング回路と、
半導体スイッチング回路を制御するゲート回路と、ゲー
ト回路に信号を印加する信号入力回路とを備えたソリッ
ドステートコンタクタにおいて、信号入力回路をフォト
カプラ及び複数のインピーダンス素子を直列接続して形
成し、信号入力端子としてフォトカプラに接続された共
通入力端子及び各インピーダンス素子ごとに接続された
入力端子を備えたことを特徴とするソリッドステートコ
ンタクタ。 - （２）信号入力回路をフォトカプラ、第１のインピーダ
ンス素子、第２のインピーダンス素子及び定電圧素子を
直列接続して形成し、信号入力端子としてフォトカプラ
に接続された共通入力端子、第１と第２のインピーダン
ス素子の接続点に接続された入力端子及び定電圧素子に
接続された素子入力端子を備えたことを特徴とする請求
項１記載のソリッドステートコンタクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63178119A JP2584282B2 (ja) | 1988-07-19 | 1988-07-19 | ソリッドステートコンタクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63178119A JP2584282B2 (ja) | 1988-07-19 | 1988-07-19 | ソリッドステートコンタクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0229119A true JPH0229119A (ja) | 1990-01-31 |
| JP2584282B2 JP2584282B2 (ja) | 1997-02-26 |
Family
ID=16042989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63178119A Expired - Lifetime JP2584282B2 (ja) | 1988-07-19 | 1988-07-19 | ソリッドステートコンタクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584282B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5551569U (ja) * | 1978-09-29 | 1980-04-04 | ||
| JPS6055126U (ja) * | 1983-09-21 | 1985-04-18 | 株式会社東芝 | フオトカプラ絶縁型交流入力回路 |
| JPS6294658U (ja) * | 1985-12-02 | 1987-06-17 |
-
1988
- 1988-07-19 JP JP63178119A patent/JP2584282B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5551569U (ja) * | 1978-09-29 | 1980-04-04 | ||
| JPS6055126U (ja) * | 1983-09-21 | 1985-04-18 | 株式会社東芝 | フオトカプラ絶縁型交流入力回路 |
| JPS6294658U (ja) * | 1985-12-02 | 1987-06-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2584282B2 (ja) | 1997-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6742528B2 (ja) | 電力変換装置 | |
| JP4597202B2 (ja) | 電力変換装置 | |
| US6778001B2 (en) | Semiconductor circuit components for supplying power to a load | |
| KR102117719B1 (ko) | 전력 반도체 회로 | |
| JPH073851B2 (ja) | パワートランジスタの並列接続方法 | |
| US4903185A (en) | Filtering device of the common mode disturbances affecting the printed circuit boards of a static power converter | |
| JPH0229119A (ja) | ソリッドステートコンタクタ | |
| US5257170A (en) | Electric converter with several induction coils | |
| JP6823214B1 (ja) | 回路基板、回路および空気調和装置 | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| US6285171B1 (en) | DC-DC converter | |
| JP3150521B2 (ja) | ブリッジ回路及びインバータ装置 | |
| JPH06232714A (ja) | 電力用半導体回路装置 | |
| JPH0832187B2 (ja) | インバータ装置 | |
| JP3233539B2 (ja) | 半導体装置及び半導体回路 | |
| ATE222425T1 (de) | Elektrische leistungssteuerung mit getakteter leistungsversorgungsschaltung | |
| JPH0733461Y2 (ja) | スイッチング回路 | |
| SU957368A1 (ru) | Устройство дл управлени двухтактным транзисторным ключом | |
| EP3758228A1 (en) | Electrical power switching circuits | |
| JPS5818355Y2 (ja) | 抵抗値切替回路 | |
| JP2025070869A (ja) | 電力変換装置 | |
| SU807469A1 (ru) | Инвертор | |
| JPH0759149B2 (ja) | リンギングチョークコンバータ方式のスイッチング電源装置 | |
| JPH07118906B2 (ja) | スナバ回路 | |
| LUKEMIRE | Forback DC-to-DC converter(Patent Application) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |