JPH02292687A - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JPH02292687A
JPH02292687A JP1112821A JP11282189A JPH02292687A JP H02292687 A JPH02292687 A JP H02292687A JP 1112821 A JP1112821 A JP 1112821A JP 11282189 A JP11282189 A JP 11282189A JP H02292687 A JPH02292687 A JP H02292687A
Authority
JP
Japan
Prior art keywords
data
output
neuron
pixel
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1112821A
Other languages
English (en)
Inventor
Sunao Takatori
直 高取
Makoto Yamamoto
誠 山本
Koji Matsumoto
幸治 松本
Ryohei Kumagai
熊谷 良平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAKAYAMA KK
Original Assignee
TAKAYAMA KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAKAYAMA KK filed Critical TAKAYAMA KK
Priority to JP1112821A priority Critical patent/JPH02292687A/ja
Priority to AT90906368T priority patent/ATE159601T1/de
Priority to DE69031621T priority patent/DE69031621T2/de
Priority to EP90906368A priority patent/EP0457909B1/en
Priority to PCT/JP1990/000535 priority patent/WO1990013874A1/ja
Publication of JPH02292687A publication Critical patent/JPH02292687A/ja
Priority to US08/461,538 priority patent/US5553196A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、いわゆるニューラルネットワークによって構
成され、図形の細線化データを用いてその図形を認識す
る画像処理装置に関する。
〔従来の技術〕
図形の細線化は、図形の形状の特徴を残しつつ連続した
1画素幅の曲線へ変換するものであり、図形認識のため
の処理として有望視されているが、現段階では、車両プ
ロフィルの分類の研究が行われている程度のレベルであ
り、実用段階には至っていない。また細線化の処理は一
般に長時間を要し、処理手法によっては「切れ」や「ひ
げ」を生じるなどの問題がある。
一方、ニューラルネットワークの概念を基礎とする画像
処理装置は、ニューラルネットワークの学習機能あるい
は連想機能のため、多様な画像認識が可能であり、また
高い認識率を得ることが期待できる。ニューラルネット
ワークは、第2図に示す神経細胞モデル(以下、ニュー
ロンという)lを第3図に示すように並列に設けて層状
に構成される。ニューロン1において、外部から人力さ
れるデータDI,、DItSDI+..  ・・・Dr
,にはそれぞれ重みW1、W2、W,、・・・W7が掛
けられ、これらの総和と閾値θとが比較される。この比
較方法としては種々のものが可能であるが、例えば、こ
の総和が閾値θ以上の時出力データDoが「1」となり
、またこの総和が閥値θより小さい時出力データDOが
rQJとなるように定められる。
ニューロン1からなる層すなわちニューラルレイヤは、
通常複数個設けられ、このようなニューラルレイヤを備
えた画像処理装置に対する人力データは、第1層目のニ
ューラルレイヤに入力される。また画像認識において、
この入力データは通常図形の画素データである。
[発明が解決しようとする課題] しかし、このような画像処理装置において、全画素デー
タから所望の認識処理を行うためには、膨大な個数のニ
ューロンが必要であり、実用的な装置を具現化すること
は困難であり、また、画素データそのものをニューラル
ネットワークに入力するということ自体、生体系の処理
とは全く遊離した考え方である。
さらに従来はニューラルネットワークの構成と処理対象
データとの関係について確立した考え方はなく、確実に
所望の認識処理を実行する画像処理装置を構成すること
は困難であった。
本発明は、このような従来の問題点を解決すべく創案さ
れたもので、所望の認識処理を効率的かつ確実に実行し
得る画像処理装置を提供することを目的とする。
〔課題を解決するための手段] 本発明に係る画像処理装置は、図形を細線化するととも
に細線化された画素データを出力する細線化データ出力
手段と、この細線化データ出力手段に接続され、入力さ
れたデータに所定の重みを乗じたものの総和と閾値との
比較結果に応じたデータを出力するニューロンが並列的
に設けられるとともに、細線化された画素データの抽象
度に応じた層構造のニューラルレイヤを有し、この細線
化された画素データに基づいて図形を認識する手段とを
備えたことを特徴としている。
〔作用] 細線化されたデータは、図形認識手段の所定のニューラ
ルレイヤに入力され、図形認識が行われる。図形認識手
段は、図形認識のために必要最小限ノニューロンを有し
、少ないメモリで高速かつ確実に図形認識を行う。
〔実施例〕
以下図示実施例に基づいて本発明を説明する。
第1図は画像処理装置の概略的な構成を示す。
この画像処理装置は画像入力部200と、画像処理部3
00と、認識部lOOと、システムメモリ400を備え
、これらはシステムバスBを通じて相互に接続されると
ともに、CPU50 0に接続されている。画像人力部
200にはイメージスキャナ等の入力機器とI/Oとを
含み、I/Oには適宜、データ圧縮手段、データ保持の
ためのメモリ等が含まれる。画像処理部300は細線化
データ出力手段である処理部310と、画像を保持する
フレームメモリ330とを備え、所望により内部に画像
人力部340が設けられる。認識部100は、後に詳述
するように、画像処理部300で得られた抽出データに
基づいて図形認識を行うものであり、ニューロンからな
る複数層のニューラルレイヤが構築され、このニューラ
ルレイヤの出カデータを記憶するメモリを備える。
第4図は画像処理部300における処理部310を示す
ものであり、処理部310は、フレームメモリ330か
らマルチプレクサ311を介して選択的に取り込んだデ
ータをローカルバスLBを通じて近傍処理部312に転
送している。近傍処理部312はデータを所定近傍領域
(例えば3×3)単位でデータを保持し、これらのデー
タを並列に演算部320に入力する。演算部320は数
値演算部321および状態演算部325を有し、近傍処
理部312の出力は数値演算部321に入力される。数
値演算部321は、乗算部322、セレクタ323、統
合部324を順次接続してなり、微分その他のオペレー
タ処理や画像間演算は数値演算部321において行われ
る。数値演算は例えば各画素の濃度に乗数を乗じた後に
これを数値的に統合する処理を行うが、同一の画素には
異なる絶対値の乗数が掛けられることはないという発明
者の知見に基づき最前段に乗算部322が配置されてい
る。これによって乗算部のカーネル数は同時処理画素数
に等しい最小値とすることができ、これにともなって後
段のセレクタ323、統合部324のゲート数も減少す
る。したがって数値演算部321は小規模回路で最大限
の機能をもつことができ、処理速度も高速化される。
数値演算部321内のデータは状態演算部325に導か
れ、状態演算部325は、所定近傍領域内の画素に対し
て次のような判断または演算を行う。
1)中央画素が処理対象画素であるか否か。
ii)8近傍に中央画素と異なる濃度の画素が存在する
か否か。
iii)8近傍の各画素が中央画素と同一か否か。
iv)オイラー数算出のためのTFDEの各個数。
■)所定パターンとの一致度。
vi)その他。
このように数値演算とともに状態演算を並列的にしかも
別回路で行うことにより、各回路の効率化と高速化を図
ることができる。また状態演算部325の出力はそれ自
体が有効な特徴量であり、あるいは特徴量抽出のための
有効なデータである。
状態演算部325の出力は変換部313に入力され、さ
らに特徴抽出や、積算、比較などの処理により特徴量が
求められる。
変換部313はスタティックRAMなどの高速メモリの
出力の分岐にフルアダーなどの軽演算部を接続し、この
軽演算部の出力を高速メモリのデータ入力にフィードバ
ックしてなるものである。
このような構成により、同一データに同一演算を.繰返
し施したり、データの積算、データの逐次比較等の複雑
な演算を小規模の回路において高速で行うことができる
演算部320、変換部313の出力は出力側のローカル
バスLBを通じて前記フレームメモリ330のいずれか
に戻されている。
出力側のローカルバスLBには、さらに逐次処理部31
4が接続され、ラベリングや細線化などの逐次処理はこ
の逐次処理部で行われる。逐次処理部314は、ライン
メモリとラッチと論理部を備え、処理対象画素の1つ前
のラスクの処理後濃度を参照しつつ逐次処理を行う。
このような処理部においては、極めて多様な特徴量を高
速でもとめることができ、認識部100に貴重な特(t
![量を供給し得る。なおフレームメモリ330として
デュアルポートメモリを採用すれば、データの読出し、
書き込みを極めて高速で行い得る。
次に認識部100の構成を第5図に基づいて説明する。
認識部100は、システムバスBを介して、または認識
部100に直接接続された入力系、すなわち画像処理部
300から入力されたデータを処理し、処理結果を最終
出力データとして、データメモリ110に出力する。
認識部100にはニューラルネットワークが構築される
。ニューラルネットワークの各ニューロンからの出力デ
ータDOは、前述したように、入力データと重みとの積
の総和が閾値θ以上の時「l」となり、またこの総和が
閾値θより小さい時「0」となるように定められる。す
なわち、DO=Il(Σ (W▲ xort  ) 一
θ}  (1)であり、ここでrは正規化関数である。
認識部100は、ニューラルネットワークにおける連想
の作用を為す出力データ生成部120を有し、出力デー
タ生成部120においては、各ニューロンについての線
型閾値関数(ΣW.A,一θ)の演算が行われる。出力
データ生成部120の各部はMPU500によって制御
される。
W,A,の乗算は出力データ生成部120における乗算
回路121において実行される。1回毎のW IA r
の演算結果は順次積算回路122に入力され、ΣW.A
,の演算が行われる。積算回路122は、加算回路10
4にフリップフロップ105を帰還的に接続してなり、
加算結果を一旦フリップフロップ105に保持したのち
、次のW,A.の入力と保持された加算結果とを加算し
ていくことにより積算を行う。ΣW,A,の演算結果は
閾値処理部123に入力され、(ΣW.A.一θ)の演
算が行われる。さらに閾値処理部123においては、(
ΣW.A,−θ)の演算結果を正規化する等の処理を行
い、出力データとする。(ΣW,A,一θ)の演算結果
はバッファ106を介してデータメモリ1lOに入力さ
れる。
乗算回路121には重みのデータと、入力あるいは出力
データとが並列的に入力されるため、2系統の入力ライ
ンを有するが、バッファ106はそのうちの一方の入力
ラインに接続され、この入力ラインは入出力双方向のラ
インとして使用される。バッファ106は、データメモ
リ110から乗算回路121にデータが転送される際に
はハイインピーダンスとなる。
各ニューラルレイヤのデータは、第1層については0次
入カデータおよび第1ニューラルレイヤの重みが入力さ
れ、第2層については1次出力データおよび第2ニュー
ラルレイヤの重みが入力される。すなわち第nニューラ
ルレイヤの出力(n次出力データ)は第(n+1)ニュ
ーラルレイヤの入力となる。データメモリ110におい
て、重みのデータはシナプス重みエリア1 ]. lに
格納され、入出力データは人出力データエリア112に
格納される。また閾値処理部123に設定すべき各ニュ
ーロンの閾値は、データメモリ110またはシステムメ
モリ101に格納され、各ニューロンについての演算を
開始する前に閾値処理部123に転送される。
次に、画像処理部300において行われる図形の細線化
について説明する。
画像中に1画素の点すなわち独立点、あるいはl画素幅
の線が存在する時、これらを消去したとすると画像の特
徴がそこなわれる。またその線の端点を消去したとする
と、その他の点も順次消去され、ついにはその線が消去
されて画像の特徴がtJ’!なわれる。従って細線化の
処理において独立点や端点は消去すべきでない。
またある画素が要となって2つ以上の図形が連結されて
いる状態の時、その画素を消去すると画像がトボロジー
的に変化してしまう。この連結状態は8連結についての
連結で評価され、2つ以上の図形の要となる画素の連結
数は2以上である。
したがって画素の特徴を保持するためには連結数が1で
ない画素は消去すべきでない。
一方第6図において、画像中に特定の画素値(例えば「
1」)の正方形が存在する時、これを細線化するにはま
ず1回の走査でその境界画素(図中X印で示す。)を周
囲の画素値(例えば「0」)に変化させ、1回毎の走査
で順次境界画素を「1」から「0」に変化させるという
処理を行う。
この時走査方向が左から右、上から下の通常の走査であ
ったとすると、当初の正方形における右下の画素、すな
わち図形中最後に走査される画素にはその他の境界画素
が周囲の画素値に変化(×印を付した)したときには端
点となり、これを消去することはできない。同様にその
左上、その左上(中央)の画素は毎回の走査で残ってし
まい、ついには第7図のような右下がりの「ひげ」を生
じてしまう。このような「ひげ」の発生を防止するため
に、ここでは端点を並列型で処理している。
ここに並列型の処理とは、1回の走査において、その回
画素値が変化した画素については、未だ変化していない
ものとみなして判断を行うものである。すなわち第6図
において変化済のX印を付した画素が未変化であると、
画素Eの上、左に同一画素値の画素A,Bが存在するこ
とになり、Eは端点てなくなる。このためEは1回目の
走査で周囲の画素値に変化し、その左上の画素も次回の
走査で周囲の画素値に変化し、「ひげ」の発生が防止さ
れる。
並列型処理と対照的な処理方法に逐次型処理があり、こ
の場合には、1回の走査において画素値が変化した画素
をその変化後の画素値に基づいて評価する。
しかしこのように端点を並列型で処理すると、次のよう
な問題を生じる。すなわち、第8図のような走査線の進
行方向に沿った2画素幅の直線は端点を並列型で処理す
ると消滅してしまう。
つまり第8図において、その左上の端の両素Aは端点や
独立点ではなく、連結数は1でありかつ境界画素である
ので周囲の画素値(例えばrOJ)に変えられる。その
右隣の両素Bは画素Aが存在しなければ端点として残さ
れるが端点に関する処理は並列的であるのでAが残って
いるものとしてBの端点に関する処理が行われ、画素B
は消去されてしまう。次に走査線並列方向について1走
査だけ進んだ2段目の画素C,Dについては、まずCが
単なる境界画素であるために消去され、さらに、A,B
,Cが存在しているものとして画素Dの境界画素に関す
る判断が行われるので、画素Dも消去される。このよう
に2画素幅の縦線はついには消滅してしまう。
このような問題は、走査線の並列方向に沿った2画素幅
の直線についても全く同様に生じる。
このような2画素幅の直線の消滅を防止するため次のよ
うな条件a−i)〜a−v)を採用することにする。
すなわち、第9図〜第13図の3×3のコンポリューシ
ョンにおいて、 a−i)対象画素Aの上および左の画素が周囲の画素値
(例えば[OJ)であるとき、対象画素Aには通常の画
素値と異なる指標的画素値(画像中に存在し得ない画素
値、例えばr−IJ)を与える(第9図)。
a−ii)a−i)の条件に合致しない場合であって、
逐次型で判断して、対象画素Aの上の画素Cが指標的画
素値であり、下の画素Bが周囲の画素値であるとき、対
象画素Aをそのまま保存する(第10図)。
a−iii)a−i)の条件に合致しない場合であって
、逐次型で判断して、対象画素Aの左の画素Cが指標的
画素値であり、右の画素Bが周囲の画素値であるとき、
対象画素Aをそのまま保存する(第11図)。
a−iv)a−i)〜a − iii )の条件に合致
しない場合であって、逐次型で判断して、対象画素Aの
上の画素Bが指標的画素値であり、並列型で判断して、
画素Bの左右の画素C, 、C,が周囲の画素値である
とき、対象画素Aを指標的画素値とする。
a−v)a−i)〜a − ij )の条件に合致しな
い場合であって、逐次型で判断して、対象画素Aの左の
画素Bが指標的画素値であり、並列型で判断して、画素
Bの上下の画素C, 、C2の画素が周囲の画素値であ
るとき、対象画素Aを指標的画素値とする。
そしてこのような処理によって生じた指標的画素値の画
素は次回の走査に際して周囲の画素値とする。
走査の方向を左から右、上から下に限らなければ、これ
らの条件a−i)〜a−V)は次のようにb−i)〜b
−v)として一般化される。
b−i)並列型で判断して、■走査線の進行方向につい
て対象画素の1つ前の画素、および走査線並列方向につ
いて1つ前の走査線における、対象画素の位置に対応し
た画素が周囲の画素値または指標的画素値である時、対
象画素を指標的画素値に変換する。
b−ii)b−i)の条件に合致しない場合であって、
逐次型で判断して、走査線の並列方向について1つ前の
走査線における対象画素の位置に対応した画素が指標的
画素値であり、なおかつ、走査線の並列方向について1
つ後の走査線における対象画素の位置に対応した画素が
周囲の画素値である時、対象画素をそのまま保存する。
b−iii)b−i)の条件に合致しない場合であって
、逐次型で判断して、1走査線の並列方向について、1
つ前の画素が指標的画素値であり、1つ後の画素が周囲
の画素値である時、対象画素をそのまま保存する。
b − iv ) b − i ) 〜b − iii
 )の条件に合致しない場合であって、逐次型で判断し
て、走査線の並列方向について1つ前の走査線における
対象画素の位置に対応した画素が指標的画素値であり、
なおかつ、並列型で判断して1走査線の進行方向につい
て、この画素の前後の画素が周囲の画素値である時、対
象画素を指標的画素値とする。
b−v)b−i)〜b − iii )の条件に合致し
ない場合であって、逐次型で判断して、1走査線の進行
方向について1つの前画素が指標的画素値であり、並列
型で判断して、走査線の並列方向についてこの画素の前
後の走査線におけるこの画素の位置に対応した画素が周
囲の画素値である時、対象画素を指標的画素値とする。
これらの条件は第14図〜第16図の図形の処理に対応
する。
第14図(a)の図形は縦の2画素幅の直線であり、前
記条件a−i)およびa − iii )に対応する。
この図形はまず上端左の画素が判断の対象となり、この
画素にはa−i)の条件により、指標的画素値(例えば
r−IJ)が付される。次にその右の画素が判断の対象
となり、これは条件a −iii )により、周囲の画
素値とはされずにそのままの画素値(例えば「l」)が
残される。これによって2画素幅の縦の直線は最下端の
画素を除き右側の一画素幅の直線に細線化されることに
なる。
第14図(b)の図形は水平な2画素幅の直線であり、
前記条件a−i)およびa − ii )に対応する。
この図形はまず上段左端の画素が判断の対象となり、こ
の画素にはa−1)の条件により指標的画素値(例えば
’−IJ)が付される。上段はこの左端の画素以外の画
素は全て消去される。
次に2段目にf多ると、左端の画素は条件a − ii
 )により、そのままの画素値(例えば[1』)が残さ
れ、以後の画素も同様に残される。これによって2両素
幅の水平な直線は右端の画素を除き下段の1画素幅の直
線が残されることになる。
第15図(a)の図形は縦の2画素幅の直線の上端に、
左寄りに画素Aを付加したものであり、前記条件a−i
)およびa−iv)に対応する。(ただし右寄りに画素
を付加した図形も同様に処理される。) この図形に対し、単なる並列型の端点判定条件を用いる
と、まず画素Aは端点てはない(2画素B,Cに接して
いる。)ので周囲の画素値に変換されてしまう。次に2
画素幅の部分に移ると、左側の画素Bは、上側の画素A
が存在しているものとして判断が行われるため、周囲の
画素値に変換される.このためついにはこの図形は消滅
することになる。
そこで第16図(a)に示すように、条件a −i)に
より画素Aには指標的画素値を与え、画素Bにも条件a
−iv)により指標的画素値を与える。
これによりこの図形は最下端の画素を除き右側の1画素
幅の直線に細線化される。
第15図(b)の図形は水平な2画素幅の直線の左端上
側に画素Aを付加したものであり、前記条件a−1)お
よびa−v)に対応する.(ただし下側に画素を付加し
た図形も同様に処理される。
)この図形に対し、単なる並列型の端点判定条件を用い
ると、まず画素Aは端点てはない(2画素B,Cに接し
ている.)ので周囲の画素値に変換されてしまう。次に
2画素幅の部分に移ると、上側の画素Bは、左側の画素
八が存在しているものとして判断が行われるため、周四
の画素値に変換され、ついには上段の画素は全て周囲の
画素値に変換される。次に2段目に移るとその左端の画
素は画素八の存在により消去され、ついには2段目の画
素は全て周囲の画素値に変換される。このためこの図形
は最終的には消滅することになる。
そこで第16図(b)に示すように、条件a−i)によ
り画素Aには指標的画素値を与え、画素Bにも条件a−
v)により指標的画素値を与える。
これによりこの図形は右端の画素を除き下側1両素幅の
直線に細線化される。
このように「ひげ」を生じさせることなく2画素幅の直
線が確実に1画素幅の直線として残るため、細線化の処
理結果は良好である。そして1回の走査で1層の境界画
素の処理が終了するので、処理は高速である。
なお以上の実施例では画像中に周囲の画素値でない1種
類の画素値の図形が存在する場合について説明したが、
多種の画素値、例えば図形のグループ毎にラベリング番
号を付した場合には、各ラベリング番号を処理対象とな
る画素値として取扱い、各グループ毎に前記と同様に細
線化し、あるいは所望のラベリング番号の図形のみをそ
れぞれ前記と同様に細線化し得ることはいうまでもない
画像処理部300はこのような良好な細線化データを高
速で出力する。この処理時間は、原図形の最大線幅の1
/2×スキャン時間であり、5l2X5 1 2画素の
画像を1画素4Qmsecで処理する場合、最大線幅が
20画素であれば、0.1sec程度の処理時間となる
。そして細線化図形は図形のトボロジーを保存した高度
な圧縮データであるから、認識部100において最小限
のニューロン数で認識処理を行い得る。なお、認識部に
与えるデータとしては、細線化画素そのもの、端点、分
岐点の座標、個数、分岐点の分岐数、ループ数、曲率、
変曲点等の種々のデータが考えられ、また細線化画素を
ベクトル化したデータを与えることもできる。
次に、図形の細線化データに基づいて図形認識を行うニ
ューラルネットワークについて説明する。
ニューラルネットワークは認識部100(第1図)に構
築され、後述するように、細線化データの抽象度に応じ
た層構造を有する。
実際にニューラルネットワークによって実行される処理
内容は極めて複雑であるが、極めて単純な論理演算が実
行されると仮定して、ニューラルネットワークの第1実
施例を説明するとともに、この発明の基本理念を解説す
る。
第17図(a)、(b)、(c)は学習の結果A・(B
+C)         (2)の論理演算が実行され
るに到ったニューラルネットワークを示すものである。
第17図(a)、(b)は比較例を示し、第17図(c
)はニューラルネットワークの第1実施例を示す。
第17図(a)は、初段のニューラルレイヤ20にデー
タ群10におけるA,B,Cの3データの全ての組合せ
の数23−8個のニューロン21〜28が設けられ、第
2段のニューラルレイヤ30に初段ニューロン21〜2
日の出力のOR(論理和)を演算する1個のニューロン
31が設けられた構成を示している。図中、ニューロン
21〜28の上に付したrooOJなとの数値はデータ
A,B,Cよりなるビットパターンを示し、これらのニ
ューロンはこのビットパターンが入力されるときに出力
「1」を出力する。このニューラルネットワークにおい
ては、ニューロン数が9、シナプス数(ニューロンに接
続される人力経路の数)が32であり、ニエーロンおよ
びシナブスの効率が極めて低く、所要メモリ容量が大で
あるとともに処理時間も大である。
第17図(b)は(2)式を以下のように展開し、A−
B   +  A−C              (
3)演算の単純化を図った例であり、初段ニューラルレ
イヤ20は、A−Bの演算を処理するためのニューロン
2LA−Cの演算を処理するためのニューロン22を備
える。第2段のニエーラルレイヤ30はニューロン21
、22の出力のORを求めるニューロン3lを有する。
ニューロン21においては、データA,B,Cに対する
重みW+−Wxは、例えばW,−1、Wt”l SW!
 −0に設定され、 AWI +BW, +CW2≧2   (4)のときに
出力「I」を出力する。したがってこの場合、閾値θ=
2とされる。同様に、ニューロン22では、Wa ”L
,Ws冨0,Wb干l,θ閣2となる。一方二エーロン
31では、W,−t,Wa ” l、θ−1となる。
第17図(b)のニューラルネットワークにおいて、ニ
ューロン数は3、シナブス数は8であり、第17図(a
)のニエーラルネットワークに比較すれば、大幅にニュ
ーロン効率、シナプス効率が向上している。しかし、次
に述べるように本発明によれば、さらにこれらの効率が
向上する。
第17図(C)は本発明のニューラルネットワークの第
1実施例を示すもので、この構成は、初段ニューラルレ
イヤ20および第2段ニューラルレイヤ30を有し、初
段ニューラルレイヤ20には、データB,Cのみが入力
され、そして第2段ニューラルレイヤ30には、データ
Aが直接入力される。初段ニューラルレイヤ20には、
(B+C)の演算を行うための1個のニューロン2lが
設けられ、第2段二エーラルレイヤ30には、A(B+
C)の演算を行うための1個のニューロン31が設けら
れる。ニューロン21は、例えば重みW1=1、W2=
1、θ=1に設定され、BW, 十〇W,≧1    
   (5)のとき出力「1」を出力する。一方ニュー
ロン31は、例えば、W,=lSW,=1、θ=2に設
定され、ニューロン21の出力をY1とすると、Y I
 W 3 + A W 4≧2       (6)の
とき、出力「1」を出力する。この実施例においては、
ニューロン数2、シナプス数4であり、第17図(b)
の比較例よりも大幅にニューロン効率、シナプス効率が
向上している。
ここで本発明の第1の基本理念を解説する。
再び(2)式に注目すると、データB..C、は1つの
作用素r+ (OR)Jにより結合されており、データ
Aは、その演算結果に対して作用素「×(AND)Jで
結合されている。したがって本来データB,Cとデータ
Aとは同一次元で評価すべきものではなく、それを敢え
て同一次元で評価しようとすると、第17図(a)、(
b)の比較例のように効率の低下を招来する。
?こで、ニューロンの処理内容が下記(力式の評価のみ
であると仮定する。
ΣW.A,一〇          (7)(ただし、
W.:重み、A,:入力、θ:閾値)そして、各データ
についてその抽象度を定義できると仮定し、その抽象度
を「次数」と呼ぶ。
この次数は、1個のニューロンにおける入力データに対
し、出力データが1次だけ次数が増加すると定義する。
また、1つの作用素により結合されたデータ相互は同一
次数であると定義する。
このような定義によると、(2)弐の場合、データB,
Cは同一次数であり、データAはそれよりも次数が1次
だけ高い。ここでデータB,Cの次数としてr■,を与
えるとすると、データ八の次数はr1,である。
このデータの次数とニューラルレイヤの階層との関係を
考えると、第17図(C)において、ニューラルレイヤ
20にはO次のデータのみが人力され、ニューラルレイ
ヤ30には1次のデータのみが入力されている。したが
って、ニューラルレイヤ20、30を入力データの次数
に対応づけ得ることが明らかであり、以後ニューラルレ
イヤにも人力データと同一の次数を定義するものとする
そして、ニューラルネットワークに入力すべきデータ群
をその次数に応じて分頻し、各次数のデータをそれに対
応した次数のニューラルレイヤに入力することによって
、ニューロン効率、シナプス効率が最適化する。
また、第17図(a)、(b)に関連して説明したよう
に、高次のデータを低次数化して処理することも可能で
あり、この場合にはニューロン効率、シナプス効率が低
下する。したがって各データの次数は、そのデータがと
り得る最も高い次数を基準とすべきである。
なお、(A十B)  ・Bのように1つのデータが複数
の次数にわたって使用されることもあり、この場合、1
つのデータを複数のニューラルレイヤに入力するように
してもよい。
次数の本来の意味である抽象度をより分かり易く説明す
る例として、第18図(a)〜(c)に図形の端点を判
断ずる構成を示す。
図形の端点のとらえ方は種々考えられるが、ここでは、
3×3コンポリューション(第18図(a))において
、第18図(b) (i) 〜(viii)のいずれか
のパターンが生じたときに、中央画素(第18図(a)
の画素E)は端点てあるとする。
この端点の判断は中央画素以外の画素A−D,F〜Iの
いずれか1つが図形濃度(例えば「1」)であり、かつ
中央画素Eが図形濃度であるときに「端点」、それ以外
のときに「端点てない」とする。
この判断のためのニューラルネットワークは例えば第1
8図(C)のように構成され、この図はニューラルネッ
トワークの第2実施例を示す。このニューラルネットワ
ークは、8個のニューロン21〜28を有する初段ニュ
ーラルレイヤ20、および1個のニューロン3lを有す
る第2段ニューラルレイヤ30を有し、画素A〜D,F
−1のデータが初段ニューラルレイヤ20に、画素Eの
データが第2段ニューラルレイヤ30に人力されている
初段ニューラルレイレのニューロン21〜28はそれぞ
れAのみ、Bのみ、Cのみ・・・が図形画素「1」であ
ることを判別し、第2段ニューラルレイヤ30のニュー
ロン31は、ニューロン21〜28のいずれかがrlJ
を出力し、かつEが図形画素rlJであるときに出力「
1jを出力する。
ここで各画素データA−D,F〜■を0次データと考え
ると、ニューロン3lの出力は2次データとなる。した
がって、各画素のデータを0次データと考えた場合、端
点データは2次データとして取扱い得ることが分かる。
画像処理部300からは、グループ数、六数、オイラー
数、テクスチャ特ffiuJ等種々のデータが出力され
るが、これらデータの次数を考慮し最適なニューラルレ
イヤに直接入力すべきである。
第6図〜第16図を参照して説明した細線化された画素
データの場き、各グループ(例えば文字データの場合、
その文字を表す画素データのグルーブ)毎の端点数、端
点の座標、分岐数、分岐点数、分岐点座標、ループ数、
曲率、変曲点等のデータは、画素データに比較して抽象
度が高い。すなわち、画素データが0次データであるの
に対して端点数等はより高次のデータであり、ニューラ
ルネットワークにおいて画素データは初段のニューラル
レイヤに入力され、端点等のデータは後段のニューラル
レイヤに入力されるべきである。
第19図(a)はニューラルネットワークの第3実施例
を示し、この実施例においてニューラルネットワークは
、データ群10とニューラルレイヤ20、90とを有し
、レイヤ90は出力データを認識部l00に出力する出
力レイヤとなっている。
データ群10は、第1グループのデータ11、12、l
3・・・と、第2グループのデータl4、15、16・
・・とからなる。すなわちデータ群10のデータは、そ
の次数に応じて第1および第2グループの2種頻に分類
されている。
ニューラルレイヤ20はニューロン21、22、23・
・・を有し、また出力レイヤ90はニューロン91、9
2、93・・・を有する。ニューラルレイヤ20の各ニ
ューロンは出力レイヤ90の各ニューロンに接続される
。第1グループのデータ11、12、13・・・はニュ
ーラルレイヤ20の各ニューロンにそれぞれ人力され、
第2グループのデータ14..15、16・・・は出力
レイヤ90の各ニューロンにそれぞれ入力される。
ニューラルレイヤ20の各ニューロンは、例えば上記(
1)式に示されるように、入力された各データに重みを
乗じたものの総和と閾値とを比較し、この比較結果に応
じて、出力データ「1」または「0」を出力する。出力
レイヤ90の各ニューロンは、ニューラルレイヤ20の
各ニューロンおよび第2グループのデータ14、15、
16・・・にそれぞれ重みを乗じたものの総和を求め、
この総和と閾値との比較結果に応じて,、ニューラル1
/イヤ20のニューロンと同様に「l」または[OJの
データを出力する。
第1グループのデータ11.,!.2、工3・・・?、
例えば、画素が「1」 (例えば黒)かr■,(例えば
白)かを示すO次データであり、また第22グループの
データ14、15、l6・・・は、画像の特徴を示す高
次のデータである。
しかして第3実施例において、第1グループのデータす
なわち低次のデータは、ニューラルレイヤ20のニュー
ロンに入力され、第2グループのデータすなわち高次の
データは、出力レイヤ90のニューロンに入力される。
したがって、ニューラルレイヤ20のニューロンは、よ
り低次の処理すなわち例えば画素そのもののデータに対
する処理を行い、出力レイヤ90のニューロンは、より
高次の処理すなわち例えば画素の持つ様々な性質等に対
する処理を行う。
このように、第3実施例においては、高次のデータが直
接出力レイヤ90に入力され、ニューラルレイヤ20に
は入力されないので、シナプス数すなわち人力要素とニ
エーロンあるいはニューロン同士の接続部の数は減少し
、またニューロン数も減少する。シナブス数が少なくな
ると、ニューロンにとって演算回数が減少するために、
演算速度が上昇し、また重みデータ数も減少するので、
メモリ容量も小さくてすむ。また、ニューロン数が少な
くなると、閾値の数も少なくてすみ、これによりメモリ
容量が小さくなるとともに、演算回数も少なくなり演算
速度が上昇する。しかして本実施例によれば、小さいメ
モリ容量でかつ高速の演算処理が可能になり、単純な回
路で効率の高い画像処理装置が得られる。
第19図(b)はニューラルネットワークの第4実施例
を示し、この実施例における画像処理装置は、3つのグ
ループの入力データ群10と、ニューラルレイヤ20、
30および出力レイヤ90を有する。
入力データ群10は、第1グループのデータI1、12
、13・・・と、第2グループのデータ14、15、1
6・・・と、第3グループのデータI7、18、l9・
・・とを備える。すなわち人力データ群は、第3実施例
と異なり、3種類に分類されている。第1のニューラル
レイヤ20はニューロン21、22、23・・・を有し
、また第2のニューラルレイヤ30はニューロン31、
32、33・・・を有する。出力レイヤ9oは、ニュー
ロン91、92、93・・・を有する。第1のニューラ
ルレイヤ20の各ニューロンは、第2のニューラルレイ
ヤ30の各ニューロンに、また第2のニューラルレイヤ
30の各ニューロンは、出力レイヤ90の各ニューロン
にそれぞれ接続される。
第1グループのデータ1112、13・・・はml(7
)ニューラルレイヤ20の各ニューロンニ、第2グルー
プのデータl4、15、16・・・は第2のニューラル
レイヤ30の各ニューロンに、第3グループのデータ1
7、18、19・・・は出力レイヤ90の各ニューロン
にそれぞれ接続される。
各ニューロンは、第3実施例と同様に、例えば上記(1
)式に従い、入力された各データに応じて、出力データ
「1」または「0」を出力する。 第1グループのデー
タIL12、13・・・は0次データ、第2グループの
データl4、15、16・・・は1次データ、第3グル
ープのデータl7、18、l9・・・は2次データであ
る。すなわち、第2のニューラルレイヤ30には高次の
データが人力され、出力レイヤ90にはさらに高次のデ
ータが入力される。
この第4実施例においても、第3実施例と同様に、シナ
プス数は減少し、またニエーロン数も減少する。したが
って、第3実施例と同様な効果が得られる。
第20図(a)、(b)はニューラルネットワークの第
5実施例を比較例とともに表したものであり、この例は
入力データを論理演算 (AfEEIB) e(CeD) に従って処理する場合を示す。なおここで、eは「排他
的論理和」を示し、またA,B,C,DはrlJまたは
「0」のデジタル値であり、この論理演算の結果も「1
」または「0」のデジタル値として出力されるとして説
明する。
第20図(a)は比較例を示し、この装置は入カデータ
を連過させるための入力データ群1oと第1および第2
のニューラルレイヤ20、3oと出力レイヤ90とを有
する。入力データ群1oは入力データA,B,C,Dか
らなる。第1のニューラルレイヤ20は4個のニューロ
ン21,22、23、24を有し、第2のニューラルレ
イヤ3oは4個のニューロン31、32、33、34を
有する。各データA−Dは、それぞれ第1のニューラル
レイヤ20の各ニューロンに入力され、第1のニューラ
ルレイヤ20の各ニューロンはそれぞれ第2のニューラ
ルレイヤ3oの各ニューロンに接続される。一方、出力
レイヤ90は1個のニューロン9lを有し、このニュー
ロン91には、第2のニューラルレイヤ20の各ニュー
ロンがそれぞれ接続される。
第1のニューラルレイヤ20において、各ニューロン2
1は各入力データに対して乗じられる重みと閾値とを有
し、上記(1)式に従い、各人力データと重みの禎の総
和が閾値以上の時出力データ「1」を出力し、この総和
が閾値θよりも小さい時出力データ「OJを出力する。
同様にニューロン22、23、24も各入力データに応
じて、「1」または「0」を出力する。第2のニューラ
ルレイヤ30においても同様に、各ニューロンは、入力
データに応じて「l」または「0」を出力する。
出力レイヤ90のニューロン91も同様に、第2のニュ
ーラルレイヤ30のニューロンからの出力データに応じ
て、「1」または「0」のデータを出力する。
さて論理演算(AeB) e(CeD) の演算結果は
、データA,Bが不一致で、かつC,Dが一致するとき
、またA,Bが一致し、かつC,Dが不一致のとき、「
1」となる。それ以外の場合は「0」となる。このため
、第20図(a)においては、各ニューロンは次のよう
に構成される。
第1のニューラルレイヤ20において、ニューロン2l
、22、23、24は、A,B,C,Dを4ビットパタ
ーンで表した場合、それぞれ「01 XXJ、「IOX
XJ、rxxol」、rXX10Jの時「1」を出力し
、それ以外の場合「0」を出力する。ここで、「XX」
はそのデータを無視することを意味する。一方、第2の
ニューラルレイヤ30において、ニューロン31は、第
1のニューラルレイヤ20のニューロン21のみが「l
」を出力する時「1」を出力し、それ以外の時「0」を
出力する。またニューロン32は、第1のニューラルレ
イヤ20のニューロン22のみが「1」を出力する時「
1」を出力し、それ以外の時「0」を出力する。同様に
して、ニューロン33は、第1のニューラルレイヤ20
のニューロン23のみが「1」を出力する時「1」を出
力し、またニューロン34は、第1のニューラルレイヤ
20のニューロン24のみが「1」を出力する時「1」
を出力する。一方、出力レイヤ90のニューロン9lは
、第2のニューラルレイヤ30のニューロンの少なくと
もひとつが「1」を出力する時r1,を出力する。
したがって、A,B,C,Dの人力データがビットパタ
ーンでroo01Jの場合、第1のニューラルレイヤ2
0においてニューロン23のみがr1,を出力し、他の
ニューロン2l、22、24が「0」を出力する。この
結果、第2のニューラルレイヤ30においてニューロン
33が「l」を出力することとなり、出力レイヤ90の
ニューロン91が「1」を出力する。同様にしてA,B
、C,Dが、’0010J、r0100J、「1000
」、r1110J、rllol,、「l011」、ro
111」の場合、第2のニューラルレイヤ30において
、いずれかのニューロンが「1」を出力し、出力レイヤ
90のニューロン91が「.1」を出力する。
第20図(b)はニューラル不ツトワークの第5の実施
例を示し、この装置は入力データ群10と第1、第2お
よび第3のニューラルレイヤ2o、30、40と出力レ
イヤ90とを有する。入力データ群10は、入力データ
A,B,C..Dからなる。第1のニューラルレイヤ2
0は4個のニューロン2122、23、24、第2のニ
ューラルレイヤ30は2個のニューロン31、32、第
3のニューラルレイヤ40は2個のニューロン41、4
2、出力レイヤ90は1個のニューロン91を有する。
入力データ群のデータA−Dは、それぞれ第1のニュー
ラルレイヤ20の各ニューロンニ人力され、第1のニュ
ーラルレイヤ20の各ニューロンはそれぞれ第2のニュ
ーラルレイヤ30の各ニューロンに接続される。第2の
ニューラルレイヤ30の各ニューロンは第3のニューラ
ルレイヤ40の各ニューロンに接続され、第3のニュー
ラルレイヤ40の各ニューロンは出力レイヤ90のニュ
ーロンに接続される。
各ニューラルレイヤ20、30、40および出力レイヤ
90における各ニューロンは、第20図(a)の場合と
同様に、人力されるデータに応じて「1」または「O」
を出力する。
第1のニューラルレイヤ20において、ニューロン21
、22、23、24は、A,B,C,Dを4ビットパタ
ーンで表した場合、それぞれ「01 XXJ、rlox
xj,rxxOLJ,rxx10」の時「1」を出力し
、それ以外の場合「0」を出力する。一方、第2のニュ
ーラルレイヤ30において、ニューロン31は、第1の
ニューラルレイヤ20のニューロン21または22が「
1」を出力する時「1」を出力し、それ以外の時「0」
を出力する。またニューロン32は、第1のニューラル
レイヤ20のニューロン23または24が「1」を出力
する時「1」を出力し、それ以外の時「0」を出力する
。第3のニューラルレイヤ40において、ニューロン4
1は、第2のニューラルレイヤ30のニューロン32の
みが「l」を出力する時「1」を出力し、それ以外の時
「0」を出力する。またニューロン42は、第2のニュ
ーラルレイヤ30のニューロン31のみが「1」を出力
する時「1」を出力し、それ以外の時「0」を出力する
。一方、出力レイヤ90のニューロン91は、第3のニ
ューラルレイヤ40のニューロンの少なくともひとつが
「1」を出力する時「1」を出力する。
したがって、A,B,C,Dの人カデータがビッl・パ
ターンでr0001,の場合、第1のニューラルレイヤ
20においてニューロン23のみが「l」を出力し、他
のニューロン2122、24が「0」を出力する。この
結果、第2のニューラルレイヤ30においてニューロン
32のみが「1」を出力し、第3のニューラルレイヤ4
0においてニューロン42が「1」を出力することとな
る。したがって出力レイヤ90のニューロン91がrl
Jを出力する。同様にしてA,B,C,Dが、r001
0」、roiooJ、rlo00」、r1110J、「
llOl」、rlol1.、[0111Jの場合、第2
のニューラルレイヤ30において、いずれかのニューロ
ンが「l」を出力し、これにより第3のニューラルレイ
ヤ40のいずれか一方のニューロンが「1」を出力する
こととなり、第4のニューラルレイヤ40のいずれか一
方のニューロンが「l」を出力する。したがって、出力
レイヤ90のニューロン9lが「lノを出力する。
第20図(a)から容易に理解されるように、比較例に
おいて、シナブス数は36であり、ニューロン数は10
である。これに対し本実施例においては、第20図(b
)から理解されるようにシナブス数は30であり、ニュ
ーロン数は10である。シカシテ、論理演算(A69B
) e(CeD)によって入力データを処理する場合、
比較例において36個のシナプスが必要であったのに対
し、本実施例によれば30個のシナブスですむことが理
解される。
すなわち、本実施例によればシナプス数は約2割減少し
、上記各実施例において述べたのと同様な効果が得られ
る。つまり、ニューラルレイヤの数を増加させるととも
に、出力レイヤ90側に構築されるニューラルレイヤの
ニューロン数をそれより前段のニューラルレイヤのニュ
ーロン数以下に定めることにより、シナプス数を減少さ
せることができ、画像処理装置のメモリ容量を削減する
とともに演算速度を向上させることができる。
第21図(a)、(b)はニューラルネッ1〜ワークの
第6実施例を比較例とともに表したものであり、この例
は入力データを論理演算 f (AeB) の(([D)l $E  (8)に従
って処理する場合を示す。
第21図(a)は比較例を示し、入力データ群lOは5
個のデータA−E,初段のレイヤ20は15個のニュー
ロン、出力レイヤ90は1個のニューロンをそれぞれ有
する。比較例において、上記(8)式を展開して得られ
る各項をニューラルレイヤ20の各ニューロンへ入力し
ている。したがって、全てのデータはO次データとして
処理されている。
これに対し、第21図(b)はニューラルネットワーク
の第6実施例を示し、この構成は入力データ群10と、
第1、第2、第3および第4のニューラルレイヤ20、
30,40、50と、出力レイヤ90とを有する。第1
のニューラルレイヤ20と第2のニヱーラルレイヤ30
は(AeB)と(CeD)に従った処理をそれぞれ行い
、第3のニューラルレイヤ4 0は< (AIB) e
(CeD)lに従った処理を行う。そして第4のニュー
ラルレイヤ50および出力レイヤ90により、{(Ae
B)lE9 (([D)) 69Hによる最終結果が求
められる。
第21図(a)および第21図(b)の対比がら理解さ
れるように、比較例において、シナプス数は80、ニュ
ーロン数は16であり、これに対し本実施例においては
、シナプス数は32であり、ニューロン数は10である
。しかして、本実施例によればシナプス数は約4割に減
少し、またニューロン数は約6割に減少する。したがっ
て本実施例においても、上記各実施例において述べたの
と同様な効果が得られる。
以上の説明から理解されるように、本発明において、入
力データ群、ニューラルレイヤ、および出力レイヤから
なる層構造は、その画像処理において必要とする次数、
および入力データの次数に応じて最適に構成される必要
があり、また入力データはその層構造に適合したレイヤ
に入力される。
なお、ここで次数とは、前述したように、データあるい
は処理内容の抽象度を意味する。
さて、ニューロンが上述のような処理を行うには、重み
が学習により適当な値に定められなげればならない。こ
のため本実施例においては、後述するように、重みが時
間的に指数関数的に変化せしめられる。なお、重みの修
正方法として、特願昭63−297541号に開示され
ているように大別して3つの方法があり、これらをここ
ではそれぞれモードI、モード■、モード■と呼ぶこと
とする。
モードIは第22図に示すように、ニューロンの重みが
そのニューロンの出力に基づいて修正されるものである
。この修正方法は、各レイヤの出力の目標値が明らかに
なっている場合に有効である。さて、ある入力に対して
そのニューロンが出力を生じた場合その出力が目標値に
一致し、あるいは目標値に十分近かった時、その時の入
出力の関係は強化されるべきである。これは、有意な入
力が与えられたシナブスの重みを高めることに相当する
。モードIにおいては、各ニューロンの出力の目標値が
予め分かっているので、各ニューロンの出力を目標値と
比較し、両者が一致あるいは十分近かった時、例えば2
値入力の場合「1」が入力されたシナブスの重みが増加
せしめられる。
モード■は第23図に示すように、ニューロンの重みが
最終的な出力の評価結果に基づいて修正されるものであ
る。この修正方法は、画像処理装置の処理内容を大局的
に判断する場合に有効である。このモードにおける評価
方法としては、出力レイヤの最終出力と目標値とのハミ
ング距離、あるいはビタゴラス距離の評価、あるいは感
応的評価等が可能である。この評価の結果、出力が目標
値と一敗あるいは十分近ければ、その時の入出力関係は
強化されるべきであり、その時、例えば「l」が入力さ
れた各シナブスの重みが増加せしめられる。
モード■は、人力をそのまま記憶するタイプの学習の場
合の重みの修正方法であり、入力とその入力に対して最
初に生じた出力との関係を強化する。すなわち、第22
図の構成において、その入力に対してr1,を出力した
ニューロンにおける、「1」が入力されたシナブスの重
みが増加せしめられる。
このような重みの修正において、発明者等は、まずニュ
ーロンの重みの変化を生体の神経細胞における膜電位の
変化と仮定した。つまり、重みが生体の神経細胞におけ
る膜電位と同様に設定されるならば、画像処理装置にお
ける学習の効率は生体の脳細胞と同様に極めて高くなる
と、考えられる。そしてまた、重みが膜電位と同様な変
化を示すのであれば、その変化は、一般的なRLC回路
と同様に指数関数で表現されると考えられる。しかして
重みWは、第24図に示すように、W=±exp(t)
            ( 9 )で表される。ただ
し、tは個々のニューロンpこおける学習時間、すなわ
ち学習回数を表す。
(9)式において、シナプスが興奮型の場合には符号は
十になり、重みWは、実線■で示すようにOから始まっ
て最初は象、速に大きくなり、学習開始から時間がたつ
ほどその変化量は小さくなり最大値W.4に近づく。こ
れに対し、シナプスが抑制型の場合には符号は一になり
、重みWは、実線Jで示すように0から始まって最初は
急速に小さくなり、学習開始から時間がたつほどその変
化量は小さくなり最小値W。に近づく。
学習の開始直後、そのシナブスについてあまりデータ相
関がないので、この時の重みWは小さく定められるが、
その後、データ相関が大きくなっていくので、重みWは
急速に大きくなり、これにより学習による収束が早めら
れる。これに対し、学習が進んで重みWが既に大きくな
っている場合、そのシナプスはそれまでの学習において
十分データ相関がある。したがって、その重みWをいた
ずらに変動させると、単に振動を起こすだけであり学習
における収束性を阻害することとなるが、重みWはほと
んど変化しないように定められているので、十分な収束
性が得られる。
なお、従来、ニューロンの出力特性として抑制型および
興奮型ニューロンが考えられており、これを画像処理装
置として最適配置するには処理内容を考慮した詳細な検
討が必要であり、画像処理装置において抑制型ニューロ
ンと興奮型二エーロンの結合は複雑である。しかし本実
施例によれば、ひとつのシナブスの特性として重みWの
符号を+または−に選択するだけで、抑制型、興奮型を
任意に実現でき、したがって回路構成が単純化され、回
路の自由度が高まる。なお、抑制型ニューロンの存在に
よって、データの分離性が向上することは、ローゼンブ
ラット以来よく知られたところである( 1958年F
.Rosenblatt  ”↑he percept
ron:  a probabilistic  mo
del  for  informationsLor
age and organtzation in t
he brainr’sychological Re
vtew 65: 386−408)。
しかして本実施例によれば、画像処理装置における学習
の効率が向上し、最終出力データを早期に収束かつ安定
化させることができる。また、上述のように、重みWの
正負の符号を変えるだけで抑制型および興奮型の特性が
得られるので、画像処理装置の回路の自由度が高まる。
なお、重みWの時間的変化は、必ずしも正確に指数関数
に定める必要はなく、例えば折れ線等で近似してもよい
次に、ニューラルネットワークの第7〜9実施例を説明
するとともに、本発明の第2の基本理念を解説する。
第25図(a)は本発明のニューラルネットワークの第
7実施例を示し、この実施例は、学習の結果(A+B)
の論理演算を実行するに到ったニューラルネットワーク
を示すものである。
この構成は、1層のニューラルレイヤ20を有し、この
ニューラルレイヤ20には、データ数と同数、すなわち
2個のニューロン21、22が設けられる。各ニューロ
ン2l、22にはデータAおよびBがそれぞれ入力され
る。各二エーロン2l、22は、各データの入力経路と
の接続部分すなわちシナブスにおける重みWtと、閾値
θとを有する。学習により重みW盪は変化し、ニューロ
ンは、所定の処理を行うようになる。本実施例では、学
習の結果、一方のニューロン21のみが論理演算(A+
B)の処理を行い、他方のニューロン22は実質的に作
用しない。すなわちニューロン2lは例えばW,−1、
Wz = 1 ,θ−1に設定され、 AW,+BW,≧1 ?時、出力データ「l」を出力する。一方ニューロン2
2は、例えば、W■−0、W4−0、θ=1に設定され
、したがって常に、 AW2 + B Ws < 1 であり、閾値θを越えることはなく、出力データ「0』
を出力する。
しかしてニューロン21は、データA,Bの少なくとも
一方が「1」の時、出力データr1,を出力し、本実施
例のニエーラルネットワークは、論理演算(A+B)を
実行する。
第25図(b)は第8実施例を示し、この実施例は、学
習の結果(AeB)の論理演算を実行するに到ったニュ
ーラルネットワークを示すものである。この構成は2N
のニエーラルレイヤ20、30を有し、初段のニューラ
ルレイヤ20にはニューロン2l、22が設けられ、ま
た後段のニューロン30には二ューロン31、32が設
けられる。初段のニューラルレイヤ20のニューロン2
l、22には、データAおよびBが入力される。
論理演算(AI8)は、(XB+AB)と展開され、ニ
ューラルレイヤ20において、ニューロン21が(AB
)の処理を行い、ニューロン22が(AH)の処理を行
う。すなわちニューロン21は、例えばW+ =  1
,Wz =1、θ−1に設定され、 AW+ +BW,≧1 の時、出力データ「l」を出力する。一方、ニューロン
22は、例えばW,−1、W.−−1、θ=1に設定さ
れ、 AWt +BW4≧1 の時、出力データ「1」を出力する。
ニューラルレイヤ30のニューロン31は、(AB+A
B)の処理を行い、例えばW,=1、W,=L θ=1
に設定され、ニューロン21の出力をYI1ニューロン
22の出力をYtとするとY + Ws + Y ! 
Wh≧1 の時、出力「l」を出力する。一方ニューロン32は実
質的に作用しない。
しかしてニューロン31は、データA,Bの一方のみが
rlJO時出力データ「1」を出力し、両者が共に「l
」または「0」の時出力データ「0」を出力し、本実施
例のニューラルネットワークは、論理演算(A611B
)を実行する。
第25図(c)は第9実施例を示し、この実施例は、学
習の結果(A+B)Cの論理演算を実行するに到ったニ
ューラルネットワークを示すものである。この構成は2
層のニューラルレイヤ20、30を有し、初段のニュー
ラルレイヤ20にはニューロン21、22、23が設け
られ、また後段のニューロン30にはニューロン31、
32、33が設けられる。初段のニューラルレイヤ20
のニューロン2L22、23には、データA, Bおよ
びCが入力される。
ニューラルレイヤ20において、ニューロン21は(A
+B)の処理を行い、ニューロン22は実質的に作用せ
ず、ニューロン23は入力データCをそのまま出力する
。すなわちニューロン21は、例えばW,=i,W,=
1、W3=0、θ=1に設定され、 A W + + B W 2 + C W z≧1?時
、出力データr1」を出力する。一方、ニューロン22
は、例えば各重みW. 、W, 、W,が0に設定され
るとともに、閾値θが1に設定され、実質的に作用しな
い。またニューロン23は、例えば重みW7=0、W.
=O、W,=1、θ=1に設定され、 A W? 十B Wll + C Wq≧1の時、出力
データ「l」を出力し、その他の時、出力データ「0」
を出力する。
ニューラルレイヤ30のニューロン3lは、ニューラル
レイヤ20のニューロン21、23の出力データに基づ
いて(A十B)Cの処理を行い、例えばWz=1、W1
■=0、W+ 3=1、θ=2に設定され、ニューロン
21の出力をY1、ニューロン22の出力をY2、ニュ
ーロン23の出力をY3とすると、 Y + W + + 十Y t W Iz + Y y
 W l 3≧2の時、出力データ「l」を出力する。
一方ニューロン32、33は実質的に作用しない。
しかしてニューロン31は、データA1Bの少なくとも
一方が「1」でありかつデータCが「1」のとき出力デ
ータr1,を出力し、本実施例のニューラルネットワー
クは、論理演算(A十B)Cを実行する。
ここで本発明の第2の基本理念を解説する。
第7実施例において、データA,Bは1つの作用素r−
4− (OR)Jにより結合されており、この論理演算
(A+B)は、1層のニューラルレイヤ20によって実
行される。
第8実施例においては、データA,Bはre(EX−O
R)Jにより結合されており、この論理演算(AeB)
は(AB+AB)と展開される。
そして初段のニューラルレイヤ20においてXBとAB
が実行され、すなわち作用素rx (AND)」につい
ての論理演算が実行される。次いで、2段目のニューラ
ルレイヤ30において(AB+AIIT)すなわち作用
素r+ (OR)Jについての論理演算が実行される。
しかして、第8実施例の論理演算は2層のニューラルレ
イヤによって実行される。
第9実施例において、データA,Bは1つの作用素r+
(OR)Jにより結合されており、この論理演算は初段
のニューラルレイヤ20によって実行される。その論理
演算結果に対してデータCが作用素rX (AND)J
により結合されており、この論理演算(A十B)Cは2
段目のニューラルレイヤ30によって実行される。しか
して第9実施例の論理演算は2層のニューラルレイヤに
よって実行される。
このように、ニューラルネットワークの処理内容を論理
演算子rANDJ、「OR」で表現した場合、論理演算
子の数、あるいは論理演算の構成に応じてニューラルレ
イヤの層数が増加している。
なお各データの次数は前述した通りであり、その定義に
よると、例えば、論理演算(A69B)を行う第8実施
例において、データA,BをO次とすると、初段のニュ
ーラルレイヤ20の各ニューロン21、22においてそ
れぞれXBとAErの処理が実行され、1次の出力デー
タが2段目のニューラルレイヤ30のニューロンに入力
される。そして2段目のニューラノレレイヤ30におい
て、(AB+AJ)の処理が実行され、2次の出力デー
タが出力される。すなわち、最終出力データは2次であ
り、論理演算(AeB)は、最終出力データの次数から
入力データの次数を引いた数すなわち2層のニューラル
レイヤによって処理されると考えられる。
発明者らは、入力データに対して最終出力データの次数
が何次高いかを判断することにより、ニューラルレイヤ
の層数を決定することができる、つまり、ニューラルレ
イヤの層数は、最終出力データの次数から入力データの
次数をひいた数であると推測した。これが本発明の第2
の基本的な思想である。次数は、前述のようにデータの
抽象度であり、そのデータの有する性質によって定まり
、例えば図形認識において、画素データは0次であり、
端点数、端点座標、分岐数、分岐点数、分岐点座標、ル
ープ数、曲率、変曲点はさらに高次である。例えば分岐
点数のデータを用いて図形認識を行う場合、分岐点数の
次数から画素データの次数をひいた数のニューラルレイ
ヤを設ければよい。
また、画素データから端点データを求める場合、端点デ
ータの次数すなわち抽象度を考慮し、端点データの次数
から画素データの次数をひいた数のニューラルレイヤを
設ければよい。この場合の実施例については第27図お
よび第28図を参照して後述する。
第26図はニューラルネットワークの第10実施例を示
したものであり、この例は学習の結果、入力データA,
B,C,Dを論理演算 leB) e(CeD) に従って処理するように到った場合を示す。なおA,B
,CおよびDは「1」または「0」のデジタル値であり
、この論理演算の結果も「1」または「0」のデジタル
値として出力されるとして説明する。
この実施例は、4つのニューラルレイヤ20、30、4
0、90とを存し、最終段のニューラルレイヤ90は最
終出力データを出力する出力レイヤである。第1のニュ
ーラルレイヤ20は4個のニューロン21、22、23
、24を有し、同様に、第2のニューラルレイヤ30は
4個のニューロン31、32、33、34を、第3のニ
ューラルレイヤ40は4個のニューロン41、42、4
3、44を、出力レイヤ90は4個のニューロン91、
92、93、94を有する。各データA〜Dは、それぞ
れ第1のニューラルレイヤ20の各ニューロンに人力さ
れる。なお、各ニューロンは隣のニューラルレイヤの各
ニューロンに接続されるが、簡単のため、実質的に作用
に関係しない部分の線は、図中省略されている。
各ニューロンは、人力されるデータに対して乗じられる
重みW2と閾値θとを有し、上記(1)式に従い、各入
力データと重みの積の総和が閾値以上の時出力データ「
1」を出力し、この総和が閾値θよりも小さい時出力デ
ータ「0」を出力する。
論理演算(AeB)は、(XB+AB) とHVJされ
、ニューラルレイヤ20において、ニューロン21が(
AB)の処理を行い、ニューロン22が(AB)の処理
を行う。また論理演算(CeD?は、(CD+CD)と
展開され、ニューロン23がCCD)の処理を行い、ニ
ューロン24が(CD)の処理を行う。
すなわちニューロン21は、例えばWt,=−t、W2
■=1、W!!=0、Wta=0、θ=1に設定され、 A W z + + B W 2■+C W z 3 
+D W z s≧1のとき出力データr1,を出力す
る。ニューロン22は例えばWzs=1、Wtb=  
1、Wz’r=O、W2.=O、θ=1に設定され、 AWzs+BWtb+CW27+DW21≧1のとき出
力データrl,を出力する。同様にしてニューロン23
、24の重みWiと閾値θが定められる。
ニューラルレイヤ30のニューロン31は、(AB+A
B)の処理を行い、例えばW!+ = 1 , W3■
一1、W 3 :l = O、W:l4=O、θ=1に
設定され、ニューロン21、22、23、24の出力を
それぞれK,L,MSNとすると、 K W3+ + L Wz■+M W y 3+ N 
W 3 4≧1?時、出力データ「l」を出力する。同
様に、ニューロン33は、(CD十CI5)の処理を行
い、ニューロン23、24の出力の少なくとも一方が「
1」の時、出力データ「l」を出力する。なおニューロ
ン32、34の各重みW8は0に定められ、これらのニ
ューロンは実質的に作用しない。
したがってニューロン3lは(A$B)の結果を出力し
、ニューロン33は(CeD)の結果を出力する。
ニューロン31、32、33、34の出力をそれぞれE
,F,GXHとすると、ニューラルレイヤ40のニュー
ロン4lは(EC)の処理ヲ行い、またニューロン43
は(EC)の処理を行う。すなわち、ニューロン41に
おいて、例えばW.,一−LW4■=0、W4:l= 
l ,W44= O、θ=1に設定され、 EW41+FWA■+G W a z +H W a 
4≧1のとき出力データ「1」を出力する。同様に、ニ
ューロン43は、例えばWas= 1 , W46= 
O ,W4?”  1 , W411= O、θ=1に
設定され、? W 4 5 f F W a b +G
 W a t + H W s e≧1のとき出力デー
タr1,を出力する。ニューロン42、44の各重みW
.はOに定められ、これらのニューロンは実質的に作用
しない。
出力レイヤ90のニューロン9Iは、(EC士EC)の
処理を行い、例えばW,,=1、W9■=0、W,3=
1、Wqa=O、θ;lに設定され、ニューロン4l、
42、43、44の出力をそれぞれP1Q,R,Sとす
ると、 P W 9 1 +Q W 9 Z + R W q 
y + S W 9 a≧1の時、出力データ「1」を
出力する。ニューロン92、93、94は実質的に作用
しない。このように使用目的が限定され、出力データ数
が明確であるならば実質的に作用しないニューロンは省
略可能である。
したがってニューロン91は、(EeG)の結果、すな
h)ち(,60B) e(CeD)+7)結果を出力す
る。
論理演算(AeB)および(([D)における出力デー
タの次数は、上述したように作用素「e(EX−OR)
Jが2つの作用素rAND,と「ORjによって置き換
えられるので、それぞれ2である。したがって、論理演
算(AeB) e(CeD)における出力データの次数
は、4であり、この論理演算は、入力データと同数(4
個)のニューロンを有する4層のニューラルレイヤによ
り確実に処理される。
第27図および第28図に、図形の端点を判断するニュ
ーラルネットワークを示す。
図形の端点のとらえ方は、ここでは、第18図(a)に
示すような3×3コンポリューションにおいて、第7図
(b)(i)〜(νiii)のいずれかのパターンが生
じたときに、中央画素(第18図(a)の画素E)は端
点てあるとする。この端点の判断は、中央画素以外の画
素A−D,F〜1のいずれか1つが図形濃度(例禾ば「
l」)であり、かつ中央両素Eが図形濃度であるときに
「端点」、それ以外のときに「端点でない」とする。
この判断のためのニューラルネットワークは、例えば第
27図のように構成され、この図は木発明の第11実施
例を示す。このニューラルネットワークは、9個のニュ
ーロン21〜29を有する第1のニューラルレイヤ20
と、9個のニューロン31〜39を有する第2のニュー
ラルレイヤ30と、9個のニューロン91〜99を有す
る出力レイヤ90とを備える。画素A〜■のデータは第
1のニューラルレイヤ20に入力される。
第1のニューラルレイヤ20のニューロン21は、画素
Eを除いた画素A−1のうち、画素Aのみが「1」の時
、出力データr1,を出力する。
同様に、ニューロン22、23、24、25、26、2
7、28は、それぞれ画素B,C,D..F,G,H,
rの1個のみが「l」の時、出力データ「1」を出力す
る。したがって画素A−D,F〜Iのいずれか1つが「
l」のとき、ニューロン21〜28のいずれかが出力デ
ータ「l」を出力する。一方、ニューロン29は、画素
Eのデータをそのまま出力する。
第2のニューラルレイヤ30のニューロン3lは、ニュ
ーロン21、29の出力がそれぞれ「1」の時、すなわ
ち画素AとEがそれぞれ「1」の時、出力データ「1」
を出力する。同様に、ニューロン32〜38は、画素B
とEが「l」の時、画素CとEがr1,の時、画素Dと
Eが「1」の時、画素FとEが「1」の時、画素GとE
が「1」の時、画素HとEがr1,の時、画素■とEが
「1」の時、それぞれ、出力データr1」を出力する。
なおニューロン39は、この端点の判断処理に実質的に
関与しない。
出力レイヤ90のニューロン91は、第2のニューラル
レイヤ30のニューロン31〜3日の少なくとも1つが
出力データ「1」を出力する時、すなわち第18図(b
)の(i)〜(νiii)のいずれかのパターンが生じ
た時、出力データ「1」を出力する。この時、中央画素
Eは端点てあると判断される。なおニューロン92〜9
9は、この端点の判断処理に実質的に関与しない。
ここで各画素データA〜■をO次データと考えると、ニ
ューロン9lの出力は3次データであり、端点の判断処
理には3段階の論理演算が施されている。つまり、ニュ
ーラルレイヤ20では、A〜D,F〜■のうちの1つの
みが「1」であるか否かを判断するための論理積(例え
ばニューロン21では、(ABCDFGHT))がとら
れる。ニューラルレイヤ30では、A−D,F−Iのう
ちの1つのみが「1」であり、かつEが「l」であるか
否かを判断するための論理積(例えばニューロン31で
は、(/lcI5FGHT − E))がとられる。ニ
ューラルレイヤ90ではEが「1」であり、かつA−D
,F−1のうちのいずれか1つ「1」であるという論理
和が判断される。
なお、この端点の判断処理に関し、ニューラルレイヤ3
0において、Eが「1」であり、かつA〜D,F〜■の
うちのいずれか1つ「1」であるという論理和をとるこ
とができ、これにより、2層のニューラルレイヤによっ
て端点の判断処理を行うこともできる。しかし、出力デ
ータと入力データの次数の差が3の場合、高々3層のニ
ューラルレイヤを設ければ、端点の判断処理を確実に行
うことができる。
第28図は本発明の第12実施例を示す。この実施例に
おけるニューラルネットワークは、9個のニューロン2
1〜29を有する第1のニューラルレイヤ20と、9個
のニューロン31〜39を有する第2のニエーラルレイ
ヤ30と、9個のニューロン91〜99を有する出力レ
イヤ90とを備える。画素A〜■のデータは第1のニュ
ーラルレイヤ20に入力される。
第1のニューラルレイヤ20のニューロン21は、画素
A−D,F−Iのうちの8個以上が「1」の時、出力デ
ータ「1」を出力する。ニューロン22は、画素A−D
,F−1のうちの7個以上が「1」の時、出力データ「
1」を出力する。同様に、ニューロン23、24、25
、26、27、28は、それぞれ、画素A〜D,F−I
のうちの6個以上、5個以上、4個以上、3個以上、2
個以上、および1個以上が「1」の時、出力データ「1
」を出力する。ニューロン29は画素Eのデータをその
まま出力する。
第2のニューラルレイヤ30のニューロン31は、ニュ
ーラルレイヤ20のニューロン21〜2日のうちニュー
ロン2aのみが「1」を出力する時、出力データ「l」
を出力する。すなわち、ニューロン31は、画素A〜D
,F〜Iのうちの1個のみが「1」の時、出力データ「
1」を出力する。ニューロン32は、画素Eのデータを
そのまま出力する。なおニューロン33〜39は、この
端点の判断処理に実質的に関与しない。
出力レイヤ90のニューロン91は、ニューロン31、
32が共に「1」を出力するか否かを判断するために論
理積をとり、画素A−D,F−1のうちの1つのみが「
1」であり、かつEが「l」である時、出力データ「1
」を出力する。なおニューロン92〜99は、この端点
の判断処理に実質的に関与しない。
しかして、この実施例において、3層のニューラルレイ
ヤによって、端点データが判断されている。
上記第7〜第12実施例において、データの次数はその
データに施された処理内容の数であり、各処理はそれぞ
れのニューラルレイヤによって行われていた。ここで処
理内容の例としては、論理演算子のrAND,、FOR
」、rNAND,、rNOR,であり、rEX−ORJ
およびrEX−NOR.等の場合にはrANDJあるい
は「OR」に変換されなければならない。これは、「E
X−ORJ等はひとつのニューラルレイヤによっては処
理され得ないからである。
なお、処理内容は論理演算子によって表現されるものに
限定されず、出力データの性質によって定められる。
以上のように上記各実施例によれば、良好な細線化図形
を高速で抽出でき、その細線化図形あるいは細線化図形
の特徴量を認識部に入力するので、f!小限のニューロ
ン数による高度の認識処理が可能である。また認識部は
データの抽出度に応じた層構造、データ入力構成である
ため、極めて効率的な構成により所望の認識処理を確実
に実行し得る。これによって、高精度な図形認識が可能
となり、例えば印鑑照合、あるいはプリント配線基板等
の配線の欠けの検査等の品質管理を高精度に行うことが
でき、また人の容姿を細線化データにより処理するよう
構成されたセキュリティシステムを実現することが可能
となる。
〔発明の効果〕
以上のように本発明によれば、細線化データを用い、少
ないメモリ容量で高速かつ、より確実に図形認識を行う
ことができる画像処理装置を得ることが可能となる。
【図面の簡単な説明】
第1図は本発明の実施例を適用した画像処理装置を示す
ブロック図、 第2図は一般的な神経細胞モデルを示す概念図、第3図
は一般的な神経細胞モデルを示す概念図、第4図は処理
部を示すブロック図、 第5図は認識部を示すブロック図、 第6図、第7図は「ひげ」の発生状況を示す概念図、 第8図は2画素幅の樅線を示す概念図、第9図は3×3
の領域に対する第1の判断条件を示す概念図、 第10図〜第13図は順次第2〜第5の判断条件を示す
概念図、 第14図(a)は2画素幅の縦線の処理結果を示す概念
図、 第14図(b)は2画素幅の水平線の処理結果を示す概
念図、 第15図(a)は2画素幅の縦線に1画素付加した図形
を示す概念図、 第15図(b)は2画素幅の水平線に1画素付加した図
形を示す概念図、 第16図(a)は第15図(a)の図形の処理結果を示
す概念図、 第16図(b)は第15図(b)の図形の処理結果を示
す概念図、 第17図(a)は比較例を示す概念図、第17図(b)
は他の比較例を示す概念図、第17図(C)はニューラ
ルネットワークの第1実施例を示す概念図、 第18図(a)は図形処理における3x3コンボリュー
ションを示す図、 第18図(b)は各画素の図形濃度の状態を示す図、 第18図(C)はニューラルネットワークの第2実施例
を示す概念図、 第19図(a)はニューラルネットワークの第3実施例
を示す概念図、 第19図(b)はニューラルネットワークの第4実施例
を示す概念図、 第20図(a)は比較例を示す概念図、第20図(b)
はニューラルネットワークの第5実施例を示す概念図、 第21図(a)は比較例を示す概念図、第21図(b)
はニューラルネットワークの第6実施例を示す概念図、 第22図はモードIの学習を行うニューラルネットワー
クの概念図、 第23図はモード■の学習を行うニューラルネットワー
クの概念図、 第24図は重みの時間的変化を示すグラフ、第25図(
a)はニヱーラルネットワークの第7実施例を示す概念
図、 第25図(b)はニューラルネットワークの第8実施例
を示す慨念図、 第25図(C)はニューラルネットワークの第9実施例
を示す概念図、 第26図はニューラルネットワークの第10実施例を示
す概念図、 第27図はニューラルネットワークの第11実施例を示
す概念図、 第28図はニューラルネットワークの第12実施例を示
す概念図である。 20、30、40、50、90 ・・・ニューラルレイヤ 21〜24、31〜34、41,42 91〜93・・・ニューロン 100・・・認識部(図形認識手段) 200・・・人力部 300・・・画像処理部(細線化データ出力手段) 第  2 図 第 1 図 第3 図 ・−310 第 図 第 図 第 図 C1 C2 第 図 B 第 1o 図 第 図 (i) (Vii) (ii) (Viii) (iii) 第 図 第 2o 図 示 図 第 図 第 図 2〕 第 図 (a) (b) (C) 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. (1)図形を細線化するとともに細線化された画素デー
    タを出力する細線化データ出力手段と、 この細線化データ出力手段に接続され、入力されたデー
    タに所定の重みを乗じたものの総和と閾値との比較結果
    に応じたデータを出力するニューロンが並列的に設けら
    れるとともに、細線化された画素データの抽象度に応じ
    た層構造のニューラルレイヤを有し、この細線化された
    画素データに基づいて図形を認識する手段とを備えた画
    像処理装置。
JP1112821A 1989-04-05 1989-05-06 画像処理装置 Pending JPH02292687A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1112821A JPH02292687A (ja) 1989-05-06 1989-05-06 画像処理装置
AT90906368T ATE159601T1 (de) 1989-05-06 1990-04-25 Datenbehandlungssystem
DE69031621T DE69031621T2 (de) 1989-05-06 1990-04-25 Datenbehandlungssystem
EP90906368A EP0457909B1 (en) 1989-05-06 1990-04-25 Data processing system
PCT/JP1990/000535 WO1990013874A1 (fr) 1989-05-06 1990-04-25 Systeme de traitement de donnees
US08/461,538 US5553196A (en) 1989-04-05 1995-06-05 Method for processing data using a neural network having a number of layers equal to an abstraction degree of the pattern to be processed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1112821A JPH02292687A (ja) 1989-05-06 1989-05-06 画像処理装置

Publications (1)

Publication Number Publication Date
JPH02292687A true JPH02292687A (ja) 1990-12-04

Family

ID=14596378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1112821A Pending JPH02292687A (ja) 1989-04-05 1989-05-06 画像処理装置

Country Status (1)

Country Link
JP (1) JPH02292687A (ja)

Similar Documents

Publication Publication Date Title
US5461574A (en) Method of expressing a logic circuit
CN114743014B (zh) 基于多头自注意力的激光点云特征提取方法及装置
Hedberg et al. A low complexity architecture for binary image erosion and dilation using structuring element decomposition
CN112132207A (zh) 基于多分支特征映射目标检测神经网络构建方法
US5195171A (en) Data processing system
JPH02292687A (ja) 画像処理装置
US5259039A (en) Method of separating specific patterns from pattern space and apparatus therefor
Tolba et al. Image signature improving by PCNN for Arabic sign language recognition
CN116542295B (zh) 一种基于资源复用的卷积神经网络fpga加速器实现方法
JP3998904B2 (ja) 論理回路の設計方法、論理回路の設計支援システム、及びコンピュータ読取り可能な記録媒体
Huang et al. An experimental study: on reducing RBF input dimension by ICA and PCA
Kuo et al. Part family formation through fuzzy ART2 neural network
JP3035106B2 (ja) 大規模情報認識回路
Crespí-Castañer et al. Pruning dense neural networks for efficient edge deployment in internet of things applications
JPH10134017A (ja) ファジー論理ニューラルネットワークモジュール型アーキテクチュア
JPH02300870A (ja) 画像処理装置
JPH02292684A (ja) 画像認識システム
CN117315366B (zh) 基于双分支并行神经网络的图像处理方法
Arcelli et al. Parallel reduction operators for gray-tone pictures
JPH02292686A (ja) 画像処理装置
Famili et al. Genetic-based joint dynamic pruning and learning algorithm to boost dnn performance
JPH02301876A (ja) 画像処理装置
JPH02300868A (ja) 画像処理装置
JP6747305B2 (ja) データ処理装置及びニューラルネットワークシステム
EP0457909B1 (en) Data processing system