JPH02294713A

JPH02294713A - Ｔｏｄカウント信号生成回路

Info

Publication number: JPH02294713A
Application number: JP1114945A
Authority: JP
Inventors: Makoto Yamagata; 良山縣; Suketaka Ishikawa; 石川　佐孝
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-05-10
Filing date: 1989-05-10
Publication date: 1990-12-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ＴＯＤカウント信号生成回路に関し、特に、
情報処理装置における各々の系の時刻計時機構の同期化
を確実に行うことができるＴＯＤカウント信号生成回路
に関するものである。

〔従来の技術〕

情報処理装置においては、処理したジョブに対する課金
，稼働実績管理，タイマ制御などを行うため、時間を測
定する機構として、内部に時刻計時機構（Ｔｉｍｅ−Ｏ
ｆ−Ｄａｙ　ｃｌｏｃｋ　；以下ＴＯＤと略称する）を
備えている。このＴＯＤは、日付と時刻を表示するため
の一連の経過時間を示す２進カウンタであり、一定時間
毎に１が加えられるカウンタとして実現される。例えば
、情報処理装置内に設けられる６４ビットのカウンタを
設け、その５１ビット目に１μ秒毎に１回，１が加算さ
れるカウンタ回路として構成される。このようなＴｏＤ
のカウンタ回路を構成するためには、１μ秒毎のクロッ
ク信号でカウンタを動作させる方法と、カウンタ自身は
情報処理装置のクロック（通常は１μ秒よりも速いクロ
ック）の速度で動作させておき，１μ秒に１回だけカウ
ント動作を行なう方法の２種類の方法が存在する。一般
に、情報処装置の基本クロックは、１μ秒と整数比であ
ることはないので、これらの方法によれば、カウンタは
情報処理装置の他の部分と非同期で動作することになる
。このため、カウンタの出力信号を使う全ての部分に同
期化回路を用意する必要があることになり、物量が多く
なるという欠点がある。

これに対しては、第４図に示すように、基準信号発振回
路１からの１μ秒周期の信号を、同期化回路２により情
報処理装置の夕ロックと同期化し、その出力信号で時刻
計時機構３のカウンタを更新するという方法を採用する
方が望ましい。なお、このような同期化回路の例は、例
えば、特開昭６１−１５１７７１号公報，特開昭６２−
１００８２５号公報に堤案されている。

また、第４図に示すように，情報処理装置内にひとつし
か時刻計時機構３のカウンタが存在しない場合、また、
第５図に示すように、複数の時刻計時機構３ａ，３ｂの
カウンタが存在しても、それらのカウント信号がひとつ
の同期化回路２から送出されている場合には、時刻計時
機構のカウンタの間の同期の問題は発生しない。

しかしながら、第６図に示すように、複数の時刻計時機
構の３ａ，３ｂのカウンタに対して、それぞれに複数の
同期化回路２ａ，２ｂを持つ場合、基準信号発振器１か
らそれぞれの同期化回路２ａ，２ｂまでの信号遅延時間
の差および各同期化回路２ａ，２ｂのそれ自体の回路に
持つ誤差のため、各々の時刻計時機構３ａ，３ｂに対す
るカウント信号の位相を合せることができない。このた
め、カウント信号により動作する各々の時刻計時機構３
ａ，３ｂのカウンタの示す時刻が一致しない場合が発生
するという問題がある。

これに対して、特開昭６２−８５３１８号公報に記載の
ように、不一致となったカウンタを一致させる方式が提
案されている。この方式によれば、不一致となったカウ
ンタを一致させることは可能であるが，不一致を防止す
ることができない。

ところで、また，特開昭６１−９８４２５号公報に記載
されているように、カウンタ動作信号を伝送することに
より、同期ずれを検出することは可能となるが、この場
合も、また、不一致は検出できても，不一致は防ぐこと
はできないという問題がある。

〔発明が解決しようとする課題〕

このように、上述したように、従来の技術によるカウン
タ回路は、複数の同期化回路を有する情報処理装置にて
使用した場合、各々のカウント回路のカウンタの間でカ
ウント値が不一致となるという問題がある。

本発明は、上記問題点を解決するためになされたもので
ある．本発明の目的は，複数の同期化回路を有するようなカウ
ンタ回路において，完全に更新時刻の一致したカウンタ
群を実現するＴＯＤカウント信号生成回路を提供するこ
とにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

上記目的を達成するために、本発明においては、各系が
共通のクロックにより動作する同期化回路を備え、他系
および自系からの略一定周期の同期信号を同期化して同
期信号を生成するＴＯＤカウント信号生成回路において
、同期化回路で同期化した後の同期信号を、自系および
他系の間で相互に送り合い、ＴＯＤカウンタを更新する
同期信号として、自系の同期信号または他系の同期信号
の早く出力された方の信号を選択して出力する同期信号
送出回路を備えたことを特徴とする。

〔作用〕

前記手段によれば、各系が共通のクロックにより動作す
る同期化回路を備え、他系および自系からの略一定周期
の同期信号を同期化して同期信号を生成するＴＯＤカウ
ント信号生成回路において、同期信号送出回路が備えら
れる。

同期信号送出回路は、各系の同期化回路の間で同期化後
の同期信号を相互に送り合い、ＴＯＤカウンタの更新信
号として、自系の同期化後信号または他系の同期化後信
号の早い方を選択して出力し、更新信号によりＴＯＤカ
ウンタを更新する。

これにより、複数の同期化回路を持ったＴＯＤカウンタ
回路であっても、更新時間を一致させることができ、全
てのＴＯＤの値を常に一致させることができる。また、
ある装置系の中の１個が故障等で停止したとしても、他
の装置系の間だけで同期化を行い、動作を続けることが
できる。

〔実施例〕

以下、本発明の一実施例を図面により具体的に説明する
６第１図は、本発明の一実施例にかかるＴＯＤカウント信
号生成回路の構成を示すブロック図である。第１図を参
照して説明する。基準信号発振器１から供給されるＴＯ
Ｄカウンタ更新用の基準信号は、２出力に分けられそれ
ぞれ、Ａ装置系のカウント信号生成回路１０およびＢ装
置系のカウント信号生成回路２０に送られる。Ａ装置系
およびＢ装置系は、一体となってひとつの情報処理装置
として動作する場合と、それぞれが独立した情報処理装
百として動作する場合の両方の動作モードで動作される
。更に、Ａ装置系およびＢ装置系のそれぞれの装置が動
作中にも、その動作モードを切り替えられる。

情報処理装置では、一般に，装置全体が単一のクロック
信号に同期して動作する同期式の制御方式により動作す
るので、Ａ装置系およびＢ装置系の装置が一体となって
動作する場合に備えて、双方の装置系は、同一のクロッ
ク（周波数および位相とも等しいクロック）で動作させ
る。このような構成の情報処理装置においては、ＴＯＤ
カウンタはＡ装置系およびＢ装置系の両方に備える必要
があり、それをカウントアップする同期信号を作る周期
化回路も両系に持つことが望ましい。

このように同期化回路を両系に持つ場合，２個の同期化
回路に対して同一の基準信号源からの信号を与え，同一
のクロックによって同期化したとしても，１サイクルの
同期化誤差が発生するのを避けることができない。更に
、基準信号源から同期化回路までの信号伝播遅延時間の
差が大きい場合、その差による影響で周期化された信号
の位相は、１サイクルより大きく、ずれる可能性がある
。

このような信号によりＴＯＤカウンタの更新を行なうと
，Ａ装置系とＢ装置系のＴＯＤカウンタの更新時聞が異
なってしまう。この状態では、Ａ装置系とＢ装置系が単
一の情報処理装置として動作する場合に、ふたつの異な
った時刻を示す可能性のあるＴＯＤカウンタ回路が存在
することになり、動作に矛盾を起こす可能性がある。

このため、本実施例のＴＯＤカウント信号生成回路では
、Ａ装置系のカウント信号生成回路１０およびＢ装置系
のカウント信号生成回路２０を設け、ＴＯＤ更新信号の
不一致が発生しないようにするため、次の処理を行なう
。

■同期化後の信号を他の装置系へ送る。

■送った信号が他の装置系に到着した時とほぼ同期する
ように同期信号を遅延して、自系のＴＯＤ更新信号を発
生する。

■自系へのＴＯＤ更新信号を送るより早く、他系から同
期化信号が送られてきたら、自系の同期化後信号は無視
して、送られた他系からの同期信号でＴＯＤ更新信号を
発生する。

このような処理の動作を行うカウント信号生成回路１０
．　２０が，Ａ装置系，Ｂ装置系にそれぞれ対応して設
けられる。第１図のブロック図は、このようなカウント
信号生成回路が中心に示されている。

Ａ装置系のカウント信号生成回路１０においては，基準
信号発振器ｌから送られた基準信号は、同期化回路１２
により装置のクロック（Ａ装置系クロソク）に同期した
信号に変換され、微分回路１３によりパルスに変換され
る。このパルスにより、受付可能表示フリップフロツプ
Ｃ以下、受付ＦＦと略称する）　１４をセットする。ま
た、このパルスは遅延回路１５を通してＡＮＤゲート１
６に入力される。

ＡＮＤゲート１６の他の一方の入力には、受付ＦＦ１４
の出力信号が入力され．ＡＮＤゲート１６の出力は、他
系への更新信号として送出されると共に、遅延回路１７
へ入力される。遅延回路１７の遅延時間は、他系へ送出
した更新信号が他系の装置に到着した時とほぼ同期する
ように信号を遅延する時間に設定する。すなわち、遅延
回路１７の遅延時間は、Ａ装置系とＢ装置系の間の信号
伝播遅延時間に等しくする。遅延回路１７からの出力は
、ＯＲゲート１８に入力される．ＯＲゲート１８のもう
一方の入力は他系からの更新信号が入力される。ＯＲゲ
ート１８の出力は、ＡＮＤゲート１９の一方の入力端に
入力され、他方の入力端から入力されている受付ＦＦ１
４の出力とＡＮＤされた信号がＴＯＤ更新信号として使
われる。また、このＴＯＤ更新信号で、受付ＦＦ１４が
リセットされる。

なお、Ｂ装置系のカウント信号生成回路２０の構成も、
図から明らかなように、Ａ装置系のカウント信号生成回
路１０の構成と同様な構成である。Ｂ装置系のカウント
信号生成回路２０における同期化回路２２，微分回路２
３，受付可能表示フリップフロップ２４，遅延回路２５
，ＡＮＤゲート２６，遅延回路２７，ＯＲゲート２８、
およびＡＮＤゲート２９は，それぞれ、Ａ装置系のカウ
ント信号生成回路１０における同期化回路１２，微分回
路１３，受付可能表示フリップフロップ１４，遅延回路
１５，ＡＮＤゲート１６，遅延回路１７，ＯＲゲート１
８，およびＡＮＤゲート１９に対応する。

次に、このように構成されたＴＯＤカウント信号生成回
路の動作について説明する。

第２図および第３図は，本発明の一実旅例にかかるＴＯ
Ｄカウント信号生成回路の動作を説明するタイミングチ
ャートである。

まず、第２図を参照して、Ａ装置系とＢ装置系の間で、
同期化された信号の位相差がなかった場合の動作につい
て説明する。基準信号発振器１から送られた基準信号は
同期化され、微分回路１３，２３により微分されてパル
ス化される。微分回路１３，２３の出力のパルスは、ま
ず、受付ＦＦ１４，２４をセットすると共に、遅延回路
Ｉｓ，　２５により遅延されて出力される。ここでは、
両方の装置系の間で位相差がない場合を考えているので
、受付ＦＦ１４，２４は，両系とも同時にセットされる
。Ａ装置系では、遅延回路１５による遅延時間の後、受
付ＦＦ１４の出力は“１″であるので、ＡＮＤゲート１
６の出力が得られ、この出力がＢ装置系への更新信号と
して出力されると共に、遅延回路１７で更に遅延される
。遅延回路１７の遅延時間後、遅延回路１７から信号が
出力されるのと同時に、Ｂ装置系のＡＮＤゲート２６か
らの更新信号が到着するので、○Ｒゲ一ト１８の入力は
同時に′゛１”となる。その時点でも依然として受付Ｆ
Ｆ１４の出力は″１”であるため，ＯＲゲート１８の出
力がＡＮＤゲート１９から出力され、ＴＯＤカウンタを
更新する更新信号として出力される。この更新信号（Ａ
ＮＤゲート１９の出力）により受付ＦＦ１４がリセット
され、初めの状態に戻る。このようにして、同期化され
た信号の位相差がなかった場合には、そのまま位相差の
ない信号が、更新信号として得られる。

次に、Ａ装置系のカウント信号生成回路１０の同期化後
信号が，Ｂ装置系のカウント信号生成回路２０の同期化
後信号よりも早い場合について説明する。この場合のタ
イムチャートを第３図に示す。

第３図を参照すると、Ａ装置系の微分回路１３の出力信
号が、Ｂ装置系の微分回路２３の出力信号より早いため
、Ａ装置系の受付ＦＦ１４が先にセットされ、それに遅
れてＢ装置系の受付ＦＦ２４がセットされる。その後両
系とも、遅延回路１５．　２５により同じ遅延時間だけ
遅らされて、ＡＮＤゲート１６，２６棒蝙他系へ更新信
号を発行する。この信号も、Ａ装置系のＡＮＤゲート１
６の出力が先に発生される。Ａ装置系では、遅延回路１
７の遅延時間だけ遅らせて、更新信号としてＯＲゲート
１８の一方の入力端に与えられる。この時点ではＢ装置
系のＡＮＤゲート２６から発生された更新信号は、まだ
Ａ装置系のＯＲゲート１８には到着していないので、Ｏ
Ｒゲート１８の入力は，一方だけの１１１”となる。

ＯＲゲート１８の出力は、前述した位相差のない場合と
同様に、ＡＮＤゲート１９を通してＴＯＤカウンタの更
新信号となる。また、この更新信号は受付ＦＦ１４をリ
セットする。その後遅れて、Ｂ装置系のＡＮＤゲート２
６から更新信号が送られても、受付ＦＦ１４がリセット
されているため、ＡＮＤゲート１９の出力には、更新信
号が出力されず、２回更新信号が出力されることはない
。

一方、Ｂ装置系では、遅延回路２７からの出力である更
新信号が出力される以前に、Ａ装置系のＡＮＤゲート１
６からの更新信号が到着し、ＯＲゲート２８に入力され
るので、ＯＲゲート２８から出力信号が得られ、受付Ｆ
Ｆ２４が′゛１”にセットされているので、そのままＡ
ＮＤゲート２９を通してＴｏＤカウンタの更新信号とな
る。また，この更新信号は受付ＦＦ２４をリセットする
。このＡＮＤゲート２９から出力さ九る更新信号は、遅
延回路１７の遅延時間がＡ装置系およびＢ装置系の間の
信号伝播遅延時間が等しいため、Ａ装置系の更新信号と
同一の位相となっている６その後，Ｂ装置系の遅延回路
２７から更新信号が出力されて、ＯＲゲート２８に入力
されるが、受付ＦＦ２４がリセットされているので、そ
の信号は更新信号としては出力されず，使用されない。

ところで、上述の場合とは逆に、Ａ装置系の同期化後信
号がＢ装置系の同期化信号よりも遅い場合にも、同様な
動作により位相の一致した更新信号が出力される。すな
わち、Ａ装置系とＢ装置系は対称なので、この場合には
、上述の場合において、Ａ装置系とＢ装置系が逆になっ
た場合と同じであり、同様にして位相の一致した更新信
号が出力される。

また、一方の装置系の動作が停止しているような場合で
も，他系からの同期信号が送出されなくなるだけなら、
自系の更新信号だけで動作するようになるので、特別な
作業を行なうことなく動作を継続できる。

以上に説明した実施例では、２台の装置系の同期化につ
いてのみ説明したが．ＯＲゲート１８．　２８の入力数
を増やして他系から発生される更新信号を受け、また、
ＡＮＤゲート１６．　２６から出力される他系への更新
信号を、他の全ての装置系へ分配することにより、同様
に３台以上の装置系の間においても、位相の一致した更
新信号を得ることができる。

以上，説明した本実施例の要点をまとめれば、次のよう
になる，すなわち、（１）各系が共通の夕ロックにより動作する同期化回路
を備え、他系および自系からの略一定周期の同期信号を
同期化して更新信号（同期信号）を生成するＴＯＤカウ
ント信号生成回路において、更新信号を送出するカウン
ト信号生成回路が備えられる．（２）カウント信号生成回路は、各系の同期化回路の間
で同期化後の更新信号（同期信号）を相互に送り合い、
ＴＯＤカウンタの更新信号として、自系の更新信号また
は他系からの更新信号の早い方を選択して出力し、更新
信号によりＴＯＤカウンタを更新する。

（３）自系の更新信号と他系から更新信号の位相が大き
くずれたとしても、ＴＯＤカウンタのカウント値には誤
差が累精されないように、遅延回路１７．　２７を備え
て、自系の更新信号の前後のある一定期間の間だけ他系
からの更新信号の送出することとし，それ以外の時に他
系からの更新信号を受け付けた時には、受付ＦＦ１４．
２４の制御により更新信号を送出しない。

（４）カウンタ信号生成回路の同期化回路は，情報処理
装置のクロックとは非同期のカウンタ更新信号を、クロ
ックに同期した信号に変換して出力する。

（５）クロックに同期化されたＴＯＤカウンタの更、匁
稈号は、遅延回路１５．　２５により一定の遅延の後に
，他系へ送出される。

（６）自系から送出した同期化後の更新信号が他系へ到
着し、当該更新信号が他系のＴＯＤカウンタを更新する
時点まで、自系における当該更新信号を遅延させた信号
により、自系のＴＯＤカウンタを更新する。

（７）その間に他系よりの更新信号を受信した時には、
自系で遅延している更新信号を待たずに、他系からの更
新信号を使って、自系のＴＯＤカウンタを更新する。

（８）これにより、複数の装置系の同期化回路の間で同
期化誤差があったとしても、ＴＯＤカウンタの更新は同
期して行なうことができる。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように、本発明のＴＯＤカウント信号生
成回路によれば、複数の同期化回路を持ったＴＯＤカウ
ンタの更新回路であっても、更新時間を一致させること
ができ、全てのＴＯＤの値を常に一致させることができ
る。また、複数の装置系の中の１個が故障等で停止した
としても、故障の装置系を除いた装置系の間において同
期をとることができ、その間で同期して動作を続けるこ
とができる。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかるＴ．ＯＤカウント
信号生成回路の構成を示すブロック図、第２図および第
３図は、本発明の一実施例にかかるＴＯＤカウント信号
生成回路の動作を説明するタイミングチャート、第４図，第５図，および第６図は、従来における同期化
回路と時刻計時機構との間係を説明する図である。図中，１・・・基準信号発振器、２・・・同期化回路、
３，３ａ，３ｂ・・・時刻計時機構，　１２．　２２・
・・同期化回路、１３．　２３・・・微分回路、１４，
　２４・・・受付可能表示フリップフロップ、１５．　
２５・・・遅延回路、１６．　２６・・・ＡＮＤゲート
、１７．　２７・・・遅延回路、１８．　２８・・・Ｏ
Ｒゲート、１９．　２９・・・ＡＮＤゲート。埠１閏築２回傭３回笛回鴨５回第６図３ａ

Claims

【特許請求の範囲】

１、各系が共通のクロックにより動作する同期化回路を
備え、他系および自系からの略一定周期の同期信号を同
期化して同期信号を生成するＴＯＤカウント信号生成回
路において、同期化回路で同期化した後の同期信号を、
自系および他系の間で相互に送り合い、ＴＯＤカウンタ
を更新する同期信号として、自系の同期信号または他系
の同期信号の早く出力された方の信号を選択して出力す
る同期信号送出回路を備えたことを特徴とするＴＯＤカ
ウント信号生成回路。