JPH02294766A - フォールトトレラントシステム及び該システムの構築方法 - Google Patents

フォールトトレラントシステム及び該システムの構築方法

Info

Publication number
JPH02294766A
JPH02294766A JP2093311A JP9331190A JPH02294766A JP H02294766 A JPH02294766 A JP H02294766A JP 2093311 A JP2093311 A JP 2093311A JP 9331190 A JP9331190 A JP 9331190A JP H02294766 A JPH02294766 A JP H02294766A
Authority
JP
Japan
Prior art keywords
network
omega
networks
parallel
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2093311A
Other languages
English (en)
Other versions
JPH0715672B2 (ja
Inventor
Yarsun Hsu
ヤースン・スウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02294766A publication Critical patent/JPH02294766A/ja
Publication of JPH0715672B2 publication Critical patent/JPH0715672B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/104Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105ATM switching elements
    • H04L49/106ATM switching elements using space switching, e.g. crossbar or matrix
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1553Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5625Operations, administration and maintenance [OAM]
    • H04L2012/5627Fault tolerance and recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明はフォールトトレラントシステムに関するもので
ある。
B.従来の技術及びその課題 コストの減少及びより高い効率の両方の利益を確保しな
がら非常に大きな計算能力を提供するだめの方法として
並列処理は広く用いられている。
実時間の応答及び並列処理の莫大なデータセットの処理
を利用するタスクには、たとえば次のようなものがある
。天気予測、.マップ作成、空気力学シミュレーション
、化学反応シミュレーション、画像強調、音声認識、航
空交通管制などである。
このようなシステムでは、全て、複数のプロセッサが相
互に接続され、各々が様々な機能を同時に遂行する。そ
のようなシステムを作動させるためには、これらの複数
のプロセッサと、たとえばメモリモジュールの如き他の
装置とをネットワークする必要がある。
そのような相互接続手法においては,接続されたノード
間で高速かつ融通性のある通信(コネクション)を行う
必要がある。ネットワークにノードをたくさん接続すれ
ばするほど、全てのノード間で相互接続を行うことが困
難になってくる。ネットワークにおけるノードの数が増
えるにつれて、1つのノードと他のノードとの直接的な
接続は禁止されるようになってくる。並列処理の場合、
各プロセットと各メモリモジュールとの間で直接的なコ
ネクションを提供することは経済的な側面及び設計選択
の側面の双方により非現実的である。
ネットワーク機構に関する別の面からの要望はフォール
トトレラントであることである。このことにより、ネッ
トワークにおけるいずれかのリンクがダウンした場合に
ネットワークトラヒツク及び通信を継続することを保証
するために動作するバックアップネットワーク又は並列
ネットワークが存在することが要請される。
オメガ、ベースライン(base l ins)、デル
タ(A=B=2) 、一般化されたキューブ(gene
ralizedcube)、間接2進Nキューブ(in
direct bfnaryN−cube) 、シャツ
フル交換(shuffle exchange)及びS
W−Banyan ( S = F = 2 )のよう
な多くのネットワークが並列処理ネットワークシステム
において使用されている。これらのネットワークは全て
トボロジー的には等価である。これは、Sigel,I
I.J., Hsu. W.T及びJeng+ ’によ
る”AnIntroduction to the M
u1tistage Cube Familyof I
nteroconnectfon Networks,
 ”(Journal ofSuper comput
ing,第1巻、第1号、1987年)に述べられてい
る。
ネットワークに接続された全ての装置への全てのプロセ
ッサによるアクセスを実現するため、ネットワークは交
換ボックス(S轄itching box)を使用する
。このような交換ボックスの設計は当業者には知られて
いる。
ところで、並列に動作するネットワークとして同一構成
のものを使用する従来のフォールトトレラントシステム
では,交換ボックスに障害が発生した場合におけるトラ
ヒツク負荷の変動の分配の不均一性の度合が大きいため
にデータ通信の高速性及び効率の点で問題がある。
本発明はこの問題を解決することを目的としている。
C.課題を解決するための手段 この目的を達成するため、並列に動作する複数のプロセ
ッサを相互接続するために互いに並列に動作する第1及
び第2のマルチステージネットワークを有する本発明の
フォールトトレラントシステムは、上記第1のマルチス
テージネットワークが等価的オメガ構成で配置されかつ
上記第2のマルチステージネットワークが等価的逆オメ
ガ構成で配置されることを特徴としている。
また、並列に動作する複数のプロセッサを相互接続する
ために互いに並列に動作する第1及び第2のマルチステ
ージネットワークを有するフォールトトレラントシステ
ムを提供する本発明の方法は、(a)  上記第1のマ
ルチステージネットワークを等価的オメガ構成に変換す
るステップと、(b)上記第2のマルチステージネット
ワークを等価的逆オメガ構成に変換するステップと、(
c)  上記等価的オメガ構成及び上記等価的逆オメガ
構成を並列に動作させるステップと、 を有することを特徴としている。
本発明の方法及びシステムはネットワークが等価的オメ
ガネットワークとして構成できるような任意の並列ネッ
トワークに適用することができる。
ネットワークはいずれも等価的オメガ構成において機能
する又は配列されるオメガに変換することができる。こ
れは本発明の並列ネットワークの一方の逆オメガ構成に
ついてもあてはまる。
したがって本発明の方法において、第1及び第2のマル
チステージネットワークは、たとえば、オメガ(ome
ga)ネットワーク、ベースライン(baselins
)ネットワーク、デルタ(a=b=2)ネットワーク、
一般化されたキューブ (generalized cube)ネットワーク、
間接2進(indirect bjnary)ネットワ
ーク、シャツフル交換(shuffle exchan
ge)ネットワーク、SSW−banyan(S=S=
2)ネットワークのいずれであってもよい。
以下、本発明の作用を実施例とともに説明する。
D.実施例 第1図には,共有メモリを有する並列フォールトトレラ
ントシステムlOが示されている。システム10は並列
に動作する交換網4及び6を含む。
これらの交換網は複数のプロセッサ2もしくは複数のメ
モリモジュール8又はその双方の間の相互接続交換網と
して機能する。このシステムにおいては、どのプロセッ
サも他のプロセッサからのアクセスとは無関係に任意の
メモリモジュールをアクセスすることができる。たとえ
ば、このネットワークシステムの1つの実施例において
、2つのネットワークのうちの一方が複合可能なメッセ
−ジの処理を任命され、他方が複合不可能なメッセージ
の処理を任命されているとする。しかしながら、一方の
ネットワークに障害が発生した場合に他方のネットワー
クが双方のネットワークのトラヒツクを処理できるよう
、いずれのネットワークも両方のタイプのメッセージを
処理することができる。これは、本質的に、当該技術分
野で知られている並列構成のフォールトトレラントネッ
トワークの1つのタイプの動作である。本発明は一殻的
にはNがシャツフルないしは組替え(shuffle)
すべき入力の数であるようなlogzN個のステージを
有する並列ネットワークに適用される。
第2図はネットワークを1つだけ有する(したがってフ
オーノレトトレラントではない)システム20を示す図
である。交換網22にブレークダウン又は障害が発生し
た場合、システム20は動作することができないゆとい
うのはプロセッサとメモリモジュールとの間のデータフ
ローが維持されなからである。ブレークダウンには様々
な形式のものがある。たとえば、欠陥のある交換ボック
ス、切断されたコネクション、不良コネクションなどが
ある。
第3図はネットワーク30a及び30bを有するシステ
ム30を示す図である。システム30はネットワーク経
路(又はリンク)が完全な組替え構成(perfect
 shuffle configuration)で分
配されるような8つのブロセウサ及び8つのメモリモジ
ュー゜ルを有するオメガネットワークの形式でシステム
10がいかにして組立てられるかを示す特定の例である
。この3ステージ、8プロセッサ、8メモリモジュール
のシステム30は1つの構成例にすぎないことに留意さ
れたい。本発明のシステム及び方法は任意のlog.N
ステージネットワークについて{幼く。
オメガネットワークにおいては,交換ボックス64ない
し70及び対応する交換ボックス64″ないし70′で
ステージ1が構成され、交換ボックス72ないし7日及
び対応する交換ボックス72゛ないし78′でステージ
2が構成され、交換ボックス80ないし86及び対応す
る交換ボツクス80゛ないし86゛でステージ3が構成
される。
各交換ボックスは2つの人力及び2つの出力を有する。
負荷分配の計算において、いずれかの入力で受取られた
メッセージはいずれかの出力に均等な機会で経路指定し
うるちのお仮定した。
システム30においては,プロセッサ32ないし46は
第1のオメガネットワーク30aを介してメモリモジュ
ール48ないし62に接続される。
第3図のネットワーク30bにおいては、第2のオメガ
ネットワークがフォールトトレラントを保証するためネ
ットワーク30aに並列に接続されている。交換ボック
ス64ないし86及び64゛ないし86”によって各プ
ロセッサが各メモリモジュールへのアクセス権を有する
ことが保証される。参照文字Lは各自のデータラインな
らびに入力ボート(A,C)及び出力ボート(B,D)
を介して各交換ボックスに入る又は交換ボックスから出
ていく単位時間当りのトラヒツク量の等しい負荷を表わ
している。ネットワーク30a及び30bの双方で、こ
れらの負荷は障害又はブレークダウン状態が存在しない
場合には均等に分配されるということがわかる。この例
では、プロセッサの要求は全てのメモリモジュールにわ
たって均一に分配されるものと仮定した。
これに対し、第4図はブレークダウンが生じた場合にお
ける並列ネットワーク30a及び30bの動作を示す。
第4図のネットワーク30a及び30bでは、交換ボッ
クス66の“゜X′”はそれが故障していることを表わ
している。この場合、データが交換ボックス66を介し
て伝送されることはなく、プロセッサ34及び42はメ
モリモジュール48ないし62とは通信することができ
ない。
このシステムは第4図における同一のオメガネットワー
ク30bと並列に走行しているので、交換ボックス66
を介するトラヒツクは交換ボックス66゛を介して再割
当てされる。したがって、交換ボックス66゛を介して
伝送される負荷は実質的に倍になる。これは第4図の交
換ボックス66′の人力及び出力のところの゛2L゛゜
で示されている。かくして、ネットワーク30bはトラ
ヒックのフローに関してもはや均等な分配を有していな
い。
第4図のネットワーク30bにおいて、“L゜゜や“″
2L′゜などの負荷指数で示されるようにトラヒックの
分配は均一ではない。ネットワーク30bのステージl
では、交換ボックス66”から出るトラヒツクは両方の
出力からそれぞれ2Lてある。ステージ】の他の全ての
交換ボックスはLの出力負荷を有する。ステージ2では
、交換ボックス76′及び78゛は各出力ボートを介し
て1.5Lの出力負荷を有する。この1.5という係数
は交換ボックス72′及び74″からの出力よりもさら
に2分の1だけ多いことを意味する。ネットワーク30
bのステージ3の出力負荷は均一である。
ネットワークにおいては各ステージの負荷はできるだけ
均一であることが好ましいので、以上に示したような均
一でない負荷は望ましくない。負荷の均一性によって、
トラヒツクがどの交換ボックスにも分配されれば、より
高速でより効率的なデータ伝送が保証される。
第5図はネットワーク30aのステージ2の交換ボック
ス76においてブレークダウンが生じた場合におけるシ
ステム30の動作を説明する図である。交換ボックス7
6がブレークダウン又は故障すると、その交換ボックス
を介して関連するプロセッサ又はメモリモジュールに伝
送すべきデータの経路はもはや存在しない。これにより
、ネットワーク30aのステージ1における交換ボック
ス66及び70を介するトラヒック負荷が減少する。交
換ボックス66及び70への入力は交換ボックス66が
動作不能なのでそれぞれ1.OLだけ減少する。
ネットワーク30a及び30bの間の合計の負荷の差異
はλOLである。第5図のネットワーク30aの負荷は
交換ボックス66において合計I.O L (0.5 
L+0.5 L)だけ減少するので、ネットワーク30
bを介するトラヒツク負荷は対応する量だけ増加しなけ
ればならない。これは交換ボックス66゛への人力にお
いて示されている。ここで、これらの入力は各人カボー
1−A及びCに対してそれぞれ1.5Lである。これは
合計1.OL(各ポートにつき0.5L)の負荷の増加
であり、ネットワーク30aを介する負荷の減少に等し
い。
同じことは交換ボックス70及び70′にもあてはまる
第5図に示すようにネットワーク30aの交換ボックス
76における障害による負荷の増加があるため、ネット
ワーク30bはもはやその通信1・ラヒツクについて均
一な分配を持たない。これはネットワーク30bの3つ
のステージの各々における出力についての不均一性でわ
かる。特に第3ステージでは、交換ボックス80゛及び
82′の各出力が1.5Lてあり、交換ボックス84゛
及び86′の各出力がLとなっている。
次に第6図を参照する。第6図では、システム30はネ
ットワーク30aのステージ3の交換ボックス82にお
いてブレークダウン又は障害が存在する。これまでの2
つの障害の例のように、全てのプロセッサ及び全てのメ
モリモジュールの間の通信を維持することを保証するた
め、トラヒツクはネットワーク30bを介して再経路指
定されなければならない。ネットワーク30bの交換ボ
ックス82′における不均一な量のトラヒック負荷によ
ってトラヒツクフローはもはや均一でなくなる。
本発明に従って、第7図においてシステム3Iは所与の
どの交換ボックスにもトラヒックを分配して、ネットワ
ークの全体にわたってより均一なトラヒツクフローパタ
ーンを確立する。システム31は、いずれかの交換ボッ
クス又はリンクにブレークダウン又は障害が生じた場合
に、フォールトトレラントを提供するため.並列に動作
する。
しかしながら、システム30とシステム3Iとの違いは
、第7図においてネットワーク3lbがネットワーク3
1aと同じではないことである。ネットワーク3lbは
逆(逆転された)オメガネットワークとして定義される
。この新しいデザインは第1のネットワークにおける交
換ボックスにブレークダウンが存在する場合にも生じる
増加したトラヒツク負荷を第2のネットワークの複数の
交換ボックスに分配する。これを行うにあたり、トラヒ
ックフローが第2のネットワーク全体にわたってより均
一に分配され、したがってシステム全体のデータ伝送の
効率と正確さの両方が改善される。
第7図に示すシステム31は第4図に示すシステム30
aと対比することができる。第7図のネットワーク31
aでは、第4図のネットワーク30aと同様に、ステー
ジlの交換ボックス66に障害が存在する。しかしなが
ら、第7図のネットワーク3lbに示す第2のネットワ
ークに振り向けるべき増加したトラヒック負荷は第4図
のネットワーク30bの場合に比べてステージI及びス
テージ2を介して不均一性はより小さくなっている。第
7図のこの逆オメガネットワーク3lbは増加したトラ
ヒツク負荷を交換ボックス64′及び68゛で受諾する
。したがって、第2ステージではトラヒックフローはそ
の4つの全ての交換ボックス72゜ないし78”にわた
って既により均一に分配されている。ネットワーク3l
bの第3ステージでは、出力トラヒツクフローだけでな
く入力トラヒックフローも均一かつ同一である。
これは第4図に示すような2つの同一のオメガネットワ
ークが並列に使用された場合とは異なる。
既に説明したように、第4図のネットワーク30bのト
ラヒツクフローはそのステージ全体にわたる均一性はな
く、第3ステージで均一に近づいているにすぎない。ネ
ットワークのデザイン及びアーキテクチャの最終目標は
、正確でしかも効率的なデータ伝送及び通信を保証する
ためにできるだけ均一なトラヒツクフローを提供するこ
とにある。
第8図に示すシステム30は第5図に示すシステム30
と同様に、ステージ2の交換ボックス76において障害
を有する。再び第8図のネットワーク3lbにおいて逆
オメガデザインを用いることによって、第5図のネット
ワーク30bで説明したトラヒツクの不均一性の問題が
ほとんど解決されている。第2のステージの交換ボック
スの障害が発生した場合は、トラヒツク負荷の分配は第
1のステージの交換ボックスの障害の場合よりもずっと
破壊的である。この様子は第5図に示されている。
第8図のネットワーク3lbにおいて逆オメガを使用す
ることによって、トラヒック負荷は第1ステージの出力
から第3ステージの入力まで均一である。第3ステージ
の出力は第5図のネットワーク30bの場合よりも十分
に均一である。
システム30を構成するネットワークの入力及び出力に
おける合計の負荷は均一でなければならないということ
に再び留意されたい。このことは、合計8Lの入力及び
8Lの出力が存在することを意味する。したがって1つ
のネッ1・ワークにおいて1つの交換ボックスの障害が
存在しかつトラヒツクを第2のネットワークを介して再
経路指定しなければならない場合は、システムの合計の
負荷は影響を受けない。第8図において、ネットワーク
31aの交換ボックス76の障害によって交換ボックス
66では負荷係数が1だけ減少し、交換ボックス70で
も負荷係数が1だけ減少することがわかる。しかしなが
ら、システムの合計の入力及び出力の負荷はトラヒック
の再経路指定が存在するかどうかにかかわらず依然とし
て同じである。
同じことはネットワークの出力についてもあてはまる。
どの交換ボックスにも障害が存在しない場合は各ネット
ワークの合計の出力は8Lである。
障害の際には、合計の出力は1つのネットワーク当り8
Lの出力に等しいのであるが、その分配が異なるのであ
る。これは第8図のネットワーク31aにおける交換ボ
ックス80出力のIL及び交換ボックス82の出力のI
Lの減少にみられる。
この合計2Lの減少は第8図のネットワーク3130b
の出力に分配される。この分配は第5図の場合に比べて
より均一である。何故なら第5図では交換ボックス80
’及び交換ボックス82゜の出力ポートB及びDだけが
増加されるのに対し、第8図では交換ボックス80”な
いし86゛にわたってその出力が0.5Lだけ増加され
ているからである。
第9図に示すシステム31は第6図のシステム30の状
況と同様に、ステージ3の交換ボックス82に障害が存
在する。しかしながら第9図のネットワーク3lbは逆
オメガネットワーク構成を用いて、この障害状況につい
てのトラヒックフローを分配している。第9図のネット
ワーク31aでは、交換ボックス82の障害によってメ
モリモジュール52及び54の通信が不能となっている
ことがわかる。交換ボックス82を介する伝送を必要と
するトラヒックはネットワーク3lbに示される逆オメ
ガネットワークに再経路指定される。
第9図のネットワーク3lbにおける1・ラヒックフ口
一の分配は第6図のネットワーク30aと同じオメガネ
ットワークが用いられている第6図のネットワーク30
bにおけるトラヒツクの分配に比してより均一であるこ
とが容易にわかる。完全に均一というわけではないけれ
ども(各交換ボックスの入力及び出力の負荷が全て同じ
というわけではないので)、これはより望ましいデザイ
ンである。
第6図のネットワーク30aにおいて交換ボックス82
゛の出力負荷はボートB及びDからの各2Lてあるのに
対し、第9図のネットワーク3lbにおいてはこの2倍
の負荷(2L)は2つの交換ボックス84゛及び86゛
に分配され、しかも各交換ボックスの一方の出力ポート
だけからである。さらに、ネットワーク全体にわたる負
荷の分配は、たとえばステージ2おいてみられるように
、より均一に行われている。第2ステージの交換ボック
スの全ての入力はl、25Lであり、かつその全ての出
力は交換ボックス72゛ないし78゛ ともL及びI.
5Lで同じである。
この分配は完全に均一というわけではないけれども現行
のネットワークシステムにおいて広く行われているよう
な二重の同一ネットワークオペレーションを単に使用す
るだけの場合に比べてより均一な分配を得ることができ
る。交換ボックスに障害が発生した場合には、並列して
動作する第2のネットワークに渡すべき増加したトラヒ
ツク負荷があるために、真に均一な分配を実現すること
はできない。それでも、トラヒツク負荷の分配の均一性
の度合をより高めることによって効率及び通信の正確さ
をより良好にすることは可能である。
以上の図面で説明した例は本発明に基づくオメガネット
ワーク及び逆オメガネットワークを用いる並列ネットワ
ークアーキテクチャを示すものである。オメガネットワ
ークアーキテクチャを使用したのは、交換ボックスに障
害が存在する場合に発生する問題と並列ネットワークア
ーキテクチャに対して本発明により達成される改善との
両方を説明するためである。ここで説明したネットワー
クは全て8プロセッサ、8メモリモジュールのネットワ
ークである。これは説明の簡単のために選択したにすぎ
ない。
ベースライン(baseline)、デルタ(a=b=
2)、一IC化されたキューブ(generaltze
d cube)、間接2進(indirect bin
ary) 、フリツブ(flip)、シャツフル交1j
jj(shuffle exchange)、SSW−
Banyan(S=S=2)のような他のネットワーク
は前掲の文献に示されているようにオメガネットワーク
とトボロジー的には等価である(等価的オメガネットワ
ーク)。これらのネットワークの間のネツトワーク再構
成手法は当業者にはよく知られている。したがって上述
の逆オメガネットワークと等価な構成で別のネットワー
クを動作させることができる。この場合、本実施例と同
じ結果が他のネットワークデザインにおいても得られる
ネットワークはいずれもオメガ/逆オメガデザインと置
換することができる。すなわち、ネットワークのうちの
一方は使用されている他方の逆オメガ構成として再設計
することができる。これにより、オメガ以外のネットワ
ークを用いる並列ネットワーク機構のオペレーションが
提供される。
この場合、本発明に基づく逆オメガデザインの分配上の
効果も維持される。
逆オメガデザインを達成するためには.オメガデザイン
の完全な組替え分配経路(perfectshuffl
e distribution path)を逆にする
ことが必要である。オメガデザインにおけるネットワー
ク接続の分配は次のように表わすことができる。
=2i+1−N()  ≦i≦N−1 ここで、Nはシャツフルないし組替え(shaffle
)すべき入力の数を表わす。
第10図はN個の入力を有する例示的なネットワークに
関する完全なシャツフルの結果を示す図である.これは
第3図ないし第9図におけるオメガネットワークと整合
するものである。図に示すように、最初の半分の入力(
この例では4つ)は交換ボックスの上位の入力ポート(
第3図ないし第9図におけるボー}A)に接続され、下
位半分の人力は交換ボックスの下位の入力ポート(第3
図ないし第9図におけるポートB)に接続される。
これでオメガネットワークの完全なシャツフルが構成さ
れる。逆オメガネットワークを実現するには、この完全
なシャツフルを逆にすることが必要である。これは次の
ように表わすことができる。
j 逆シャツフル(j)=(−)j=偶数 たとえば、N==8の場合、逆シャッフル(rever
se shuffle)は第11図のようになる。完全
なシャッフルは上述の式で表わされるように反対の方向
で行われる。
逆オメガネットワークを構成することによって、同一の
オメガネットワークを並列に走行させる場合に比べてよ
り多くの交換ボックスに増加した負荷を分配することが
できるようになる。
E.発明の効果 以上説明したように本発明によれば、従来の並列ネット
ワークによるフォールトトレラントシステムに比べて、
交換ボックスに障害が発生した場合におけるトラヒツク
負荷の変動をより均一に分配することが可能となる。
【図面の簡単な説明】
第1図は共有メモリを有する並列フォールトトレラント
システムを示す図、第2図は単一の交換網を示す図、第
3図は3ステージネットワークで構成された並列ネット
ワークシステムならびに各ネットワークを介して接続さ
れた8つのプロセッサ及び8つのメモリモジュールを示
す図、第4図ないし第6図はそれぞれネットワーク30
aの第1ないし第3ステージにおける1つの交換ボック
スにブレークダウンが発生した場合の並列ネットワーク
システムの様子を示す図、第7図ないし第9回は第4図
ないし第6図にそれぞれ本発明を適用した実施例の様子
を示す図、第10図は8人力及び8出力を有する例示的
なネットワークについての完全なシャッフルの様子を示
す図、第11図は8人力及び8出力を有する例示的なネ
ットワークについての逆シャツフルの様子を示す図であ
る。 出願人  インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人  弁理士  頓  宮  孝  一(外1名) 弧3リフt−ルトkレラントシステム F工6.2 FIG,10 シャツフlレ FIG,11 (j〉 迦シャ冫フIレ (n

Claims (2)

    【特許請求の範囲】
  1. (1)並列に動作する複数のプロセッサを相互接続する
    ために互いに並列に動作する第1及び第2のマルチステ
    ージネットワークを有するフオールトトレラントシステ
    ムであつて、 上記第1のマルチステージネットワークが等価的オメガ
    構成で配置されかつ上記第2のマルチステージネットワ
    ークが等価的逆オメガ構成で配置されることを特徴とす
    るフオールトトレラントシステム。
  2. (2)並列に動作する複数のプロセッサを相互接続する
    ために互いに並列に動作する第1及び第2のマルチステ
    ージネットワークを有するフオールトトレラントシステ
    ムを提供する方法であつて、(a)上記第1のマルチス
    テージネットワークを等価的オメガ構成に変換するステ
    ップと、 (b)上記第2のマルチステージネットワークを等価的
    逆オメガ構成に変換するステップと、(c)上記等価的
    オメガ構成及び上記等価的逆オメガが構成を並列に動作
    させるステップと、を有することを特徴とするフオール
    トトレラントシステムを提供する方法。
JP2093311A 1989-04-10 1990-04-10 フォールトトレラントシステム及び該システムの構築方法 Expired - Lifetime JPH0715672B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/335,916 US5287491A (en) 1989-04-10 1989-04-10 Network rearrangement method and system
US335916 1994-11-08

Publications (2)

Publication Number Publication Date
JPH02294766A true JPH02294766A (ja) 1990-12-05
JPH0715672B2 JPH0715672B2 (ja) 1995-02-22

Family

ID=23313767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2093311A Expired - Lifetime JPH0715672B2 (ja) 1989-04-10 1990-04-10 フォールトトレラントシステム及び該システムの構築方法

Country Status (4)

Country Link
US (1) US5287491A (ja)
EP (1) EP0392216B1 (ja)
JP (1) JPH0715672B2 (ja)
DE (1) DE69023796T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471460A (en) * 1990-10-25 1995-11-28 Nec Corporation ATM switching system with unit switch selecting function for avoiding faulty unit switch
US5612953A (en) * 1991-02-22 1997-03-18 International Business Machines Corporation Multi-media serial line switching adapter for parallel networks and heterogeneous and homologous computer systems
US5321813A (en) * 1991-05-01 1994-06-14 Teradata Corporation Reconfigurable, fault tolerant, multistage interconnect network and protocol
US5623698A (en) * 1993-04-30 1997-04-22 Cray Research, Inc. Memory interconnect network having separate routing networks for inputs and outputs using switches with FIFO queues and message steering bits
US5485576A (en) * 1994-01-28 1996-01-16 Fee; Brendan Chassis fault tolerant system management bus architecture for a networking
FR2721416B1 (fr) * 1994-06-20 1996-08-30 Met Dispositif d'acheminement de cellules de données à mode de transfert asynchrone.
JP3094849B2 (ja) * 1995-06-21 2000-10-03 株式会社日立製作所 並列計算機およびその多段結合網
US5933428A (en) * 1996-12-10 1999-08-03 International Business Machines Corporation Two-tailed adapter for scalable, non-blocking networks
US6392990B1 (en) 1999-07-23 2002-05-21 Glenayre Electronics, Inc. Method for implementing interface redundancy in a computer network
GB9919853D0 (en) * 1999-08-20 1999-10-27 Lucent Technologies Inc Parallel core networks for gsm/umts
US7457234B1 (en) 2003-05-14 2008-11-25 Adtran, Inc. System and method for protecting communication between a central office and a remote premises
US8423861B2 (en) * 2009-11-19 2013-04-16 Lsi Corporation Subwords coding using different interleaving schemes
US8621289B2 (en) 2010-07-14 2013-12-31 Lsi Corporation Local and global interleaving/de-interleaving on values in an information word
US8402324B2 (en) 2010-09-27 2013-03-19 Lsi Corporation Communications system employing local and global interleaving/de-interleaving
US8976876B2 (en) 2010-10-25 2015-03-10 Lsi Corporation Communications system supporting multiple sector sizes
US8782320B2 (en) * 2010-11-09 2014-07-15 Lsi Corporation Multi-stage interconnection networks having fixed mappings
US8588223B2 (en) 2010-11-09 2013-11-19 Lsi Corporation Multi-stage interconnection networks having smaller memory requirements
JP6859672B2 (ja) * 2016-11-16 2021-04-14 富士通株式会社 情報処理装置および情報処理装置の障害検出方法
JP6885237B2 (ja) * 2017-07-11 2021-06-09 富士通株式会社 ノード間通信装置、並列処理装置及びノード間通信経路制御方法
US11279072B2 (en) 2019-03-27 2022-03-22 Omachron Intellectual Property Inc. Extruder with feed block for promoting increased mass transport rate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072440A (en) * 1989-03-01 1991-12-10 Fujitsu Limited Self-routing switching system having dual self-routing switch module network structure
US5018129A (en) * 1989-03-09 1991-05-21 At&T Bell Laboratories Dual rail dilated switching networks

Also Published As

Publication number Publication date
DE69023796D1 (de) 1996-01-11
EP0392216B1 (en) 1995-11-29
US5287491A (en) 1994-02-15
EP0392216A3 (en) 1992-10-07
EP0392216A2 (en) 1990-10-17
JPH0715672B2 (ja) 1995-02-22
DE69023796T2 (de) 1996-06-20

Similar Documents

Publication Publication Date Title
JPH02294766A (ja) フォールトトレラントシステム及び該システムの構築方法
US4621359A (en) Load balancing for packet switching nodes
JPH06290157A (ja)
US4983961A (en) Three stage non-blocking switching array
Masson Binomial switching networks for concentration and distribution
IE67126B1 (en) Method for expanding a normal three-stage switching array
Jean et al. Yield enhancement for WSI array processors using two-and-half-track switches
US8160061B2 (en) Redundant network shared switch
CN212364994U (zh) 一种类脑超算平台原理机装置
Chandra et al. Reconfiguration in 3D meshes
Zulfin et al. The Effect of redundant paths on internal blocking of multistage interconnection networks
Siegel et al. An introduction to the multistage cube family of interconnection networks
Sharma et al. Improved irregular augmented shuffle multistage interconnection network
Yunus et al. Reliability performance of shuffle exchange omega network
Bolouri et al. Interface design optimisation for WASP devices
Blake et al. Reliability of the shuffle-exchange network and its variants
EP3493495A1 (en) Strict non-blocking switching network
Ma et al. Nonblocking conditions for (f1, f2)-cast Clos networks under balanced traffic
JPS63117535A (ja) セルフル−テイング制御システム
Biswas et al. Department of Electrical Communication Engineering, Indian Institute of Science, Bangalore 560 01 2, INDIA
Tsuda Fault-tolerant cube-connected cycles capable of quick broadcasting
Abonamah et al. A simulation study of the performance of the extra-stage cube and the augmented-shuffle exchange networks under faults
Biswas et al. A centrally controlled shuffle network for reconfigurable and fault-tolerant architecture
Nitin et al. A New Fault-Tolerant Routing Algorithm for MALN-2
Yang A class of interconnection networks for multicasting