JPH02295215A - 最大周期列信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は通信やレーダなどの耐妨害性や秘匿性を向上
させ得る最大周期列信号の発生回路に関するものである
。

〔従来の技術〕

従来．様々な不規則信号が．通信やレーダなどの酎妨害
性能等の向上のため用いられてお）．その代表的なもの
として最大周期列信号がある。

第５図は従来のｎ次の最大周期列信号発生回路を示す図
であシ．図において（１）はｉ段シフトレジスタ．（２
）は排他的論理和回路．（３）はリセット信号発生部．
（４）はクロックパルス発生部である。

この回路では．ｎ段シフトレジスタ（１）のｎ段目と．
その中間のｍ段目の出力と？排他的論理和回路（２）で
排他的論理和をとり．その出力を．ｎ段シフトレジスタ
（１）の１段目の入力にフィードバックすると共に．ク
ロックパルス発生部（４）で発生した周期Ｔのクロック
パルスｆｔｎ段シフトレジスタ（１１に加えれば．０と
１とを組合せたｎ次の最大周期列信号を発生できる。こ
の場合．ｎ段シフトレジスタ（１）の全段のレジスタの
初期状態がａでないこと及びフィードバックのための中
間の段数ｍは有限体Ｇ　Ｆ　（２１上の原始多項式の係
数に対応していることが必要であり．シフトレジスタの
段数ｎに対応したｍの値は例えば「符号理論」（宮川．
岩垂．今井共著．昭晃堂，１９７３）および「スペクト
ル拡散通信システム（昭和６３年５月２０日発行．科学
技術出版社）．４２３頁表６，６　Ｋ示されているもの
が知られている。

〔発明が解決しようとする課題〕

上記のような従来の最大周期列信号発生回路における初
期値設定は．リセット信号発生部（３）においてフリツ
プフロツプをリセット信号でプリセットし．ｎ段シフト
レジスタ（１１の１段目だけに１を入れる初期値（１，
ｏ，ｏ，・・・０）が用いられていた。このためシフト
レジスタの段数ｎが大きくなると第６図（ｂ）に示すよ
うに初期の当分の期間０が続き不規則度が低い信号とな
るという問題点があった。また．レーダ等に適用する場
合．レーダのパルス変調の周期と最大周期列信号の周期
が非同期ではスプリアスが発生するため互いに同期をと
る必要がある。しかしｎ次の最大周期列信号の周期は（
２’−１）Ｔであシ．　レーダの距離性能．ドツプラ検
出性能などによク決定されるパルス幅．パルス繰返し周
期と同期金とることが困雛であるという問題点があった
。更に．秘匿性向上のために．時間的に最大周期列信号
の周期や信号の符号（Ｏと１との組合せ）を変化させる
場合．シフトレジスタの段数１やフィードバックのため
の中間段数ｍの位置を変えるために複数個の最大周期列
信号発生回路を備える必要があシ装置が大型化するとい
う問題があった。

この発明は上記のような課題を解決するためになされた
もので．最初から不規則度が高く信号の周期や符号が可
変である最大周期列信号の発生回路を得ることを目的と
する。

〔課題を解決するだめの手段〕

この発明に係る最大周期列信号発生回路は．シフトレジ
スタの段数ｎ及びフィードバックのための中間段数ｍを
切換えるだめのスイッチ回路．レーダ等のパルス変調周
期と同期をとるためのＫ進カウンタ回路と任意の初期値
設定のためのプリセット回路金設けたものである。

〔作用〕

この発明における最大周期列信号発生回路は．プリセッ
ト回路で初期値を任意に設定できるため最初から信号の
不規則度が高く．更に．シフトレジスタの段数ｎと中間
段数ｍの値が変化できると共ＫＫ進カウンタで強制的に
符号長や周期を変え乙ことにより．装置を大型化するこ
となく耐妨害性や秘匿性を向上できる最大周期列信号を
発生する。

〔実施例〕

第１図はこの発明の一実施例を示す図であり．（！）は
ｎ段シフトレジスタ．（２）は排他的論理和回路．《３
》はプリセット信号発生部．（４》はクロックパルス発
生部．（５）はシフトレジスタの段数を切換えるための
スイッチ回路．（６）はフィードバックのためのタップ
位置を切換えるためのスイッチ回路．（７）はＫ進カウ
ンタ．（８）は制御部である。

制御部（８）は第′２図に示すように，　ＣＰＵ　（８
１），メモＩＪ　（８２），第１の専用演算器（８３）
　，第２の専用演算器（８４）及び■／０（入出力）コ
ントローラ（８５）で構成されパス（８６）により互９
に接続されて一る。

この制御部（８）の動作フローは第３図のフローチヤー
トに示す通シであシ．通信やレーダの諸元に適合した最
大周期列信号の形式．すなわち．信号の周期や符号の組
合せを決定するための演算並びにその周期や符号の組合
せのスケジュールリング（時間的な変化のさせ方）を行
う。

第３図のフローチャートにしたがって．この発明による
最大周期列信号発生回路の動作を説明する。まず．通信
装置やレーダ装置の諸元をＩ／Ｏコントローラ（８５）
　ｔ通して読み込みメモリ（８２）に記憶する（ステッ
プイ）。　このメモリ（８２）に記憶された諸元を用い
てシフトレジスタ（１１の段数ｎ／及びタップ位置ｍを
第１の専用演算器（８３）により決定する（ステップロ
）。この値ｎ′及びｍはＩ／Ｏコントローラ（８５）　
ｔ−通して．シフトレジスタ（１）の段数金切換えるた
めのスイッチ回路（５）及びフィードバックのだめのタ
ップ位置を切換えるためのスイッチ回路（６）に送られ
．それぞれのスイッチ回路を動作させシフトレジスタ（
１１の段数ヲｎ′に．タップ位置ｋｍ．このメモリ（８
２）に記憶された諸元．すなわち，レーダのパルス繰返
し周期（通信ではデータ周期）τを用いて゛，（２”−
１）’Ｔ≧τヲ満足するシフトレジスタ（１》の段数ｎ
′全設定し．このｎ′に対応したｎ／次の原始多項式の
係数からタップ位置ｍを専用演算器（８３）を用いて決
定する。

この値ｎ′及びｍ｝ｆＩ／Ｏコントローラ（８５）を通
して．シフトレジスタ（１）の段数を切換えるためのス
イッチ回路（５）及びフィードバックのためのタップ位
置を切換えるためのスイッチ回路（６）に送られ．それ
ぞれのスイッチ回路を動作させシフトレジスタ（１）の
段数をｎ′に．タップ位置ｋ　ｒｎに切換える（ステツ
プハ）。次に．シフトレジスタ（１）の初期値を第２の
専用演算器（８４）　（例えば．２値乱数発生器）によ
り設定し．工／０コントローラｃｅ５＞全通してプリセ
ット信号発生部｛３）に送ると共に．ブリセット指令に
よりシフトレジスタ（１）へ初期値としてプリセットす
る（ステップニ）。上記のように初期設定が完了した後
．Ｉ／Ｏコントローラ（８５）を通してＫ進カウンタ（
７）ヲリセットし（ステップホ）．更に，クロックパル
ス発生部（４）ヲ起動させる（ステップへ）。

上記手順により動作を始めた最大周期列信号発生回路は
第４図（．）に示すようにクロツクノくルスがＫ個毎に
．第４図（ｂ）のよりなＫ進カウンタ（７）のオーバフ
ローバルスが生じＫ進カウンタ（７）及びフリセット信
号発生部（３）それぞれがリセット及び第４図＜ｃ＞の
ようにプリセットされて初期状態に戻り．ｎ′段のシフ
トレジスタ（１）で発生する最大周期列信号の周期（２
”−１）Ｔから第４図（ｄ）に示すようにＫＴの周期分
だけ抽出する。

。このように．２値乱数などを用いて得られた初期値を
プリセットして得られるｎ／次最大周期列信号は．最初
から不規則度が高い。しかも．通信やレーダなどの諸元
に合せて互いの同期がとれるようカウンタの進数Ｋｉ決
め．プリセット信号発生部（３）でプリセット信号が生
じる毎に．すなわち．ＫＴ（＜（２”−１　）Ｔ）の周
期で再現的にｎ′次最大周期列信号が現われるため．周
期がずれることによυ発生するスブリブスの発生が抑え
られる。また．時間的にｍまたはｎ′とｍを同時に変え
ることにより．発生する信号の符号の組合せや符号長が
変えられるため．相手側に信号解析する時間的余裕が少
なくなり秘匿性や耐妨害性が向上する。

なお．上記説明ではフィードバックのためのタップ数が
ひとつの場合について述べたが．複数の場合についても
同様に適用できる。また．制御のために専用演算器金用
いた場合について述べたが．複数個のＣＰＵで演算する
場合についても同様に適用できる。

〔発明の効果〕

以上のように．この発明によれば．従来の最大周期列｛
言号を発生させる回路にブリセット信号発生Ｌ　ＫＡカ
ウンタ．シフトレジスタの段ａ’ｉ切換えるスイッチ回
路全付加することにより．装置を大型化することなく通
信やレーダなどの諸元に適合した初期特性の良好な最大
周期列信号発生回路を提供できるという効果がある。

【図面の簡単な説明】

第１図はこの発明による最大周期列信号発生回路の一実
施例を示すブロック図．第２図はこの発明の信号発生回
路の制御部の一実施例を示すプロック図．第３図はこの
制御部の動作を説明するフローチャート．第４図はこの
発明の信号発生回路で発生した信号波形の例を示す図．
第５図は従来の最大周期列信号発生回路を示すブロック
図．第６図はこの信号発生回路で発生した信号波形の例
を示す図である。 図中．（１）は。段シフトレジスタ．（２）は排他的論
理和回路．（３）はプリセット信号発生部．（４）はク
ロックパルス発生部，　＋５１，　（６１はスイッチ回
路．（７）はＫ進カウンタ．（８）は制御部である。 なお．図中同一あるいは相当部分には同一符号を付して
示してある。

Claims (1)

【特許請求の範囲】
1. 　ｎ段シフトレジスタと、前記ｎ段シフトレジスタのｎ
   段目の出力とその中間段数ｍ（＜ｎ）の出力を入力し、
   排他的論理和をとつた出力を前記ｎ段シフトレジスタの
   １段目の入力端にフィードバックする排他的論理和回路
   と、周期Ｔのクロックパルスを発生し、そのクロックパ
   ルスを前記ｎ段シフトレジスタへ入力させるクロックパ
   ルス発生部とを備えた最大周期列信号発生回路において
   、符号長、周期を可変とするため前記シフトレジスタの
   段数ｎを切換え、かつ前記フィードバックのためのタッ
   プ位置ｍを切換えるスイッチ回路と、前記周期Ｔのクロ
   ックパルスと前記シフトレジスタの段数で決定される最
   大周期列信号の周期をＫＴの周期で再現的に発生させる
   ためのＫ進カウンタと、前記Ｋ進カウンタの出力を入力
   し、前記シフトレジスタの初期値を設定するためのプリ
   セット信号発生部と、所定の諸元情報を用いて前記シフ
   トレジスタの段数およびタップ位置を決定する手段、こ
   の手段により決定された段数およびタップ位置となるよ
   うに前記スイッチ回路へ切換制御指令を発生する手段、
   前記シフトレジスタの初期値を設定し、その初期値を前
   記プリセット信号発生部へ出力するとともに前記シフト
   レジスタへ初期値として設定するためのプリセット指令
   を発生する手段、前記プリセット完了後、前記Ｋ進カウ
   ンタへリセツト指令を発生し、かつ前記クロックパルス
   発生部へ起動指令を発生する手段とを有する制御部とを
   具備したことを特徴とする最大周期列信号発生回路。