JPH022955A - Ｉｃ試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はＩＣ試験装置に関し、特に、ＩＣ例えばアナ
ログ／ディジタル混在ＩＣやリニアＩＣに対するレベル
測定等の試験において１機能低下を招くことなく回路構
成を簡略化したことに関する。

［従来の技術］ 従来のＩＣ（集積回路、以下同じ）試験装置の一例を示
すと第２図のようであり、大別してテスタ本体５０とテ
ストヘッド部２０等から成っている。テスタ本体５０は
、装置全体の制御及び運用や各種データ処理等を行うも
のであり、試験用の各種信号のディジタル／アナログ変
換（以下、Ｄ／Ａ変換という）若しくはアナログ／ディ
ジタル変換（以下、Ａ／Ｄ変換という）を行う信号変換
部Ｃ０Ｎ１〜Ｃ０Ｎｎ等含むものである。制御部５９と
各信号変換部Ｃ０Ｎ１〜Ｃ０Ｎｎの間の各種信号の送受
は、データバスＤＢを介して行われる。

信号変換部Ｃ０ＮＬ〜Ｃ０Ｎｎはテスタピンの数に応じ
たチャンネルごとに設けられている。各信号変換部Ｃ０
Ｎ１〜Ｃ０Ｎｎは、Ｄ／Ａ変換器５１−１〜５１−ｎ、
５２−１〜５２−ｎ、５３−１〜５３−ｎ、５４−１〜
５４−ｎと、図示しないＡ／Ｄ変換器等を含むものであ
る。Ｄ／Ａ変換器５１−１〜５１−ｎ、５２−１〜５２
−ｎは、制御部５９から与えられるディジタルの試験デ
ータに基づきアナログのハイレベル制御電圧ＶＩＨ１〜
ＶＩＨｎ及びロウレベル制御電圧ＶＩＬＩ〜ＶＩＬｎを
夫々発生しドライバ２１−１−〜２１−ｎに対して出力
するディジタル／アナログ変換器である。また、Ｄ／Ａ
変換器５３　１〜５３−　ｎ　。

５４−１〜５４−ｎは、アナログのハイレベル検出電圧
ＶＯＨＩ〜ＶＯＨｎ及びロウレベル検出電圧ＶＯＬＩ〜
ＶＯＬｎを夫々発生し比較器２２−１　＝　２２−　ｎ
に対して出力するディジタル／アナログ変換器である。

また、信号変換部Ｃ０ＮＩ〜Ｃ０Ｎｎはテストヘッド部
２０から入力されるアナログの検出信号Ｃ１〜Ｃｎをデ
ィジタル信号に変換するＡ／Ｄ変換器をも含むものであ
る。また。

制御部５９から該信号変換部Ｃ０ＮＩ〜Ｃ０Ｎｎを介し
てパルス信号８１〜Ｓｎが夫々テストヘッド部２０のド
ライバ２１−１〜２１−ｎに供給される。

テストヘッド部２０は、被試験ＩＣ２８の所定のピンに
印加すべき試験信号ＯＰＩ〜ＯＰｎを出力すると共に、
該ＩＣ２８の所定のピンから出力される測定信号ＫＳＩ
〜ＫＳｎを入力する。入出力部ＰＥＩ〜ＰＥｎと出力ス
イッチＯＷ１〜○Ｗｎ及び入力スイッチＩＷＩ〜ＩＷｎ
とピン選択スイッチＳＷＩ〜Ｓ　Ｗ　ｎなどから成る。

入出力部ＰＥＩ〜ＰＥｎはテスタピンの数に対応するチ
ャンネル毎に設けられており、試験信号ＯＰＩ〜ＯＰｎ
を発生するドライバ２１−１〜２ｌ−ｒｌと測定信号Ｋ
ＳＩ〜ＫＳｎの状態や特性を検出する比較器２２−１〜
２２−ｎ等から成るものである。ドライバ２１−１〜２
１−ｎは、入力されるパルス信号８１〜Ｓｎの“Ｉ　Ｉ
Ｔに同期して夫々入力される制御電圧ＶＩＨＩ〜ＶＩＨ
ｎをハイレベル電圧とし、パルス信号Ｓ１〜Ｓｎの′０
″に同期して制御電圧ＶＩＬＩ〜ＶＩＬｎをロウレベル
電圧とした試験信号ＯＰＩ〜○Ｐｎを夫々発生する。こ
の試験信号ＯＰＩ〜ＯＰｎは、出力スイッチ○Ｗ１〜Ｏ
Ｗｎとピン選択スイッチＳＷＩ〜Ｓ　Ｗ　ｎを介して被
試験ＩＣ２８の所定のピンＰ１〜Ｐｎに夫々出力される
。

比較器２２−１〜２２−ｎは、ハイレベル検出電圧ｖＯ
Ｈ１〜ｖｏＨｎに基づき被試験ＩＣ２８からピン選択ス
イッチＳＷ１〜ＳＷｎと入力スイッチＩＷＩ〜ＩＷｎを
介して入力される測定信号ＫＳＩ〜ＫＳｎのハイレベル
電圧を比較検出すると共に、ロウレベル検出電圧ＶＯＬ
Ｉ〜ＶＯＬｎに店づき該測定信号ＫＳＩ〜ＫＳｎのロウ
レベル電圧を夫々比較検出する。ここで比較検出された
アナログの検出信号Ｃ１〜Ｃｎは、テスタ本体５０の夫
々に対応するチャンネルの信号変換部Ｃ０Ｎ１〜Ｃ０Ｎ
ｎに出力されアナログ／デジタル変換された後に制御部
５９に与えられ、各種のデータ処理が実行される。なお
、同一チャンネルの入出力部ＰＥＩ〜ＰＥｎにおいて、
ドライバ２１−１〜２１−ｎによる試験信号ＯＰＩ〜Ｏ
Ｐｎの発生動作と比較器２２−１〜２２−ｎによる測定
信号ＫＳＩ〜ＫＳｎの状態や特性を検出する動作とは同
時に実行されることがなく、一方が動作状態にある場合
は他方は待機状態にあり、他方が動作状態にある場合は
一方は待機状態にあるか、若しくは双方が待機状態にな
る。

出力スイッチＯＷＬ〜ＯＷｎはドライバ２１−１〜２１
−ｎの出力に一方が夫々接続されており、他方はピン選
択スイッチＳＷＩ〜ＳＷｎと入力スイッチＩＷＩ〜ＩＷ
ｎの中点に夫々接続されている。該出力スイッチＯＷＬ
〜ＯＷｎは、試験信号ＯＰＩ〜ＯＰｎを発生する動作状
態にあるチャンネルのドライバ２１−１〜２１−ｎに対
応してオンになる。このドライバ２１−１〜２１−ｎか
ら出力される試験信号ＯＰＩ〜ＯＰｎは、出力スイッチ
ＯＷ１〜○Ｗｎとピン選択スイッチＳＷＩ〜ＳＷｎを介
して該チャンネルに対応する被試験ＩＣ２８の所定のピ
ンＰ１〜Ｐｎに与える。

入力スイッチＩＷＩ〜Ｉ　Ｗ　ｎは比較器２２−１〜２
２−ｎの人力に一方が夫々接続されており、他方は出力
スイッチＯＷＬ〜ＯＷｎとピン選択スイッチＳＷＩ〜Ｓ
　Ｗ　ｎの中点に接続されている。

該入力スイッチＩＷＩ〜ＩＷｎは、測定信号ＫＳ１−Ｋ
Ｓｎを比較器２２−１〜２２−　ｎに入力するチャンネ
ルに対応してオンになる。このとき。

対応するチャンネルにおいて、所定の測定信号ＫＳ１〜
ＫＳｎは被試験ＩＣ２８の所定のピンＰ１〜Ｐｎからピ
ン選択スイッチＳＷＩ〜ＳＷｎと該入力スイッチＩＷＩ
〜ＩＷｎを介して該比較器２２−１〜２２−ｎの入力に
夫々与えられる。

ピン選択スイッチＳＷＩ〜ＳＷｎは、一方が出力スイッ
チＯＷ１〜ＯＷｎと入力スイッチＩＷＩ〜Ｉ　Ｗ　ｎの
中点に接続されており、他方は信号バスＴを介してＩＣ
ソケット２９に接続されている。

該ピ・ン選択スイッチＳＷＩ〜Ｓ　Ｗ　ｎは、出力スイ
ッチＯＷＬ〜ＯＷ　ｎを介して所定のドライバ２１−１
〜２１−ｎの出力若しくは入力スイッチＩＷ１〜Ｉ　Ｗ
　ｎを介して所定の比較器２２−１〜２２−ｎの入力と
ＩＣソケット２９に装着された被試験ＩＣ２８の所定の
ピンＰ１〜Ｐｎとを選択的に接続するスイッチである。

ドライバ２１−１〜２Ｌ−ｎから出力される試験信号Ｏ
ＰＩ〜ＯＰｎを印加すべき被試験ＩＣ２８の所定のピン
Ｐ１〜Ｐｎに対応するチャンネルのスイッチがオンにな
り、また、測定信号ＫＳＩ〜ＫＳｎを該被試験ＩＣ２８
の所定のピンＰ１〜Ｐｎから比較器２２−１〜２２−ｎ
によって比較検出するチャンネルに対応するスイッチが
オンになる。

なお、ピン選択スイッチＳＷ１〜ＳＷｎとＩＣソケット
２９との間の試験信号ＯＰＩ〜ＯＰｎ若しくは測定信号
ＫＳＩ〜ＫＳｎは、信号バスＴを介して送受される。

例えば、被試験ＩＣ２８のピンに所定の波形を印加し該
ピン２に対応するピン１３から測定信号を取り出して該
ＩＣ２Ｂに対してディジタルレベル測定をするものとす
る。制御部５９において。

該ＩＣ２８の特性に応じた試験信号ＯＰ２のレベルや波
形特性及び測定信号ＫＳ１３を比較検出するための検出
レベルやタイミング等を設定する。

また、試験信号ＯＰ２を印加するために出力スイッチＯ
Ｐ２及びピン選択スイッチＳＷ２をオンにすると共に、
入力スイッチＩＷＩ３及びピン選択スイッチ５Ｗ１３が
オンになるように予め設定する。

入出力部ＰＥ２ではドライバ２１−２のみが動作状態に
なって比較器２２−２は待機状態にあり。

入力されるパルス信号Ｓ２の′１′″に同期してＤ／Ａ
変換器５１−２から与えられるハイレベルの制御電圧Ｖ
ＩＨ２をハイレベルとし、パルス信号Ｓ２の１１０”に
同期してＤ／Ａ変換器５２−２から与えられるロウレベ
ルの制御電圧ＶＩＬ２をロウレベルとした試験波形ＯＰ
２を発生する。該試験波形ＯＰ２は出力スイッチＯＷ２
及びピン選択スイッチＳＷ２を介して被試験ＩＣ２８の
ピン２に印加される。該被試験ＩＣ２８のピン１３から
出力される測定信号ＫＳ１３は、ピン選択スイッチＳＷ
Ｉ　３及び入力スイッチＩＷＩ　３を介して入出力部Ｐ
Ｅ１３の比較器２２−１３に与えられる。

この入出力部ＰＥ１３では比較器２２−１３のみが動作
状態でドライバ２１−１３は待機状態にあり、Ｄ／Ａ変
換器５４−１３から与えられるロウレベルの検出電圧Ｖ
ＯＬ１３のロウレベルからＤ／Ａ変換器５３−１３から
与えられるハイレベル検出電圧ＶＯＨ１３のハイレベル
に達するまでの立上り時間及び該ハイレベルの検出電圧
ＶＯＨ１３のハイレベルから該ロウレベル検出電圧ＶＯ
Ｌ１３のロウレベルに達するまでの立下り時間を検出し
、該被試験ＩＣ２８のスルーレイト（応答特性）を求め
るのである。

また、ＩＣに対する試験としては、複数ピン間における
試験波形の通過時間差を測定する場合がある。例えば、
被試験ＩＣ２８のピン２とピン３に対してドライバ２１
−２．２１−３から所定の試験信号ＯＰ２．ＯＰ３を夫
々印加し、該ピン２゜３に対応するピン１２．１３から
測定信号ＫＳＩ２、ＫＳ１３を取り出して比較器２２−
１２．２２−１３によってその通過時間を比較検出する
。

制御部５９では、比較器２２−１２．２２−１３によっ
て検出されたデータに基づき、ピン１２とピン１３間に
おける測定信号ＫＳ１２と測定信号ＫＳ１３との遅延時
間差を求めるのである。この場合、ドライバ２１−２．
２１−３に対応するチャンネルの比較器２２−２．２２
−３とＤ／Ａ変換器５３−２．５３−３．５４−２．５
４−３は使用されず、同様に比較器２２−１２．２２−
１３に対応するチャンネルのドライバ２１−１２゜２１
−１３とＤ／Ａ変換器５１−１２．５１−１３．５２−
１２．５２−１３は使用されない。

［発明が解決しようとする課題］ ＩＣに対する上述のような試験では、試験信号を印加す
べき被試験ＩＣのピンと、比較検出すべき測定信号を取
り出す該ＩＣのピンとは異なっており、各チャンネルの
入出力部ＰＥＩ〜ＰＥｎにおける夫々のドライバ２１−
１〜２１−ｎと夫々の比較器２２−１〜２２−ｎとは同
時に動作することがない。例えば、入出力部ＰＥＩにお
いて、ドライバ２１−１が被試験ＩＣ２８のピン１に試
験信号ＯＰＩを印加するような状態で動作している場合
は、比較器２２−１は使用されず待機状態にある。また
、比較器２２−１が該ＩＣ２８の１ピンから測定信号Ｋ
ＳＩを入力し比較検出している状態では、ドライバ２１
−１は待機状態にある。

そのため、各チャンネルの信号変換部Ｃ０ＮＩ〜Ｃ０Ｎ
ｎでは、ドライバ２１−１〜２　Ｌ　−ｎに対応するＤ
／Ａ変換器５１−１〜５１−ｎ、５２−１〜５２−ｎと
比較器２２−１〜２２−ｎに対応するＤ／Ａ変換器５３
−１〜５３−　ｎ　、　５４−１〜５４−ｎとは、いづ
れか一方の組のＤ／Ａ変換器のみが使用され他方の組の
Ｄ／Ａ変換器は使用されず待機状態になる。

近年、ＩＣの高集積度化及び多ピン化が進む傾向にあり
、これに対応するＩＣ試験装置のテスタピンの数も増加
し高機能化と共に複雑化が進む傾向にある。例えば、ピ
ン数が１２８ピンのＩＣを試験する場合、信号変換部Ｃ
０ＮＩ〜Ｃ０Ｎ１２８にＤ／Ａ変換器５１−１〜５１−
１２８．５２−１〜５２−１２８とＤ／Ａ変換器５３−
１〜５３−１２８．５４−１〜５４−１２８の合計５１
２個のＤ／Ａ変換器を設ける必要がある。同じように、
ピン数が５１２ピンのＩＣを試験する場合、合計２０４
８個ものＤ／Ａ変換器を必要とする。

そのために、ＩＣ試験装置の構成が複雑かつ大きくなる
と共に製作コストが増大する、という問題があった。

この発明は上述の点に鑑みてなされたもので、従来の機
能を保ちつつ回路構成を簡略化することにより、装置構
成をコンパクト化することができると共に製作コストの
削減を達成することができるようにしたＩＣ拭験装置を
提供しようとするものである。

［課題を解決するための手段］ この発明に係わるＩＣ試験装置は、被試験ＩＣの各ピン
に関して、該ピンに印加すべき試験信号のハイレベル電
圧を指示する第１のディジタルデータと、該試験信号の
ロウレベル電圧を指示する第２のディジタルデータと、
該ピンから取り出した測定信号を比較検出するための基
準のハイレベル電圧を指示する第３のディジタルデータ
と、該δＵ定信号を比較検出するための基準のロウレベ
ル電圧を指示する第４のディジタルデータとを夫々所定
の試験プログラムに従って発生するものであり、且つ、
前記第１及び第２のディジタルデータを試験信号を印加
すべき所定の第１のピンに対応して発生するとき該第１
のピンに対応する前記第３及び第４のディジタルデータ
は発生せず、しかし、該第１のピンに印加された前記試
験信号に対応して前記８１ｇ定信号を出力する所定の第
２のピンに対応して前記第３及び第４のディジタルデー
タを発生するようにする試験制御手段を具えたＩＣ試験
装置において、前記第１及び第３のディジタルデータが
共通に入力され、入力された該ディジタルデータに応じ
たアナログ電圧を出力するハイレベル用ディジタル／ア
ナログ変換手段と、前記第２及び第４のディジタルデー
タが共通に入力され、入力された該ディジタルデータに
応じたアナログ電圧を出力するロウレベル用ディジタル
／アナログ変換手段と、前記ハイレベル用ディジタル／
アナログ変換手段において発生したハイレベルのアナロ
グ電圧と前記ロウレベル用ディジタル／アナログ変換手
段において発生したロウレベルのアナログ電圧とに基づ
き前記試験信号を発生する試；倹信号発生手段と、前記
ハイレベル用ディジタル／アナログ変換手段において発
生したハイレベルのアナログ電圧と前記ロウレベル用デ
ィジタル／アナログ変換手段において発生したロウレベ
ルのアナログ電圧とを基準電圧として、前記被試験ＩＣ
から取り出した前記測定信号を検出“する測定信号検出
手段と、前記試験制御手段の制御に応じて対応するピン
に対して試験信号発生手段の出力又は測定信号検出手段
の入力の一方を選択的に接続するスイッチ手段とを具え
たものである。

［作用］ 試験制御手段では、被試験ＩＣの各ピンに関して、該ピ
ンに印加すべき試験信号のハイレベル電圧を指示する第
１のディジタルデータと、該試験信号のロウレベル電圧
を指示する第２のディジタルデータと、該ピンから取り
出した測定信号を比較検出するための基準のハイレベル
電圧を指示する第３のディジタルデータと、該測定信号
を比較検出するための基準のロウレベル電圧を指示する
第４のディジタルデータとを夫々所定の試験プログラム
に従って発生するものであり、且つ、第１及び第２のデ
ィジタルデータを試験信号を印加すべき所定の第１のピ
ンに対応して発生するとき該第１のピンに対応する第３
及び第４のディジタルデータは発生せず、しかし、該第
１のピンに印加された試験信号に対応して３１１定信号
を出力する所定の第２のピンに対応して第３及び第４の
ディジタルデータを発生する。

スイッチ手段では、試験制御手段の制御に応じて対応す
るピンに対して試験信号発生手段の出力又は測定信号検
出手段の入力の一方を選択的に接続する。所定の試験信
号を印加すべき第１のピンに対応するハイレベル用ディ
ジタル／アナログ変換手段では、第１及び第３のディジ
タルデータが共通に入力され、入力された該ディジタル
データに応じたアナログ電圧を出力する。

８１’Ｊ定信号を出力する所定のピンに対応するチャン
ネルのロウレベル用ディジタル／アナログ変換手段では
、第２及び第４のディジタルデータが共通に人力され、
入力された該ディジタルデータに応じたアナログ電圧を
出力する。試験信号発生手段では、ハイレベル用ディジ
タル／アナログ変換手段において発生したハイレベルの
アナログ電圧とロウレベル用ディジタル／アナログ変換
手段において発生したロウレベルのアナログ電圧とに基
づき試験信号を発生する。測定信号検出手段では。

ハイレベル用ディジタル／アナログ変換手段において発
生したハイレベルのアナログ電圧とロウレベル用ディジ
タル／アナログ変換手段において発生したロウレベルの
アナログ電圧とを基準電圧としで、被試験ＩＣから取り
出した測定信号を検出する。なお、ＩＣ試験装装置が第
１図のようにテスタ本体１０とテストヘッド部２０から
成るものであるとして装置構成の一例を示すと、試験制
御手段は制御部１９に相当するものであり、ハイレベル
用ディジタル／アナログ変換手段はＤ／Ａ変換器１１−
１〜１１−ｎに、ロウレベル用ディジタル／アナログ変
換手段はＤ／Ａ変換器１２−１〜１２−ｎに、試験信号
発生手段はドライバ２１−１〜２１−ｎに、測定信号検
出手段は比較器２２−１〜２２ｎに、スイッチ手段はス
イッチＳＷＩ〜Ｓ　Ｗ　ｎ　、　ＯＷ　１〜ＯＷ　ｎ　
、　　Ｉ　Ｗ　１〜Ｉ　Ｗ　ｎに夫々相当するものであ
る。

このように、本発明に係わるＩＣ試験装置によれば、所
定のピンに対応するチャンネルの試験信号発生手段と測
定信号検出手段とは双方が同時的に動作することはなく
、試験信号発生手段若しくは１ｌｌｌｌｌｌｌｌ忠信段
の一方が動作状態にあるときは他方が待機状態であり、
又は双方が待機状態であるため、この試験信号発生手段
若しくは測定信号検出手段に供給すべき制御電圧若しく
は検出電圧を発生するハイレベル用ディジタル／アナロ
グ変換手段及びロウレベル用ディジタル／アナログ変換
手段は、各チャンネル毎に１組づつ設ければよい。従っ
て、各チャンネルに対応するディジタル／アナログ変換
手段の簡略化により装置構成を小型化することができる
と共に制作コストの低減が期待できる。

［実施例］ 以下、添付図面を参照して本発明に係るＩＣ試験装置の
実施例を詳細に説明する。

第１図は本発明に係るＩＣ試験装置の一実施例を示すブ
ロック図であり、大別してテスタ本体１０とテストヘッ
ド部２０から成っている。テスタ本体１０は制御部１９
と信号変換部Ｃ０Ｖ１〜Ｃ０Ｖｎ等を含むものであり、
該制御部１９によって装置全体の制御及び運用を行うと
共に各種データ処理等を行う。制御部１９と各信号変換
部Ｃ０ｖ１〜Ｃ０Ｖｎとの間で送受する各種信号は、デ
ータバスＤＢを介して行われる。

信号変換部Ｃ０Ｖ１〜Ｃ０Ｖｎは、テスタピンの数に夫
々対応したチャンネル毎にＤ／Ａ変換器１１−１〜１１
−ｎ、１２−１〜１２−ｎと図示しないＡ／Ｄ変換器等
を含むものである。Ｄ／Ａ変換器１１−１〜１１−ｎは
制御部１９から与えられるディジタルデータに基づきア
ナログのハイレベル電圧ＶＨＩ〜ＶＨｎを発生するディ
ジタル／アナログ変換器である。Ｄ／Ａ変換器１２−１
〜１２−ｎは、制御部１９から与えられるディジタルデ
ータに基づきアナログのロウレベル電圧ＶＬ１〜ＶＬｎ
を発生するディジタル／アナログ変換器である。該信号
変換部Ｃ０Ｖ１〜Ｃ０Ｖｎにおいて発生する各ハイレベ
ル電圧ＶＨＩ〜Ｖ　Ｈｎとロウレベル電圧ＶＬＩ〜ＶＬ
ｎは、試験信号を印加すべき被試験ＩＣ２８の所定のピ
ンに対応するチャンネルのドライバ２１−１〜２１−ｎ
に対し制御電圧ＶＩＨＩ　〜ＶＩＨｎ、ＶＩＬ１〜ＶＩ
Ｌｎとして与えられ、また、測定信号を取り出すべき該
被試験ＩＣ２８の所定のピンに対応するチャンネルの比
較器２２−１〜２２−ｎに対し検出電圧ＶＯＨ１〜ＶＯ
Ｈｎ　、　ＶＯＬ　１〜ＶＯＬ　ｎとして与えられる。

テストヘッド部２０は第２図に説明したものと同じ機能
を果たす構成であり、ドライバ２１−１〜２１−ｎのハ
イレベル制御電圧ＶＩＨＩ〜ＶＩＨｎと比較器２２−１
〜２２−ｎのハイレベル検出電圧ｖＯＨ１〜■ｏＨｎを
Ｄ／Ａ変換器１１−１〜１１−ｎの出力であるハイレベ
ル電圧ＶＨＩ〜ＶＨｎに並列に接続し、且つ、ドライバ
２１−１〜２１−　ｎの制御電圧Ｖ　Ｉ　Ｌ　１−　Ｖ
　Ｉ　Ｌ　ｎと比較器２２−１〜２２−ｎのロウレベル
検出電圧ＶＯＬ１〜ＶＯＬｎをＤ／Ａ変換器１２−１−
１２−〇の出力であるロウレベル電圧ＶＨＩ〜Ｖ　Ｈｎ
に並列に接続したものである。

次に、以上の構成における各部の作用を説明する。例え
ば、被試験ＩＣ２８のピン１に試験信号ＯＰＩを印加し
該ピン１に対応するピン６から測定信号ＫＳ６を取り出
して検出するものとする。

被試験ＩＣ２８に印加すべき試験信号ＯＰＩのハイレベ
ル電圧ＶＩＨＩを指示するディジタルデータが制御部１
９からＤ／Ａ変換器１１−１に与えられと共に、該試験
信号ＯＰＩのロウレベル電圧ＶＩＬＩを指示するディジ
タルデータがＤ／Ａ変換器１２−１に与えられる。また
、被試験ＩＣ２８のピン６から出力される測定信号ＫＳ
６を比較検出するための基準のハイレベルの検出電圧ｖ
ＯＨ６を指示するディジタルデータが制御部１９からＤ
／Ａ変換器１１−６に与えられと共に、該測定信号ＫＳ
６のロウレベル電圧ＶＯＬ６を指示するディジタルデー
タがＤ／Ａ変換器１２−６に与えられる。

信号変換部ｃｏｖｉのＤ／Ａ変換器１１−１゜１２−１
では、制御部１９から与えられたディジタルデータに基
づきアナログのハイレベル電圧■Ｈ１及びロウレベル電
圧ＶＬＩを夫々発生する。

該ハイレベル電圧ＶＨＩ及びロウレベル電圧ＶＬ１は、
該チャンネルに対応する入出力部ＰＥＩのドライバ２１
−１に対してハイレベル制御電圧ＶＩＨＩ及びロウレベ
ル制御電圧ＶＩＬＩとして出力される。

入出力部ＰＥＩのドライバ２１−１では、信号変換部Ｃ
０Ｖｌから与えられたハイレベル制御電圧ＶＩＨＩ及び
ロウレベル制御電圧ＶＩＬＩとクロックパルスＳｌに基
づき試験信号ＯＰＩを出力し、出力スイッチ○Ｗ１及び
ピン選択スイッチＳＷ１を介して被試験ＩＣ２８のピン
１に印加する。

なお、この場合、比較器２２−１は待機状態である。

また、信号変換部Ｃ０Ｖ６のＤ／Ａ変換器１１−６．１
２−６では、制御部１９から与えられたディジタルデー
タに基づきアナログのハイレベル電圧ＶＨ６及びロウレ
ベル電圧ＶＬ６を夫々発生する。該ハイレベル電圧ＶＨ
６及びロウレベル電圧Ｖ　Ｌ　６は、該チャンネルに対
応する入出力部ＰＥ６の比較器２２−６に対してハイレ
ベル検出電圧ＶＩＨ６及びロウレベル検出電圧ＶＩＬ６
として出力される。

入出力部ＰＥ６の比較器２２−６では、信号変換部Ｃ０
Ｖ６から与えられたハイレベル検出電圧ＶＩＨ６及びロ
ウレベル検出電圧ＶＩＬ６に基づき、被試験ＩＣ２８の
ピン６からピン選択スイッチＳＷ６及び入力スイッチＩ
Ｗ６を介して与えられたＭｌ’ｌ定信号ＫＳ６を比較検
出する。この検出信号Ｃ６は、信号変換部Ｃ０Ｖ６でデ
ィジタル信号に変換されて制御部１９に与えられ、該制
御部１９で各種のデータ処理が実行される。なお、この
場合、ドライバ２１−６は待機状態である。

このようなＩＣ試験では各チャンネル毎のドライバ２１
−１〜２１−ｎと比較器２２−１〜２２−ｎが同時的に
動作状態になることはなく、ドライバ若しくは比較器の
一方のみが動作状態になるか又は双方が待機状態である
。従って、各チャンネルのドライバ２１−１〜１２−ｎ
と比較器２２−１〜２２−ｎに与えるハイレベル電圧及
びロウレベル電圧を、共通のＤ／Ａ変換器１１−１〜１
１−ｎ、１２−１〜１２−ｎによって夫々供給するよう
にしたため、Ｄ／Ａ変換器の数は各チャンネルに２個で
済む。例えば、テスタピンの数が１２８ピンであるとす
ると、各チャンネル毎の人出力部ＰＥＩ〜ＰＥ１２８に
対応する信号変換部Ｃ０ＶＩ　〜Ｃ０Ｖ１２８を構成す
るＤ／Ａ変換器１１−１〜１１−１２８．１２−１〜１
２−１２８は合計２５６個で済む。

なお、この実施例ではチャンネル数はテスタピンの数に
対応しているが、これに限らず他の適宜のチャンネル数
であってもよい。例えば、被試験ＩＣ２８のピンＰ１〜
Ｐｎの半分のチャンネル数ｍである場合、該被試験ＩＣ
２８と入出力部ＰＥ１〜ＰＥｍとの中間にマトリクスス
イッチを設けて、任意のドライバ２１−１〜１２−ｍ若
しくは比較器２２−１〜２２−ｍの夫々の入出力と該被
試験ＩＣ２８の任意のピンＰ１〜Ｐｎとを選択的に接続
することができるようにしてもよい。

［発明の効果］ 以上のように本発明に係るＩＣ試験装置によれば、各チ
ャンネル毎に設けられた試験信号発生手段及び測定信号
検出手段に夫々供給すべきハイレベル電圧及びロウレベ
ル電圧Ｙ圧を、各チャンネル毎に設けられたハイレベル
電圧を発生するＤ／Ａ変換器とロウレベル電圧を発生す
るＤ／Ａ変換器から共通に夫々人力するようにしたため
、装置構成を簡略化できるようになると共に生産コスト
の低減が実現できる、という優れた効果を奏する。

の−例を示すブロック図、である。

１０・・・テスタ本体、１９・・・制御部、２０・・・
テストヘッド部、Ｃ０Ｖ１〜Ｃ０Ｖｎ・・・信号変換部
、１１−１〜１１−ｎ、１２−１〜１２−ｎ・・・ディ
ジタル／アナログ変換器、ＤＢ・・・データバス、ＰＥ
　ｌ　〜Ｐ　Ｅ　ｎ−人出力部、　２１−１〜２１−ｎ
−・・・ドライバ、２２−１〜２２−ｎ・・・比較器、
ＯＷ１〜ＯＷｎ・・・出力スイッチ、ＩＷＩ〜ＩＷｎ・
・・入力スイッチ、ＳＷＩ〜Ｓ　Ｗ　ｎ・・・ピン選択
スイッチ、Ｔ・・・信号バス、２８・・・被試験ＩＣ，
２９・・・ＩＣソケット。

Claims (1)

1. 【特許請求の範囲】 被試験ＩＣの各ピンに関して、該ピンに印加すべき試験
   信号のハイレベル電圧を指示する第１のディジタルデー
   タと、該試験信号のロウレベル電圧を指示する第２のデ
   ィジタルデータと、該ピンから取り出した測定信号を比
   較検出するための基準のハイレベル電圧を指示する第３
   のディジタルデータと、該測定信号を比較検出するため
   の基準のロウレベル電圧を指示する第４のディジタルデ
   ータとを夫々所定の試験プログラムに従って発生するも
   のであり、且つ、前記第１及び第２のディジタルデータ
   を試験信号を印加すべき所定の第１のピンに対応して発
   生するとき該第１のピンに対応する前記第３及び第４の
   ディジタルデータは発生せず、しかし、該第１のピンに
   印加された前記試験信号に対応して前記測定信号を出力
   する所定の第２のピンに対応して前記第３及び第４のデ
   ィジタルデータを発生するようにする試験制御手段を具
   えたＩＣ試験装置において、 前記第１及び第３のディジタルデータが共通に入力され
   、入力された該ディジタルデータに応じたアナログ電圧
   を出力するハイレベル用ディジタル／アナログ変換手段
   と、 前記第２及び第４のディジタルデータが共通に入力され
   、入力された該ディジタルデータに応じたアナログ電圧
   を出力するロウレベル用ディジタル／アナログ変換手段
   と、 前記ハイレベル用ディジタル／アナログ変換手段におい
   て発生したハイレベルのアナログ電圧と前記ロウレベル
   用ディジタル／アナログ変換手段において発生したロウ
   レベルのアナログ電圧とに基づき前記試験信号を発生す
   る試験信号発生手段と、 前記ハイレベル用ディジタル／アナログ変換手段におい
   て発生したハイレベルのアナログ電圧と前記ロウレベル
   用ディジタル／アナログ変換手段において発生したロウ
   レベルのアナログ電圧とを基準電圧として、前記被試験
   ＩＣから取り出した前記測定信号の状態を検出する測定
   信号検出手段と、 前記試験制御手段の制御に応じて対応するピンに対して
   試験信号発生手段の出力又は測定信号検出手段の入力の
   一方を選択的に接続するスイッチ手段と から成る処理チャンネルをピン毎に設けたことを特徴と
   するＩＣ試験装置。