JPH02298171A - フィールド判別装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はフィールド判別装置に関し、特に、映像信号
と各種同期信号とを含む複合同期信号において、該複合
映像信号を構成する偶数フィールドと奇数フィールドと
の別を判別する装置に関するものである。

〔従来の技術〕

第７図は例えば、特開昭６３−１３３７６６号公報され
た従来のフィールド判別装置の構成を示す回路図であり
、図において、Ａは複合映像信号から分離された複合同
期信号（水平同期信号と垂直同期信号とを含む）、１２
．１３は複合同期信号が順次入力される単安定マルチバ
イブレータ（以下、マルチバイブレークと称する）で、
このマルチバイブレータ１２．１３には、それぞれ抵抗
Ｒ１，Ｒ２およびコンデンサＣ１，Ｃ２が設けられてい
る。マルチバイブレーク１２の出力端子Ｑの出力信号Ｂ
は、マルチバイブレーク１３の入力端子Ａに与えられる
とともにＡＮＤ回路１４の一方の入力端子に与えられる
。ＡＮＤ回路１４の他方の入力端子には、マルチバイブ
レータ１３の出力端子Ｑの出力信号Ｃが入力され、ＡＮ
Ｄ回路１４の出力りは水平同期信号として取り出される
。

また、マルチバイブレータ１２．１３と関連して、Ｄ型
フリップフロフブ回路（以下、ＤＦＦ回路と称する）１
５．１６が設けられている。ＤＦＦ回路１５のデータ入
力端子りには、上記複合同期信号Ａが入力され、クロッ
ク入力端子ＣＫにはマルチバイブレーク１２の出力端子
Ｑからの出力信号Ｂが入力される。ＤＦＦ回路１５の出
力端子Ｑの出力信号Ｅは、垂直同期信号として取り出さ
れ、出力端子ＱはＤＦＦ回路１６のデータ入力端子りに
接続され、またＪＫ型フリフブフロップ回路（以下、Ｊ
ＫＦＦ回路と称する）１７のクロック入力端子ＣＫに入
力される。

ＤＦＦ回路１６のクロック入力端子ＣＫには、マルチバ
イブレーク１２の出力端子Ｑからの信号が入力され、出
力端子Ｑからの出力信号Ｆが３人力ＮＡＮＤ回路１８に
入力される。このＮＡＮＤ回路１８には、さらに前記垂
直同期信号Ｅと水平同期信号りとが入力される。

また、ＮＡＮＤ回路１８の出力信号Ｇは前記ＪＫＦＦ回
路１７のクリア入力端子ＣＬＲに入力され、入力端子Ｊ
、Ｋには共通電位が与えられる。

このＪＫＦＦ回路１７の出力端子Ｑの出力信号Ｈがフィ
ールドの判別信号として、後述するように取り出される
。

以下、第７図ないし第９図を参照してフィールド判別装
置１１の動作について説明する。

第８図及び第９図は前記フィールド判別装置１１の動作
を説明するためのタイミングチャートである。マルチバ
イブレーク１２には第８図に示す複合同期信号Ａが入力
され、出力端子Ｑには第８図の信号Ｂが出力される。こ
の信号Ｂは複合同期信号Ａの立ち下りエツジで取り出さ
れ、パルス幅Ｗ１は、下式のように定められる。

Ｗｌ　＝Ｒ１・ＣＩ・Ｋ　　　・・・（１）ここで、第
（１１式におけるＲ１．Ｃ１は、マルチバイブレーク１
２に設けられている抵抗Ｒ１，Ｃ１の抵抗値、及び静電
容量をそれぞれ表す。マルチバイブレーク１３に設けら
れた抵抗Ｒ２およびコンデンサＣ２のついても同様の表
記を行なう。なお、Ｋは定数である。

この信号Ｂはマルチバイブレータ１３に入力され、出力
信号Ｃは第８図に示すように、パルス幅Ｗ２、 Ｗ２＝Ｒ２・Ｃ２・Ｋ　　　　・・・（２）を有するパ
ルス列となる。ここで、前記パルス幅Ｗ１は、後述する
ように信号Ｂの周期である水平同期信号周期の６３．５
μｓ以下である必要があり、また上記パルス幅Ｗ２は後
述するように上記６３．５μｓ以上であって、かつ（６
３，５Ｘ２−Ｗｌ）μＳ以下の必要がある。マルチバイ
ブレーク１２．１３から得られた信号Ｂ、Ｃは、ＡＮＤ
回路１４に人力され第８図に示す水平同期信号りが得ら
れる。

一方、ＤＦＦ回路１５においては、入力された複合同期
信号Ａを、クロック入力となる信号Ｂの立ち上りエツジ
で取り出し、従って反転出力信号Ｅとして第８図に示す
ように、複合同期信号中の垂直同期信号が得られる。ま
たＤＦＦ回路１５の非反転出力Ｅは、ＤＦＦ回路１６の
データ入力となり、マルチバイブレータの反転出力によ
ってＤＦＦ回路１５と同期されて動作する。従って、第
８図の垂直同期信号Ｅがパイレベルに切り換えられる時
刻ｔ１よりも、信号Ｂの１周期遅れた時刻ｔ２で、ＤＦ
Ｆ回路１６の出力Ｆのレベルが切り換えられる。

すなわちマルチバイブレータ１２で取り出される信号Ｂ
は、複合同期信号Ａの等価パルス１９と同一周期であり
、すなわち信号Ｅ、Ｆの間には水平同期信号りの周期Ｈ
について、Ｈ／２だけ位相のずれを生じている。

ここで、上記水平同期信号り、垂直同期信号Ｅおよび遅
延垂直同期信号Ｆの間の位相関係は、第８図に示すよう
にたとえば奇数フィールドにおいては、これらが全てハ
イレベルとなる期間はなく、偶数フィールドではこれら
が全てハイレベルとなる期間が存在している。これは垂
直同期信号Ｅと水平同期信号りとの位相のずれ、すなわ
ち第８回に示される複合同期信号Ａの、垂直同期信号の
前後の等価パルス１９の数が奇数フィールドと偶数フィ
ールドとの間で、奇数個（実際には１つ）だけ異なって
いることに起因している。

従って、ＮＡＮＤ回路１８の出力は第８図に示す偶数フ
ィールドにおいて、前記各信号り、　Ｅ。

Ｆが全てハイレベルとなる期間Ｐにおいてのみ立ち下が
る。すなわちこのような信号ＧをＪＫＦＦ回路１７のク
リア入力として与え、さらにＤＦＦ回路１５からの反転
出力Ｅをクロック入力として与えることにより、ＪＫＦ
Ｆ回路１７にいわゆるトグル動作を行わせる。すなわち
第９図に示すように、ローレベルであった信号Ｈについ
て、Ｅが時刻ｔ３で立ち下がるとき、出力信号Ｈはハイ
レベルに切り換えられ、すぐに時刻ｔ４でクリア入力信
号Ｇが入力されてローレベルとされ、時刻ｔ５でクロッ
ク入力が立ち下がると再びハイレベルに切り換えられ、
時刻ｔ６でクロック信号が立ち下がるとローレベルに切
り換えられる。続いて時刻ｔ７でクリア人力Ｇが入力さ
れても現在ローレベルであり、従って信号は反転しない
。

以下、同様にして、偶数フィールドの場合はローレベル
であり、奇数フィールドの場合はハイレベルとなるフィ
ールドの判別信号Ｈを得ることができる。この判別信号
■（によって複合映像信号中の各フィールドが奇数フィ
ールドであるか、偶数フィールドであるかを判別するこ
とができる。

〔発明が解決しようとする課題〕

従来のフィールド判別装置は以上のように構成されてい
るので、複合同期信号にノズルが混入した場合や、水平
同期信号が欠落した場合には、すぐ誤動作をするという
欠点があり、特にＶＴＲの複合映像信号では垂直同期部
分でヘッドが切り替り、水平同期信号が欠落することが
あるため誤動作が多い。

第１０図、第１１図に誤動作の一例を示すタイミングチ
ャートを示す。第１０図において奇数フィールドの破線
ａで示す水平同期パルスが欠落しており、このときマル
チバイブレータ１２の出力Ｂにはｂの破線で示すパルス
がなくなる。このため、マルチバイブレーク１３の出力
Ｃの出力はｄの点線で示す位置で立ち下がらず、水平同
期周期の１／２だけすれたｅの位置で立ち下がる。これ
以降のタイミングはすべて水平同期周期の１／またけず
れ、偶数フィールドのタイミングと同じになってしまう
。従って、３人力ＮＡＮＤゲートの出力Ｇにはｇの破線
で示すパルスが発生する。

このとき、フィールド判別の出力Ｈは第１１図に示すタ
イミングのようにｇのパルスによりＪＫＦＦ回路１７が
リセットされｈの部分で誤ったフィールド判別出力が発
生する。

この発明は上記のような問題点を解消するためになされ
たもので、ノズルの混入や、水平同期パルスが欠落して
も正しいフィールド判別ができるフィールド判別装置を
得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るフィールド判別装置は、各フィールドご
とに奇数フィールドか偶数フィールドかを検出するフィ
ールド検出部と、さらに１フィールドごとに出力が反転
するフリップフロップと、その出力と上記フィールド検
出部の出力を比較する比較回路と、この比較回路の出力
によりカウントアンプ又はリセットされるカウンタ回路
と、このカウンタ回路が所定の値になったときにフリッ
プフロップの出力を反転する反転回路とから構成される
フィールド誤り補正部とを備えるようにしたものである
。

〔作用〕

この発明におけるフィールド判別装置は、フィールド毎
に奇数フィールドか偶数フィールドかを検出するフィー
ルド検出部と、その検出誤りを補正する誤り補正手段を
備えるようにしので、正しいフィールド判別を行なうこ
とでき、フィールド判別装置の誤動作を防止できる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例によるフィールド判別装置の
構成を示すブロック図であり、複合同期信号Ａの入力に
対して垂直同期信号Ｅ及びフィールド検出信号Ｈを出力
するフィールド検出部１１と、さらには垂直同期信号Ｅ
の入力によりフィールドごとに出力Ｓが反転するフリッ
プフロップ２と、フリップフロップ２の出力Ｓとフィー
ルド検出信号Ｈを比較する比較回路３と、比較回路３の
出力Ｔによりカウントアツプまたはリセットされるカウ
ンタ４と、カウンタ４が所定の値になったときカウンタ
４の出力信号Ｑによりフリップフロップ２の出力を反転
させる信号Ｒを出力する反転回路５とからなる誤り補正
手段１とにより構成している。

また、第２図は第１図の誤り補正部１の一実施例による
回路構成を示す図であり、フリップフロップ検出部１１
には従来のフィールド判別装置の一例である第７図の回
路を用いている。

図において、２ａはフィールド検出部１１からの垂直同
期信号Ｅの立ち下がりによりＱ出力信号Ｓが反転するＪ
ＫＦＦ回路、３ａはその信号Ｓとフィールド検出部１１
からのフィールド検出信号Ｈを入力とするイクスクルー
シブＯＲゲート（以下、ＥＸＯＲと称す）、３ｂはＥＸ
ＯＲ３ａの出力Ｕを入力とするＮＯＴゲート（以下、Ｎ
ＯＴと称す）、３ｄはＥＸＯＲ３ａの出力Ｕとフィール
ド検出部１１からの垂直同期信号Ｆを入力する２人力Ａ
ＮＤゲート（以下、ＡＮＤ　Ｉと称す）、３ｅはＮ０Ｔ
３ｂの出力Ｕとフィールド検出部１１からの垂直同期信
号Ｆを入力する２人力ＡＮＤゲート（以下、ＡＮＤＩＩ
と称す）、４ａはＡＮＤ　ｒ３ａの出力Ｔ、をカウント
アツプ入力（以下、ＣＫと称す）に接続し、ＡＮＤＩＩ
３ｅの出力Ｔｔをリセット入力（以下、ＣＬＲ１と称す
）に接続、シたカウンタ、５ａはカンウタ４ａのＱ３か
ら出力される信号Ｑ、と前記ＪＫＦＦ２ａの出力Ｓを入
力とする２人力ＡＮＤゲート（以下、ＡＮＤＩＩＩと称
す）であり、ＡＮＤＩ［Ｉ５ａの出力Ｒは前記ＪＫＦＦ
２ａのリセット入力（以下、ＣＬＲ２と称す）に接続さ
れる。

尚、ＪＫＦＦ２ａの出力Ｓは本発明のフィールド判別装
置の出力となる。

次に、第１図のブロック図により本発明の動作の概要を
説明する。

フリップフロップ２は、垂直同期信号Ｅの入力、により
、その出力Ｓが１フィールドごとに補正反転する。

フリップフロップ２の出力Ｓとフィールド検出部の出力
Ｈは比較回路２に入力され、出力Ｓと出力Ｈが同じとき
にはカンウタ４をリセットし、出力Ｓと出力Ｈが異なる
ときにはカウンタのカンウド値を１フィールドにつき１
つだけ増やすように働く。

カウンタ４の出力カウント値Ｑが所定の数に達したとき
、反転回路５の働きによりフリップフロップ２に出力Ｓ
が反転する。

通常の場合、フィールド検出部の出力Ｈは１フィールド
ごとに極性が反転し、フリップフロップ２の出力Ｓも１
フィールドごとに極性が反転するため、出力Ｈと出力Ｓ
はいつも同じ極性か、又はいつも逆極性となる。

まず、同じ極性となっている場合には、カウンタ４は１
フィールドごとにリセットされるため、出力カウント値
はゼロのまま進まず反転回路５も動作せず、フリップフ
ロップ２の出力Ｓの極性はフィールド検出部の出力Ｈと
同じ極性であり続ける。

次に異なる極性となっている場合には、カウンタ４は１
フィールドごとにカウントアツプされるため、出力カウ
ント値は１フィールドに１つづつ増えてい（、そして所
定の数Ｎに達したとき、反転回路５が動作し、フリップ
フロップ２の極性を反転させる。これにより、フリップ
フロップ２の出力Ｓとフィールド検出部１１の出力Ｈの
極性が同じとなり、カウンタ４がリセットされるため、
出力Ｈと出力Ｓは同じ極性であり続ける。

すなわち、フィールド検出部の出力Ｈが少なくともＮフ
ィールド以上の開票動作なく出力されたとき、フリップ
フロップ２の出力Ｓも正しいフィールド判別信号を出力
し始める。

また、正しいフィールド判別信号をフリップフロップ２
が出力している場合には、少なくともＮフィールド以上
の間フィールド検出部１１が誤動作しない限り、正しい
フィールド判別信号を出力できる。

次に、第２図の回路と、その動作のタイミングを示す第
３図によって実際の動作について説明する。

まず、フィールド検出部１１の出力信号ＥとＨとＦは、
従来のフィールド判別装置の例のままである。

信号ＥはＪＫＦＦ２ａのクロック入力ＣＫに入力され、
ＪＫＦＦ２ａのＱ出力信号Ｓは、信号百が立ち下がる度
に極性が反転する。この信号Ｓとフィールド検出信号Ｈ
入力によりＥＸＯＲ３ａの出力には信号Ｕが、Ｎ０Ｔａ
ｂの出力には信号Ｕとは逆極性の信号Ｕが出力される。

信号Ｕ及び信号ＵはそれぞれＡＮＤ　Ｉ　３　ｄ及びＡ
ＮＤＩＩ３ｅに入力され、又ＡＮＤ　Ｔ　３　ｄ及びＡ
ＮＤ　ＩＩ　３　ｅには信号Ｆが入力されることにより
、ＡＮＤ　Ｉ　３　ｄがらは信号Ｔ＋　、ＡＮＤ　ＩＩ
　３　ｅがらは信号Ｔ２が出力される。信号Ｔ１及び信
号Ｔ２はそれぞれカンウタ４ａのＣＫ大入力びＣＬＲ１
に入力され、信号Ｔ１が立ち上がる度毎にカウンタ４ａ
は１つだけカンウドアップし、信号Ｔ２が立ち上がると
きにリセットされる。このカウント値はカウンタ４ａの
出力Ｑ、、Ｑ、、Ｑ、に出力され、信号Ｔ２が立ち上ら
ず、信号Ｔ１が少なくとも４回以上立ち上がることによ
り信号Ｑ３が立ち上がる。

信号Ｑ、と信号ＳはＡＮＤｎ１５ａに入力され信号Ｒが
出力される。信号ＲはＪＫＦＦ２ａのＣＬＲ２に入力さ
れることにより、信号Ｓと信号Ｑ。

がともに立ち上ったときにＪＫＦＦ２ａの出力Ｓの極性
を反転する。この回路では、信号Ｓと信号Ｈの極性が異
なるときカウンタ４ａがカウントアツプし、信号Ｑ３が
立ち上がって１フィールドの後に信号Ｓの極性が反転す
る。従ってフィールド検出部１１が少なくとも５フイ一
ルド以上の間正常に動作した後にはＪＫＦＦ２ａの出力
信号Ｓも正しいフィールド判別信号となる。

そして、フィールド検出部１１が１フィールドの間諜動
作しても、第３図のフィールド誤検出部分に示すように
、カウンタ４ａのカウント値が１つふえることにより、
信号Ｑ１が１フィールドの間立ち上がるだけであり、信
号Ｓは正しいフィールド判別信号を出力し続ける。

なお、上記実施例では、フィールド検出部として特開昭
６３−１３３７６６号公報のフィールド判別装置を用い
た場合について示したが、これは第４図に示すフィール
ド検出部１１の回路でもよく、誤り補正回路１の回路も
第４図に示す回路にしてもほぼ同様に動作する。

以下、第４図に示す回路の構成を説明する。

図において、１２は複合同期信号Ａを入力とするマルチ
バイブレータ、１５．１６はＤＦＦであり、これらは特
開昭６３−１３３７６６のフィールド判別装置と同じ構
成である。２２も信号Ａを入力とする単安定マルチバイ
ブレータであるが、リトリガラブルタイブすなわち再ト
リガ可能なものであり、その出力パルス巾は６３．５μ
ｓの半分より長く、６３．５μｓより短くなるように抵
抗Ｒ３およびコンデンサＣ３の値を設定する０次にこの
マルチバイブレータ２２のＱ出力はＪＫＦＦ２０のクリ
ア入力に接続される。またＪＫＦＦ２０のクロック入力
には信号Ａが接続され、Ｑ出力は、ＤＦＦ２１のデータ
入力に接続される。

信号Ｅと信号Ｆは２人力ＡＮＤゲート２３に入力され、
ＡＮＤゲート２３の出力信号Ｖは、２人力ＡＮＤゲー）
３ｄ及び３ｅに入力される。２ｂはＤＦＦであり、クロ
ック入力には信号Ｅが、クリア入力には後述する信号Ｒ
が、データ入力には信号Ｓがそれぞれ入力され、Ｑ出力
からは信号ＳがＱ出力からは信号Ｓがそれぞれ出力され
る。３ａ、３ｆは２人力イクスクルージブＯＲゲートで
あり、それぞれＤＦＦ２１のＱ出力である信号Ｈが入力
され、さらにＥＸＯＲ３ａには信号Ｓが、ＥＸＯＲ３ｆ
には信号Ｓが入力され、ＥＸＯＲ３ａの出力信号Ｕ及び
ＥＸＯＲ３ｆの出力信号Ｕはそれぞれ２人力ＡＮＤゲー
）３ｄ及び３ｅに入力される。４ａはカウンタであり、
そのクロック入力にはＡＮＤ３ｄの出力信号Ｔ、が、リ
セット入力にはＡＮＤ３ｅの出力信号Ｔ２が入力され、
カウンタ４ａの出力信号Ｑ４は２人力ＡＮＤゲート５ａ
に入力される。ＡＮＤ５ａはもう一方の入力に前記信号
Ｓが入力され、前記信号Ｒを出力する。

また、第５図及び第６図は、第４図に示す回路の動作タ
イミングを示す図であり、第５図及び第６図のタイミン
グ図においてＡ、Ｂ、Ｅ、Ｆ、Ｃ。

Ｄ、Ｈ，Ｓ、Ｕ、Ｔｌ　、Ｔｔ、Ｑ、、Ｒはそれぞれ第
４図のＡ、Ｂ、Ｅ、Ｆ、Ｃ，Ｄ、Ｈ，Ｓ、Ｕ。

Ｔ、、Ｔ、、、Ｑｌ、Ｒの各信号に対応している。

この回路におけるフィールド検出部１１の動作としては
、奇数フィールド及び偶数フィールドの垂直同期信号Ｅ
より前（左側）にある１／２Ｈ周期の複合同期信号Ａが
立ち下がる数がそれぞれ７と８であり、その数が奇数笈
び偶数であることにより、垂直同期信号Ｅの立ち下りに
おけるＪＫＦＦ２０のＱ出力信号りの極性が異なり、そ
れをＤＦＦ２１のＱ出力にとりだすことによってフィー
ルド検出信号Ｈが得られる。

次に誤り補正部１の動作は、前記の第２図に示す回路と
ほぼ同じであるが、第２図ではカウンタ４ａのＱ３出力
を、第３図ではＱ４出力を反転回路５に接続していると
ころが異なり、第１図の動作説明において述べたカンウ
タ４における所定のカウント値Ｎの数が異なる。

〔発明の効果〕

以上のように、この発明によれば、従来のフィールド検
出部に加えて、フィールド検出部の誤りを補正してフィ
ールド判別信号を出力するフィールド誤り検出部を設け
るようにしたので、ノイズが混入したり水平同期パルス
が欠落するすようなことがあってもこれを防止でき、誤
動作の少ないフィールド判別装置が得られる効果がある
。

【図面の簡単な説明】

第１図はこの発明の一実施例によるフィールド判別装置
の基本構成を示すブロック図、第２図はこの発明の一実
施例によるフィールド判別装置の誤り補正ブロックの一
実施例を示す回路図、第３図は第２図の回路動作を示す
タイミング図、第４図はこの発明の他の一実施例による
フィールド判別装置を示す回路図、第５図は第４図のフ
ィールド検出部の回路動作を示すタイミング図、第６図
は第４図の誤り補正部の回路動作を示すタイミング図、
第７図は従来のフィールド判別装置の回路図、第８図及
び第９図はフィールド判別装置の回路動作を示すタイミ
ング図、第１０図及び第１１図はフィールド判別装置の
回路における誤動作を示すタイミング図である。 図において、１はフィールド誤り補正部、２はフリップ
フロップ、２ａはＪＫフリンブフロソブ、２、ｂはＤフ
リップフロップ、３は比較回路、３ａ。 ３ｆはＥＸＯＲゲート、３ｂはＮＯＴゲート、３ｄ、３
ｅはＡＮＤゲート、４はカウンタ回路、４ａはカウンタ
、５は反転回路、５ａはＡＮＤゲート、１１はフィール
ド検出部又はフィールド判別装置、１２．１３はマルチ
バイブレーク、１４はＡＮＤゲート、１５．１６はＤフ
リップフロップ、１７はＪＫフリップフロップ、１８は
ＮＡＮＤゲート、工９は等価パルス、２０はＪＫフリッ
プフコツブ、２１はＤフリップフロップ、２２はマルチ
バイブレータ、２３はＡＮＤゲート、Ａは複合同期信号
、Ｄは水平同期信号、Ｅ、　Ｅは垂直同期信号、Ｆ、　
　Ｆは遅延垂直同期信号、Ｈはフリンブフロソプ検出信
号又はフィールド判別信号、Ｓはフィールド判別信号、
Ｔ、　Ｔｌ　、Ｔｔはカウンタ駆動信号、Ｑ、　Ｑ＋　
、　Ｑ２　、　Ｑｌ　、　Ｑｌはカウンタ出力信号、Ｒ
は反転信号、ａは水平同期パルス欠落部、ｈはフィール
ド誤検出部である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）複合映像信号から分離・整形された水平同期信号
   と垂直同期信号から各フィールドごとに奇数フィールド
   か偶数フィールドかを検出するフィールド検出部と、 １フィールドごとに出力が反転するフリップフロップと
   、該フリップフロップの出力と上記フィールド検出部の
   出力を比較する比較回路と、該比較回路の出力によりカ
   ウントアップ又はリセットされるカウンタ回路と、該カ
   ウンタ回路が所定の値になったときに上記フリップフロ
   ップの出力を反転する反転回路とから構成されるフィー
   ルド誤り補正部とを備えたことを特徴とするフィールド
   判別装置。