JPH02299040A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH02299040A JPH02299040A JP1120682A JP12068289A JPH02299040A JP H02299040 A JPH02299040 A JP H02299040A JP 1120682 A JP1120682 A JP 1120682A JP 12068289 A JP12068289 A JP 12068289A JP H02299040 A JPH02299040 A JP H02299040A
- Authority
- JP
- Japan
- Prior art keywords
- ram card
- card
- ram
- turned
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はすでに汎用されている電子機器の、特に繰り返
しアクセスするＲＡＭカードのようにメモリ機構などの
安全装置に関する。
しアクセスするＲＡＭカードのようにメモリ機構などの
安全装置に関する。
［従来の技術］
一般に電子機器のメモリ装置は繰り返しアクセスをして
、その都度ミスがあってはならない。万一％動作が発生
すると、新しく加えたデータがミスになるならば被害が
少ないが、一般に誤動作につながるとメモリに蓄えられ
たデータすべてが、−瞬のうちに破壊される。特に集積
化されたＩＣ回路によるＲＡＭカードのような一瞬にし
てアクセスするメモリ体にあっては、電源の供給装置に
対する対策が大きな問題となる。一般に電源端子（Ｖｃ
ｃ）には、システムが電源オンの時には電圧が供給され
、電源オフの時は電圧が供給されておらず、システムの
電源がオンの時またＲＡＭカードのアクセス中にＲＡＭ
カードを抜き出すと、ＲＡＭカードの回路破壊またはデ
ータの消失が発生する場合があった。
、その都度ミスがあってはならない。万一％動作が発生
すると、新しく加えたデータがミスになるならば被害が
少ないが、一般に誤動作につながるとメモリに蓄えられ
たデータすべてが、−瞬のうちに破壊される。特に集積
化されたＩＣ回路によるＲＡＭカードのような一瞬にし
てアクセスするメモリ体にあっては、電源の供給装置に
対する対策が大きな問題となる。一般に電源端子（Ｖｃ
ｃ）には、システムが電源オンの時には電圧が供給され
、電源オフの時は電圧が供給されておらず、システムの
電源がオンの時またＲＡＭカードのアクセス中にＲＡＭ
カードを抜き出すと、ＲＡＭカードの回路破壊またはデ
ータの消失が発生する場合があった。
またシステムが電源オンの時はＲＡＭカードの電源に常
にアクセス可能な電源を供給していた為無駄な電力を消
費しており、携帯に便利なコンパクトな形状にまとめる
には消費される電力が多いために弊害となっていた。
にアクセス可能な電源を供給していた為無駄な電力を消
費しており、携帯に便利なコンパクトな形状にまとめる
には消費される電力が多いために弊害となっていた。
さらにシステムの電源がオフの時は、ＲＡＭカードの電
源Ｖｃｃに電圧を供給していないのでＲＡＭカード内蔵
のリチウム電池をＲＡＭカードのデータ保持用に消費し
、リチウム電池の寿命が短かった。
源Ｖｃｃに電圧を供給していないのでＲＡＭカード内蔵
のリチウム電池をＲＡＭカードのデータ保持用に消費し
、リチウム電池の寿命が短かった。
第５図は従来の技術による回路の一例で、５０１はバッ
テリ、５０２はＡＣアダプタ、５０３は電源部、５０４
は電源制御部、５０５はＶｃｃ端子に電力供給するトラ
ンジスタ、５０６は中央制御装置（ＣＰＵ）及び周辺回
路、５０７．５０９はバッファ、５０８は双方向バッフ
ァである。
テリ、５０２はＡＣアダプタ、５０３は電源部、５０４
は電源制御部、５０５はＶｃｃ端子に電力供給するトラ
ンジスタ、５０６は中央制御装置（ＣＰＵ）及び周辺回
路、５０７．５０９はバッファ、５０８は双方向バッフ
ァである。
［発明が解決しようとする課題］
したがって、本発明の目的はシステムの電源がオンまた
は、ＲＡＭカードのアクセス中にＲＡＭカードの抜き差
しを行ってもＲＡＭカードの回路破壊もしくはデータの
消失が発生しない装置を提１共することにあり、またＲ
ＡＭカードをアクセスしない時に無駄な電流を削減し、
ＲＡＭカード内蔵のリチウム電池の消費を減らすことが
できる装置を提供することにある。
は、ＲＡＭカードのアクセス中にＲＡＭカードの抜き差
しを行ってもＲＡＭカードの回路破壊もしくはデータの
消失が発生しない装置を提１共することにあり、またＲ
ＡＭカードをアクセスしない時に無駄な電流を削減し、
ＲＡＭカード内蔵のリチウム電池の消費を減らすことが
できる装置を提供することにある。
［課題を解決するための手段］
本発明は機器に繰り返し差込み挿入可能な記憶装置、前
記記憶装置の作動状態に拘らず前記記憶装置のためのデ
ータ保護装置を備えたことを特徴とする。
記記憶装置の作動状態に拘らず前記記憶装置のためのデ
ータ保護装置を備えたことを特徴とする。
［実施例］
第１図において本システムの処理を行うコンピュータの
中央制御装置（ＣＰＵ）及び周辺回路１０５である。バ
ッファ１０６，１０８及び双方向バッファ１０７はＣＰ
ＵとＲＡＭカードの間に入れ互いに干渉しないようにす
るためのものである。
中央制御装置（ＣＰＵ）及び周辺回路１０５である。バ
ッファ１０６，１０８及び双方向バッファ１０７はＣＰ
ＵとＲＡＭカードの間に入れ互いに干渉しないようにす
るためのものである。
Ｑｌは、ＲＡＭカードの電源Ｖｃｃを制御するトランジ
スタである。Ｑ３は電源制御部により制御される。ＳＷ
Ｉは、ＲＡＭカードを覆う蓋と連動して作動するスイッ
チである。ＲＡＭカードを覆う蓋が開いている時にＳ〜
■１はオン、閉じていればＳＷＩはオフである。ＲＡＭ
カードは蓋が開いている時のみ抜き差しできる。ＣＤ２
．ＣＤＩはＲＡＭカード装着検出用端子であり、ＲＡＭ
カード内部ではＣＤＩとＣＤ２が接続されている。
スタである。Ｑ３は電源制御部により制御される。ＳＷ
Ｉは、ＲＡＭカードを覆う蓋と連動して作動するスイッ
チである。ＲＡＭカードを覆う蓋が開いている時にＳ〜
■１はオン、閉じていればＳＷＩはオフである。ＲＡＭ
カードは蓋が開いている時のみ抜き差しできる。ＣＤ２
．ＣＤＩはＲＡＭカード装着検出用端子であり、ＲＡＭ
カード内部ではＣＤＩとＣＤ２が接続されている。
Ｑ２は、Ｑｌと同様ＲＡＭカードの電［Ｖｃｃを制御す
るトランジスタでＣＰＵにより制御される。
るトランジスタでＣＰＵにより制御される。
電源部は、バッテリ１０１の電圧から回路を動作させる
ための電圧を生成するための回路である。
ための電圧を生成するための回路である。
ＡＣアダプタ１０２は、バッテリに充電するためのもの
である。
である。
ＲＡＭカード用コネクタは、本システムとＲＡＭカード
を結ぶものである。
を結ぶものである。
ＶＢＫは、本システムの電源のオン、オフに関わらず常
に供給されている電源である。またＱ３のコレクタから
ＣＰＵの割り込みＮＭＩに信号が接続されている。また
同時にＣＰＵの入力ボートＩＮで状態を読み取ることが
できる。
に供給されている電源である。またＱ３のコレクタから
ＣＰＵの割り込みＮＭＩに信号が接続されている。また
同時にＣＰＵの入力ボートＩＮで状態を読み取ることが
できる。
本システムが電源オフ中にＲＡＭカードを抜き差しする
場合について説明すると、電源オフ中は常にＱ２はオフ
になっている。ＲＡＭカードをＲＡＭカードコネクタに
差し込む以前は、ＣＤ２とＣＤＩの間が開放されている
ので、Ｑｌはオフである。したがってＲＡＭカードの電
源Ｖｃｃには電圧は現れない。また本システムの電源オ
フ中はバッファ、双方向バッファの電源がオフになって
いる。よってＲＡＭカードをＲＡＭカード用コネクタに
差し込む時は、ＲＡＭカードコネクタのどのビンにも電
圧は現れない。
場合について説明すると、電源オフ中は常にＱ２はオフ
になっている。ＲＡＭカードをＲＡＭカードコネクタに
差し込む以前は、ＣＤ２とＣＤＩの間が開放されている
ので、Ｑｌはオフである。したがってＲＡＭカードの電
源Ｖｃｃには電圧は現れない。また本システムの電源オ
フ中はバッファ、双方向バッファの電源がオフになって
いる。よってＲＡＭカードをＲＡＭカード用コネクタに
差し込む時は、ＲＡＭカードコネクタのどのビンにも電
圧は現れない。
ＲＡＭカードを差し込んだ後ＲＡＭカードを覆う蓋を閉
じるとＳＷｌがオンする。このときＱ３がオンならＱｌ
がオンしてＲＡＭカードの電ＲＶｃＣに電圧を供給する
。
じるとＳＷｌがオンする。このときＱ３がオンならＱｌ
がオンしてＲＡＭカードの電ＲＶｃＣに電圧を供給する
。
ＲＡＭカードを抜く場合は先ずＲＡＭカードを覆う蓋を
開けるとＳＷｌがオフする。これによりＱ３の状態にか
かわらずＱｌはオフして、ＲＡＭカードの電源Ｖｃｃに
電圧は供給されない。したがってＲＡＭカードを抜く時
にはＲＡＭカード用コネクタには電圧が現れていない。
開けるとＳＷｌがオフする。これによりＱ３の状態にか
かわらずＱｌはオフして、ＲＡＭカードの電源Ｖｃｃに
電圧は供給されない。したがってＲＡＭカードを抜く時
にはＲＡＭカード用コネクタには電圧が現れていない。
よってＲＡＭカードの抜き差しをする時は、ＲＡＭカー
ドは外部から影響を受けて回路破壊またはデータの消失
は発生しない。
ドは外部から影響を受けて回路破壊またはデータの消失
は発生しない。
次に本システムの電源がオンの時にＲＡＭカードを抜き
差しし、カードのアクセスする場合について説明する。
差しし、カードのアクセスする場合について説明する。
ＲＡＭカードをＲＡＭカードコネクタに差し込む以前は
、ＣＤ２とＣＤＩの間が開放されているので、Ｑｌはオ
フである。
、ＣＤ２とＣＤＩの間が開放されているので、Ｑｌはオ
フである。
またＣＰＵ１０５は、ＩＮ端子のレベルがハイレベルの
時はＱ２をオフする様にプログラムされているので、Ｖ
ｃｃには電圧は現れない。ざらにＣＰＵは、ＩＮ端子が
ハイし・ベルの時はイ＜ッファ、双方向バッファの／Ｇ
端子をハイレベルにしてバッファ、双方向バッファをハ
イインピーダンス状態にする。したがってＲＡＭカード
をＲＡＭカードコネクタに差し込む時は、ＲＡＭカード
コネクタのどのピンにも電圧が現れない。
時はＱ２をオフする様にプログラムされているので、Ｖ
ｃｃには電圧は現れない。ざらにＣＰＵは、ＩＮ端子が
ハイし・ベルの時はイ＜ッファ、双方向バッファの／Ｇ
端子をハイレベルにしてバッファ、双方向バッファをハ
イインピーダンス状態にする。したがってＲＡＭカード
をＲＡＭカードコネクタに差し込む時は、ＲＡＭカード
コネクタのどのピンにも電圧が現れない。
ＲＡＭカードを差し込んでからＲＡＭカードを覆う蓋を
閉じるとＳＷＩがオンする。Ｑ３がオンしていればＱｌ
がオンしてＲＡＭカードのＶｃｃへ電源を供給する。Ｑ
ｌはＲＡＭカードの記憶内容を保持するのに足りるだけ
の電流を流す様にベース電流を決定してあり、ベース電
流は全体の消費電流に比べて非常に少ない。
閉じるとＳＷＩがオンする。Ｑ３がオンしていればＱｌ
がオンしてＲＡＭカードのＶｃｃへ電源を供給する。Ｑ
ｌはＲＡＭカードの記憶内容を保持するのに足りるだけ
の電流を流す様にベース電流を決定してあり、ベース電
流は全体の消費電流に比べて非常に少ない。
このようにＲＡＭカードには、ＲＡＭカードをＲＡＭカ
ードコネクタに差込み、蓋を閉じるまではいがなる電圧
も加えられない。したがってＲＡＭカードは、外部から
影響をうけて回路破壊、もしくは記憶データの消失はな
い。
ードコネクタに差込み、蓋を閉じるまではいがなる電圧
も加えられない。したがってＲＡＭカードは、外部から
影響をうけて回路破壊、もしくは記憶データの消失はな
い。
ＣＰＵがＲＡＭカードをアクセスする場合は、ＣＰＵは
バッファ、双方向バッファの／Ｇ端子をロウレベルにし
てこれらをイネーブルにする。その後、ＣＰＵのＰＯＲ
Ｔ端子がロウになり、Ｑ２のベース端子がロウとなり、
Ｑ２をオンする。Ｑ２のベース電流はＲＡＭカードをア
クセスする時に必要とする電流をＲＡＭカードに供給で
きる様にＱｌのベース電流の数倍の電流を流している。
バッファ、双方向バッファの／Ｇ端子をロウレベルにし
てこれらをイネーブルにする。その後、ＣＰＵのＰＯＲ
Ｔ端子がロウになり、Ｑ２のベース端子がロウとなり、
Ｑ２をオンする。Ｑ２のベース電流はＲＡＭカードをア
クセスする時に必要とする電流をＲＡＭカードに供給で
きる様にＱｌのベース電流の数倍の電流を流している。
ＲＡＭカードへのアクセスが終了するとＣＰｔＪはＱ２
をオフし、バッファ及び双方向バッファをディスエーブ
ルにする。アクセスの為に必要な時以外はＱ２にベース
電流を流さないようにして不要な電流の消費を無くして
いる。
をオフし、バッファ及び双方向バッファをディスエーブ
ルにする。アクセスの為に必要な時以外はＱ２にベース
電流を流さないようにして不要な電流の消費を無くして
いる。
アクセス終了後にＲＡＭカードを抜く場合は、ＲＡＭカ
ードを抜く為にＲＡＭカードを覆う蓋を開けた時にＱｌ
がオフする。
ードを抜く為にＲＡＭカードを覆う蓋を開けた時にＱｌ
がオフする。
このとき既にＱ２はオフになフているのでＲＡＭカード
の電源Ｖｃｃはオフになる。
の電源Ｖｃｃはオフになる。
またバッファ、双方向バッファもディスエーブルになっ
ているためＲＡＭカード用コネクタのどのビンにも電圧
は現れていない。
ているためＲＡＭカード用コネクタのどのビンにも電圧
は現れていない。
以上の様にＲＡＭカードを抜く場合もＲＡＭカードに外
部から影響を受けて回路破壊またはデータの消失はない
。
部から影響を受けて回路破壊またはデータの消失はない
。
ＣＰＵがＲ，ＡＭカードをアクセス中にユーザがＲＡＭ
カードを抜こうとするとユーザは先ずＲＡＭカードを覆
うフタを開ける。この時ＳＷ１がオフになるのでＣＰＵ
のＮＭＩがハイレベルになりＣＰＵに対して割り込みが
発生する。
カードを抜こうとするとユーザは先ずＲＡＭカードを覆
うフタを開ける。この時ＳＷ１がオフになるのでＣＰＵ
のＮＭＩがハイレベルになりＣＰＵに対して割り込みが
発生する。
ＳＷＩがオフになりＱｌがオフになってもアクセス中は
Ｑ２がオンになっているのでＲＡＭカードのアクセスは
継続して可能である。ＣＰＵが割り込みを受は付けると
必要最小限のアクセスをした後に、ＲＡＭカードのアク
セスを中止してバッファ、双方向バッファをディスエー
ブルにする。ざらにＣＰＵはＱ２をオフする。 Ｒ，
ＡＭカードを覆う蓋を開けてからＲＡＭカードを抜く迄
の時間に比較してＣＰＵがＱ２をオフする迄の時間は遥
かに速いのでＲＡＭカードを抜く時には、ＲＡＭカード
用コネクタには電圧が現れず、ＲＡＭカードの回路破壊
、データの消失は起こらない。
Ｑ２がオンになっているのでＲＡＭカードのアクセスは
継続して可能である。ＣＰＵが割り込みを受は付けると
必要最小限のアクセスをした後に、ＲＡＭカードのアク
セスを中止してバッファ、双方向バッファをディスエー
ブルにする。ざらにＣＰＵはＱ２をオフする。 Ｒ，
ＡＭカードを覆う蓋を開けてからＲＡＭカードを抜く迄
の時間に比較してＣＰＵがＱ２をオフする迄の時間は遥
かに速いのでＲＡＭカードを抜く時には、ＲＡＭカード
用コネクタには電圧が現れず、ＲＡＭカードの回路破壊
、データの消失は起こらない。
電源制御部により制御されるＱ３は本システムの電源が
オンしている時には常にオ′ンしている。
オンしている時には常にオ′ンしている。
また本システムの電源がオフしている時には、ＡＣアダ
プタ１０２が接続されていればＱ３はオンになりＡ、Ｃ
アダプタが接続されていなければＱ３はオフになる。第
２図は本発明に使用するＲＡＭカードの内部の構成を示
す図で、ＲＡＭカードの電ＲＶｃｃに電圧が供給されて
いればＲＡＭカードに内蔵されたバックアップ用のリチ
ウム電池２０１は消費されない。２０２はＶｃｅから電
力供給する時と、内部電池で供給する時の電源切り替え
回路、２０３はＲＡＭである。
プタ１０２が接続されていればＱ３はオンになりＡ、Ｃ
アダプタが接続されていなければＱ３はオフになる。第
２図は本発明に使用するＲＡＭカードの内部の構成を示
す図で、ＲＡＭカードの電ＲＶｃｃに電圧が供給されて
いればＲＡＭカードに内蔵されたバックアップ用のリチ
ウム電池２０１は消費されない。２０２はＶｃｅから電
力供給する時と、内部電池で供給する時の電源切り替え
回路、２０３はＲＡＭである。
第３図はＲＡＭカードアクセスの手順を示すフローチャ
ートで、ＩＮ端子がハイ１ノベルか（３０１）、Ｎｏな
らばバッファ、双方向バッファがイネーブル（３０２）
でＱ２をオン（３０３）、ＲＡＭカードのアクセス（３
０４）、Ｑ２をオフ（３０５）、バッファおよび双方向
バッファがディスエイプル（３０６）となる。
ートで、ＩＮ端子がハイ１ノベルか（３０１）、Ｎｏな
らばバッファ、双方向バッファがイネーブル（３０２）
でＱ２をオン（３０３）、ＲＡＭカードのアクセス（３
０４）、Ｑ２をオフ（３０５）、バッファおよび双方向
バッファがディスエイプル（３０６）となる。
第４図はＲＡＭカードの蓋を開き、ＣＰＵに割り込みを
入れて、ＲＡｈｉカードのアクセス中止（４０１）、バ
ッファおよび双方向バッファがディスエイプル（４０２
）、Ｑ２をＯＦＦする（４０３）。
入れて、ＲＡｈｉカードのアクセス中止（４０１）、バ
ッファおよび双方向バッファがディスエイプル（４０２
）、Ｑ２をＯＦＦする（４０３）。
一般のＲＡＭカードを使ったシステムでは電源スィッチ
が切られろとＲＡＭカードに内蔵されたリチウム電池が
ＲＡＭのバックアップの為に電力消費されるが、本発明
のシステムでは電源オン中にはＲＡＭカードに内蔵され
たリチウム電池は消費されず、また電源オフ中でもＡＣ
アダプタが接続されていればリチウム電池は消費されな
い。
が切られろとＲＡＭカードに内蔵されたリチウム電池が
ＲＡＭのバックアップの為に電力消費されるが、本発明
のシステムでは電源オン中にはＲＡＭカードに内蔵され
たリチウム電池は消費されず、また電源オフ中でもＡＣ
アダプタが接続されていればリチウム電池は消費されな
い。
このように本システムでは、ＲＡＭカードを抜き差しす
る場合はいかなる場合でもＲＡＭカード用コネクタに電
圧は現れずＲＡＭカードの回路破壊またはデータの消失
は発生しない。
る場合はいかなる場合でもＲＡＭカード用コネクタに電
圧は現れずＲＡＭカードの回路破壊またはデータの消失
は発生しない。
またＲＡ、Ｍカードをアクセスする時のみＱ２をオンし
て回路の消費電流を低減しており、さらに本発明による
システムが電源スィッチのオフ中であっても、ＡＣアダ
プタが接続されて外部電源が供給されていればＲＡＭカ
ードに電力が供給されており、ＲＡＭカードに内蔵され
たリチウム電池の電力消費は極めて漢かな量に減らされ
ている。
て回路の消費電流を低減しており、さらに本発明による
システムが電源スィッチのオフ中であっても、ＡＣアダ
プタが接続されて外部電源が供給されていればＲＡＭカ
ードに電力が供給されており、ＲＡＭカードに内蔵され
たリチウム電池の電力消費は極めて漢かな量に減らされ
ている。
［発明の効果コ
本発明は携帯型情報機器にとって特に効果を発揮するが
、あらゆるシステムの安全装置として広く応用すること
ができ、端末機器、ページプリンタ、磁気ハードディス
ク装置、イメージスキャナなど応用範囲は広い。
、あらゆるシステムの安全装置として広く応用すること
ができ、端末機器、ページプリンタ、磁気ハードディス
ク装置、イメージスキャナなど応用範囲は広い。
第１図は本発明の回路構成を示す図、
第２図は本発明に使用されるＲＡＭカードの内部の構成
を示す図、 第３図はＲＡＭカードのアクセスの手順を示す図、第４
図はＲＡＭカードアクセス中にＲＡＭカードを抜いた時
の処理手順を示す図、 第５図は従来技術を示す図である。 １０１：バッテリ １０２：ＡＣアダプタ １０３：電源部 １０４：電源制御部 以上 バッテリ 第１図 リチウム電池 第２図 ｔ 源 ＯＮ 第３図 第４図 バッテリ 第５図
を示す図、 第３図はＲＡＭカードのアクセスの手順を示す図、第４
図はＲＡＭカードアクセス中にＲＡＭカードを抜いた時
の処理手順を示す図、 第５図は従来技術を示す図である。 １０１：バッテリ １０２：ＡＣアダプタ １０３：電源部 １０４：電源制御部 以上 バッテリ 第１図 リチウム電池 第２図 ｔ 源 ＯＮ 第３図 第４図 バッテリ 第５図
Claims (1)
- 機器に繰り返し差込み挿入可能な記憶装置、前記記憶装
置の作動状態に拘らず前記記憶装置のためのデータ保護
装置を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1120682A JP2913306B2 (ja) | 1989-05-15 | 1989-05-15 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1120682A JP2913306B2 (ja) | 1989-05-15 | 1989-05-15 | 電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02299040A true JPH02299040A (ja) | 1990-12-11 |
| JP2913306B2 JP2913306B2 (ja) | 1999-06-28 |
Family
ID=14792340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1120682A Expired - Lifetime JP2913306B2 (ja) | 1989-05-15 | 1989-05-15 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2913306B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935918U (ja) * | 1983-06-23 | 1984-03-06 | 京セラ株式会社 | 電気シヤツタ回路 |
| JPS62121653U (ja) * | 1986-01-21 | 1987-08-01 | ||
| JPS63298515A (ja) * | 1987-05-29 | 1988-12-06 | Hitachi Maxell Ltd | 半導体メモリカ−トリツジの制御装置 |
-
1989
- 1989-05-15 JP JP1120682A patent/JP2913306B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935918U (ja) * | 1983-06-23 | 1984-03-06 | 京セラ株式会社 | 電気シヤツタ回路 |
| JPS62121653U (ja) * | 1986-01-21 | 1987-08-01 | ||
| JPS63298515A (ja) * | 1987-05-29 | 1988-12-06 | Hitachi Maxell Ltd | 半導体メモリカ−トリツジの制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2913306B2 (ja) | 1999-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151992A (en) | Personal computer for cutting off power when a lock mechanism of hard disk pack is released | |
| US4506323A (en) | Cache/disk file status indicator with data protection feature | |
| EP0473113B1 (en) | Stored data protection apparatus for electronic device | |
| US7076612B2 (en) | Cache interface circuit for automatic control of cache bypass modes and associated power savings | |
| US5289339A (en) | Portable electronic device with memory card unit having symmetrical terminals | |
| JPH0962584A (ja) | データ処理装置 | |
| US5410712A (en) | Computer system equipped with extended unit including power supply | |
| US5343436A (en) | Electronic apparatus having backup power source | |
| JP2913306B2 (ja) | 電子機器 | |
| US6205194B1 (en) | Device for communicating with a portable data medium | |
| JPS6217299B2 (ja) | ||
| JPH04124790A (ja) | Ｒａｍカード | |
| US20060185006A1 (en) | Flash card capable of enabling or disabling CPRM function | |
| JPH081578B2 (ja) | 電源開閉制御装置 | |
| KR0130785Y1 (ko) | 휴대용 컴퓨터의 피씨엠씨아이에이 카드 교체시 자동 감지장치 | |
| JPH0628267A (ja) | 情報処理装置 | |
| KR970005035Y1 (ko) | 전원제어회로 | |
| US8047437B2 (en) | Card access apparatus and electronic apparatus implementing the same | |
| KR950004200B1 (ko) | Rtc 인덱스레지스터 제어 시스템 | |
| KR20260033957A (ko) | 전자 장치 및 그 제어 방법 | |
| JPH0628173A (ja) | プログラムの置換方法及び装置 | |
| KR100936759B1 (ko) | 컨버터블 타블렛 컴퓨터의 보호회로 | |
| JP2510993B2 (ja) | 記憶カ−トリツジ | |
| JPH05134940A (ja) | スタテイツク型メモリ装置とそのメモリバツクアツプ方式 | |
| JPS611230A (ja) | 無停電電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |