JPH02299079A - ラスターデータの変化を検出するための方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔従来の技術及び発明が解決しょうとする問題点〕 パーソナルコンピュータ等のマイクロプロセッサベース
システムにおいては、ビデオ表示装置（モニター）を制
御するためのビデオハードウェアは、ＣＰＵからモニタ
ーへ発行されるビデオ指令をインタフェースするアダプ
タを含んでいる。パーソナルコンピュータに最も広く使
用されているビデオアダプタの１つが、Ｉｎｔｅｒｎａ
ｔｉｏｎａｌＢｕｓｉｎｅｓｓ　Ｍａｃｈｉｎｅｓ社に
ューヨーク州アーモンク）製造のビデオグラフィックス
プレイ（ＶＧＡ　）である。ＶＧＡは非常に広く普及し
、数多く採用されている＾め、メーカーの中には、ＶＧ
Ａをエミュレートシ次ハードウェアを出しているところ
もいくつかあるほどであり、ＶＧＡを利用してビデオ出
力を発生するソフトウェアを開発したソフトウェアメー
カーも数多い。

ＶＧＡのブロック線図は第１図に示されている。

ＶＧＡはＶＧＡチンプ又はコントローラ２０と、フレー
ムバッファ及び字体などの記憶装置として機能するメモ
リ１０と、カラー表示装置のためのルックアップテーブ
ルとして機能すると共に、モニター４０のドライバとし
ても機能するバレートチップと呼ばれることもあるデジ
タル／アナログ変換器（ＤＡＣ）３０とを有する。ＶＧ
Ａチンブ２０はｐｃババス０を介してＣＰＵ５０　に接
続される。ＣＰＵはＶＧＡチップに対して伝送し、ＶＧ
Ａチップは、どの情報を表示すべきか、どの情報を表示
すべきでないかということに関するビデオ指令を受信す
る。

表示を発生すべきときには、ＣＰＵはある１つのデータ
セットを表示することをＶＧＡチップ２０に命令する。

ＣＰＵからの指令を受信するとＶＧＡチンプは、テキス
トモードである場合は、文字属性を含む１６ビツト、図
形モードである場合には、画素情報と々る要求された命
令をメモリ１０へ送信して、フレームバッファ画像を発
生させる。次に、このフレームバッファ画像がＶＣＡチ
ップへ戻され、ＶＧＡチップはフレームバッファの内容
を一度に１画素ずつＤＡＣへ送信する。ＤＡＣ３０へ送
信される４ビツト画素コード（１６色の場合は４ビツト
、２５６色の場合には８ピツト）は、画素の色をカラー
ルックアンプテーブルを通じて確定する次めに使用され
る。ルックアップテーブルによって画素の色が確定する
と、デジタル信号はアナログ信号に変換されて、表示の
ためにモニター４０へ出力される。表示モニター４０の
表示を再生する次めに、１秒間に６０回、フレームバッ
ファの内容を！９２増り、ＤＡＣ３０へ転送する。ＶＧ
Ａはきわめて広く普及しているので、コンピュータメー
カーは、ＶＧＡとの間でのみ互換性をもつ人気のソフト
ウェアプログラムをさらに新しい型のコンピュータで動
作させるように、ＶＧＡに対して逆方向の互換性を有す
るビデオハードウェアやビデオソフトウェアを設計しよ
うと試み次。

しかしながら、最新の多重タスク処理コンピュータの多
くに見られるウィンドウ処理と呼ばれる新友な機能によ
って、ＶＧＡとの互換性を得るという問題はより一層難
しくなってしまった。この機能を実行するソフトウェア
プログラムニハ、Ｍｌｃｒｏｓｏｆｔ　Ｃｏｒｐｏｒａ
ｔｉｏｎ　（ワシントン州しドモンド）が開発しｆｌ−
「Ｍｔ　ｃｒｏｓｏｆ　ｔ　Ｗｉ　ｎｄｏｗｓ　Ｊや、
Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｂｕｓｉｎｅｓｓ　Ｍａ
ｃｈｉｎｅｓ　にューヨーク州アーモンク）が開発し７
ｙ　「ＰｒｅａｅｎｔａｔｉｏｎＭａｎａｇｅｒ」　　
などがある。ウィンドウ処理環境の下では、スクリーン
をそれぞれウィンドウと呼ばれる被数の領域に分割し、
それらのウィンドウの中で様々に異なるプロセスを同時
にランさせることができる。之とえば、第１のウィンド
ウで会計プログラムを製作させながら、第２のウィンド
ウでは図形描出プログラムを動作させても良い。コンピ
ュータのユーザーは、複数の別個のプロセスを動作させ
るために、ウィンドウを切換えることが可能である。ウ
ィンドウ処理システムのうち、表示装置を含むグラフィ
ックス部分は、通常、スクリーン上の異なるウィンドウ
を指定するパラメータと、それぞれのウィンドウにおい
て動作すべきアプリケーションとを入力として受信する
別個のプログラムである。従って、表示が変化すべきで
あることをアプリケーションプログラムが指示したとき
、その情報はウィンドウ処理システムへ送信され、ウィ
ンドウ処理システムはビデオ情報を取出して、データの
マツサージ、すなわち、ウィンドウ及びそのウィンドウ
と表示される他のウィンドウとの関係を考慮して、デー
タのサイズを圧縮すると共に、データをクリップし且つ
トリムする動作を実行し、マツサージしたデータを表示
のためにモニターのフレームバッファへ出力するのであ
る。しかしながら、コンピュータハードウェアの開発に
当之っでは、ＶＧＡはウィンドウ環境の下で動作しない
ことが判明しており、ＶＧＡで生成した表示を取出して
、それをスクリーンの一部に割当てることは不可能であ
つ之。ＶＧＡベースのプロセス、すなわち、ビデオ出力
を発生するためにＶＧＡを利用するプロセスを実行すべ
き場合には、ウィンドウ処理システムの下でランするア
プリケーションを延期し且つセーブすると共に、ＶＧＡ
プロセスがそのビデオ画像を表示できるようにスクリー
ンを消去することが必要である。

この問題を克服するために、ＶＧＡベースのプロセスを
ウィンドウ処理システムの中で表示可能とするように、
ウィンドウ処理システムとの間で互換性ヲもつＶＧＡエ
ミュレーションソフトウェアを開発しようとする試みが
なされているのであるが、ソフトウェアエミュレータは
大量のＣＰＵオーバヘッドを必要とし、表示を発生する
のに要する時間を著しく長くする。ソフトウェアエミュ
レータを介してビデオ画像を発生するのに要する時間は
、非ウィンドウ処理環境で同じ画像を発生するために通
常必要な時間の最高で８３倍の長さにもなることは、試
験によってわかっている。本発明の方法及び装置は、Ｖ
ＧＡペースのアプリケーションを互換性のない環境の中
で実時間で表示できるように、ＶＧＡと、ウィンドウ処
理環境の工うなＶＧＡと互換性のない環境との間にイン
タフェースを設けることに↓ジ、上記の量産を克服しよ
うとするものである。

さらに、地震データや地質データ、レーダーデータ、ビ
デオイメージングデータ、画像処理で採用されるデータ
のようなデータなどの大きなブロックの形態をとるラス
ターデータの実時間比較をフコ行するために、本発明の
方法及び装置ＩＩｌを利用しても良いことがわかってい
る。現在、十の工うな用途においては、２つのデータの
ブロックを比較すべき場合、データのブロックを１ビツ
トずつ比較するソフトウェアにエリ、比較を実行してい
る。

これはきわめて多くの時間を費す方式であり、大型で強
力なメインフレームコンピュータで実行スる場合を除い
て、データの実時間処理を困難にする。本発明の方法及
び装置は、強力なメインフレームコンピュータを利用せ
ずに、ラスターデータの比較及びその変化の検出を実時
間で実行する能力を提供する。

〔問題点を解決する之めの手段〕

従って、本発明の目的は、ビデオアダプタと、互換性の
ない図形表示環境との間に、ビデオアダプタの出力を互
換性のない図形表示環境の中で実時間で表示できるよう
に、インタフェースを設けることである。

本発明の目的は、垂直グラフインクスアレイ（ＶＧＡ　
）　　ビデオアダプタ々どのビデオアダプタと、ウィン
ドウ処理システムなどの互換性のないグラフィックス環
境との間に、ＶＧＡペースのアプリケーションをウィン
ドウ処理システムを介して実時間で表示し且つ出力する
ことができるように、インタフェースを設けることであ
る。　　　゛さらに、本発明の目的は、ラスターデータ
のブロックの実時間比較と、その変化の検出とを可能に
する方法及び装置を提供することである。

本発明の方法及び装置においては、データ、すなわち、
ラスターデータをメモリに記憶する。データをメモリに
記憶するプロセスの間に、現在メモリにあるデータを１
ビツトずつ読増って、メモリの同じ記憶場所に書込まれ
るべきビットと比較する。比較を実行する几めには、単
純な排他的ＯＲ回路又は比較器回路などの回路を使用す
るのが好ましい。ある記憶場所から読をられ念データと
、七の同じ記憶場所に書込まれるべきデータとが同じで
なければ、不一致と、その不一致の場所とを後に分析の
ために使用できる工すにメモリの別個の領域に記入する
と共に、その記憶場所に書込まれるべきデータを直ちに
メモリに書込む。使用すべきメモリの種類は、現在メモ
リにあるデータの読取りと、新たなデータのメモリへの
書込みとを１つのメモリサイクルの中で実行するメモリ
であるという理由から、ダイナミックランダムアクセス
メモリ（ＤＲＡＭ）であるのが好ましい。

本発明の方法及び装置は、現在ピント、すなわち、フレ
ームバッファに蓄積されているラスクー画像を更新後の
ラスター画像と比較し且つデータの変化を本発明の方法
及び装置を使用して画素ごとに検出するようなビデオグ
ラフィックス環境に特に適用可能である。変化した画素
で集められた情報を利用すると、ビデオ表示装置は変化
し九データを更新するだけで良いので、転送すべきデー
タの量は最少限に抑えられ、システムはスピードアンプ
する。

好ましい実施例においては、本発明の方法及び装置は、
ビデオグラフィックスアレイ（ＶＧＡ）　　すどのビデ
オアダプタと、ビデオアダプタとの間に互換性をも念な
い、ウィンドウ処理システムなどのビデオ表示システム
との間に、実時間で表示を発生する定めに、ビデオアダ
プタにより発生されたビデオ出力が変換され、ビデオ表
示システムに入力されるように、インタフェースを構成
する念めに採用されている。

〔実施例〕

以下、添付の図面を参照して本発明の詳細な説明する。

第２図ａに関して説明すると、本発明のシステムは第１
のメモＩＪ　７０と、排他的ＯＲ回路（ＸＯＲ）９０と
、第２のメモリ８０とを含む。第１のメモリ７０は、デ
ジタルビデオ画像データ又はレーダー画像データなどの
ラスターデータを大量に記憶するために使用される種類
のメモリのいずれがであれば良い。メモリに書込むべき
データはデータ線７５を介して入力され、そのデータを
書込むべきアドレスはアドレス線８３を介して入力され
る。

比較すべき同様のデータ、たとえば、特定のＸ−Ｙ座標
位置にある画素が常にメモリの同一のアドレスに書込ま
れ、また、同一のアドレスから読取られるように、ラス
ターデータは一貫してメモリの同じ記憶場所に書込まれ
てゆく。このように、それぞれの画素位置と、その画素
情報が記憶される記憶場所との間には、直接の相関が成
り立つのである。メモリにデータ（ここでは「入力デー
タ」という）を書込む前に、そのデータを書込むべきア
ドレスの内容を読取る次めの読取り動作が実行され、そ
のデータ（ここでは「現在データ」という）はデータ出
力線８５を介してＸＯＲ回路９ｏの第１の入力読増シピ
ンへ出力される。データ線７５の入力データはＸ０Ｒ９
０の第２の入力ビンへ出力され、現在データと入力デー
タとが比較される。

ＸＯＲ回路９０の出力は、入力データと現在データとが
同じであるか否かを示す。ＸＯＲ回路９０の出力は２つ
のデータが同じではないことを示した場合には、アドレ
ス線８３のデータメモリアドレスが第２のメモＩＪ　８
０ヘクロツクされて、そこに記憶される。

第１のメモリ７０がら現在データが読取られた直後に、
入力データはメモリの、アドレス線８３のアドレスに書
込まれる。データの比較と、メモリへのデータの記憶と
を実行するのに要するクロックサイクルの数をできる限
り少なくするために、メモリ書込み動作をＸＯＲ動作と
同時に実行するのが好ましい。そこで、メモリからデー
タを読取る過程と、現在データと入力データとを比較す
る過程とは１つのメモリサイクルの中で起こるのが好ま
しい。第２のメモリサイクルの間に、入力データは第１
のメモリ１０に書込まれるが、現在データと入力データ
とが同じでなければ、そのサイクルと同時に、記憶場所
のアドレスは第２のメモリ８０に記憶される。第２のメ
モリ８０に記憶される情報は記憶場所であるのが好まし
いが、表示装置の対応する画素のＸ−Ｙ座標位置などの
、データを識別する他の情報を使用しても良い。

同じメモリサイクルの中で複数のビットを読取り、比較
し、書込むように、プロセスと装置を拡張することは可
能である。第１のメモリ７０が３２ビツト幅のメモリで
ある場合、３２ビツト分のデータは３２本のデータ線を
介してメモリ７０の３２本のデータ入力ピンに入力され
、メモリ７０は１サイクルの中でそれら３２ビツトを書
込むことに々ると考えられる５、データをメモリに書込
むのに先立って、３２ピントの現在データが読取られて
、３２本のデータ出力ピンを介して、１つ又は２つ以上
の比較器回路（その数は、それぞれの比較器回路に対す
る入力の数によって決まる）の３２本の入力ピンへ出力
される。比較器回路は３２ビツトの入力データと現在デ
ータとを同時に比較し、異なっているビットを示すデー
タを出力し、この情報はメモリに記憶される。

第２図すは、本発明のこの実施例の好ましい構成を示す
。どのような種類の読取Ｖ／書込みメモリを使用しても
良いのであるが、本発明のシステムはダイナミックラン
ダムアクセスメモリ（ＤＲＡＭ）を採用するのが好まし
い。ＤＲＡＭは、読取り一修正−書込みメモリサイクル
（ＲＭＷ　）　　と呼ばれる単サイクルメモリ動作を実
行する。ＲＭＷにおいては、データ書込みの前に、メモ
リに現在記憶されている旧データを読取り、メモリから
データ出力線を介して出力する。このメモリ動作が好ま
しいのは、１つのメモリサイクルの中で、メモリに現在
記憶されているデータを読出して、新たなデータをメモ
リに書込むので、メモリから現在データを読取り、入力
データと現在データとを比較し且つ入力データをメモリ
に書込むプロセスを１つのメモリサイクルの中で実行で
きるからである。この実施例は、データの変化を確定す
る念めにデジタルビデオ画像データ又はその他の種類の
ラスクーデータを検査する場合に特に有用である、１例
としてレーダー信号の処理があるが、その場合には、「
ブリップ」、すなわち、航空機などを表わす画像のレー
ダー信号の中での動きに注目するこ　゛とが重要である
。この実施例は、ま之、大半の情報が同じままであって
、ごくわずかなデータの偏差を伴なうような地震データ
又は地質データの変化を確定するときにも有用である。

さらに、画像が最前に伝送された時点から変化した画像
の一部分のみを伝送することにより、ラスター化画像又
はデジタルビデオ画像の実時間更新を実行するデジタル
ビデオイメージングの領域で、この実施例を利用しても
良い。デジタルビデオイメージングプロセスにおける障
害は、ビデオ画像を表わすラスターデータを入力手段か
ら出力手段へ伝送する、念とえは、ＣＰＵからフレーム
バッファへ、又はビデオ画像の起点から、テレビ電子会
議でしばしば行われているように電話回線又は衛星リン
クなどを介して最終宛先へ伝送するために必要な時間で
ある。従って、伝送することが必要であるデータの量を
最小限にするのが好ましい。これは、多くの場合、伝送
前にビデオデータを圧縮し、次に、伝送受信後にデータ
を拡張するというデータ圧縮方式を経て実行されるが、
最前の伝送以来変化した画像部分を表わすデータのみを
伝送すれば、プロセスは単純になり、伝送時間は最短に
なるであろう。多くの適用用途において、画像が頻繁に
更新されるときにビデオ画像に発生する変化の童は画像
全体からすればわずかな割合であるので、伝送速度を上
げることが重要である。

本発明のシステムが特に有用であつ之適用用途の１つの
一部を第３図に示す。これは、ビデオグラフィックスア
レイ（ＶＧＡ　）　　などのビデオアダプタと、そのビ
デオアダプタと互換性をもたないウィンドウ処理システ
ムなどのビデオシステムとの間にインタフェースを設け
るものである。

ＶＧＡ１２０を利用するコンピュータプログラムアプリ
ケーションは、ＣＰＵを介して、表示すべきビデオデー
タをＶＧＡサブシステム１３０、％ニＶＧＡコントロー
ラチップへ通信する。通常のＶＧＡシステムにおいては
デジタル／アナログ変換器（ＤＡＣ）を介して表示モニ
ターへ出力されるＶＧＡコントローラチップの出力は、
本発明のビデオインタフェース１４０に入力される。ビ
デオインタフェース１４０は、ＶＧＡ出力データを、ウ
ィンドウ処理システム１５０と互換性をもち、ウィンド
ウ処理システム１５０に対する入力として解釈すること
ができるラスクーデータに変換する。ウィンドウ処理シ
ステムは、ラスターデータを受信すると、そのデータを
表示装置の適正なウィンドウに表示する次めに、データ
をマツサージする。ビデオインタフェース１４０のさら
に詳細なブロック線図は、第４図に示されている。

第４図に関して説明すると、ＶＧＡインタフェースはＶ
ＧＡコントローラチップ２２０と、画素パッカー１７０
と、タイミング制御部１８０と、フレーム捕獲ＲＡＭ１
９０と、ダーティ（ｄｉｒｔｙ）画素比較器１９５と、
プログラム可能ダーティ領域制御部２００と、バスイン
タフェース／ルックアップテーブル２１０と、ダーティ
領域記憶装置２３０とを含む。タイミング制御部１８０
はビデオインタフェースの全ての構成要素のタイミング
を制御し、ＶＧＡ及びウィンドウ処理システムとに対し
ビデオインタフェースのタイミングを調整する。タイミ
ング制御部１８０は捕獲のタイミングと、走査線長さ、
帰線長さ、走査線数の設定とを制御し、捕獲とダーティ
画素処理が完了し念後、データをウィンドウ処理システ
ムへ転送すべきであることを示すために、ＣＰＵへ割込
みを送信する。タイミング制御部１８０は、水平同期信
号、垂直同期信号、帰線消去信号及びクロック信号など
のタイミング信号をＶＧＡ　２２０から受信し、画素バ
ンカー１ＴＯ，フレーム捕獲ｖＭ１９０、ダーティ画素
比較器１９５．プログラム可能ダーティ領域制御部２０
０及びダーティ領域記憶装置２３０に対しタイミング信
号を供給する。タイミング制御部１８０は、ある特定の
Ｘ−Ｙ座標位置からの画素が一貫してフレーム捕獲〜Ｗ
の同じアドレスに書込まれるよりに、画素バンカー１７
０により出力された画素情報を書込むべきフレーム捕獲
ＲＡＭ１９０のメモリアドレスを計算するために、ＶＧ
Ａ２２０から受信したタイミング信号と関連して使用さ
れるいくつかのカウンタをさらに含む。

データを表示すべき場合、もしくは、現在表示中のデー
タを変更又は更新すべき場合には、ＶＧＡベースのアプ
リケーションプログラムが表示すべきビデオデータをＣ
ＰＵに指示する。この情報は、現在利用可能であるＶＧ
Ａビデオアダプタで使用されているのと同じＶＧＡコン
トローラチップであるＶＧＡコントローラチツ７’　２
２０へＶＧＡフォーマットで転送される。そこで、ＶＧ
Ａコントローラチップ２２０は、ラスクー画像を発生す
るための標準機能を実行する。ラスクー画像が発生した
後、ラスターデータはＶＧＡコントローラチップ２２０
から１画素ずつ送り出される。標準型ＶＧＡシステムに
おいては、この情報カラールックアンプテーブルを含む
ＤＡＣへ出力され、ルックアンプテーブルは、モニター
への表示のために出力されるべき適正な制御信号を発生
することになるであろう。次だし、本発明のこの実施例
によるビデオインタフェースでは、ＶＧＡコントローラ
チップ２２０の出力は、フレーム捕獲ＲＡＭへの伝送を
目的として、周期的に「捕獲」される。従って、出力に
関しては、通常は４ビット語、すなわち、ニブルである
画素データは、ここではフレーム捕獲〜ｙと呼ばれてい
るメモリ１９０へ送信されて、そこに一時的に記憶され
る。

ＶＧＡコントローラチップ２２０が出力したデータは所
定の周波数で捕獲されるのが好ましい。友とえは、１０
秒ごとに一度の割合で、ＶＧＡコントローラチップ２２
０により現在ラスター画像を出力し、「捕獲」し、フレ
ーム捕獲ＲＡＭ１９０へ転送しても良い。この方法によ
れば、表示されるラスクー画像に対する更新の頻度を調
整でき、また、ラスターデータを出力しているアプリケ
ーションに従って更新頻度を増減することが可能なので
、絶えずラスター画像を変更するアプリケーションや、
それほど多い回数でラスター画像を変更しないアプリケ
ーションに対応できる。

ＶＧＡからフレーム捕獲ＲＡＭ１９Ｑヘラスター画像を
転送する九めのメモリサイクルの数をできる限り少なく
するためには、画素データを、複数の画素から成るデー
タのブロックとして送信するのが好ましい。通常は、メ
モリサイクルごとに１行分のデータが書込まれるよりに
、ブロックをＲＡＭ１９０の幅と等しいサイズにセット
する。これは、画素パッカー１７０を使用することによ
って可能に々る。

画素パッカー１７０はＶＧＡコントローラチップ２２０
から画素データを受信し、記憶した画素情報の１がデー
タの出力ブロックのサイズと等しくなるまで、そのデー
タを記憶しておく。次に、１つのメモリサイクルの中で
、ブロック画素データを画素パッカー１７０から出力し
、フレーム捕獲ＲＡＭ１９０に書込む。画素パッカー１
７０はマルチビットシフトレジスタ又はｎビットの長さ
のラッチから構成されるのが好ましい。尚、画素データ
が一度に１行ずつＲＡＭに書込まれるよりに、「ｎ」は
ＲＡＭ１９０の幅と等しい。

フレーム捕獲ＲＡＭ１９０は、１つのメモリサイクルの
中でメモリからデータを読取り且つメモリにデータを書
込むことが可能になるように読取クー修正−書込みモー
ドがイネーブルされるＤＲＡＭであるのが好ましい。こ
のように、１つのメモリサイクルの中で、ＤＲＡＭに記
憶されている現在データをメモリから読取り、ＲＡＭへ
の入力データ、すなわち、画素パッカー１７０により出
力されたデータをメモリに書込み、さらには、データが
変化したか否かを判定するために、現在データと、入力
データとをダーティ画素比較器１９５を使用して比較す
ることができるのである。ダーティ画素比較器１９５は
先に第２図すに関して説明したような複数ヒン）　ＸＯ
Ｒ回路から構成されるのが好ましい。

ダーティ画素データと呼ばれる変化し念データの位置を
示す情報は、プログラム可能ダーティ領域制御部２００
へ転送される。プログラム可能ダーティ領域制御部２０
０は変化したデータを解析し、表示されているラスター
画像を更新するためにウィンドウシステムへ伝送すべき
ラスターデータ群、すなわち、ラスターデータの領域（
「ダーティ領域」）を確定する。プログラム可能ダーテ
ィ領域制御部２００がダーティ領域を確定した後、その
ダーティ領域のｘ−ｙ座標限界がダーティ領域記憶装置
２３０に記憶される。ダーティ領域記憶装置は、図面に
はフレーム捕獲ＲＡＭ１９０とは別個のメモリとして示
されているが、スペースを保持するために、物理的にフ
レーム捕獲ＲＡＭ１９０と同じメモリチップ上に設けら
れても良い。

プログラム可能ダーティ領域制御部２００は、所定の１
組の制御パラメータを使用してダーティ画素データと、
そのデータの互いに対する位置関係とを解析すると共に
、ダーティ画素データを、ラスター画像中のそのＸ−Ｙ
座標位置に従って、「ダーティ画素領域」と呼ばれる複
数の領域に分類する。

表示装置において更新すべきダーティ画素領域を確定す
る之めに使用される制御パラメータは、所望のシステム
の精巧さと最適化の程度とによって異なる。ウィンドウ
処理システムはシステムのオーハヘンドを著しく増加さ
せて、システムの処理速度を落とす。従って、ウィンド
ウ処理システムに対するシステム呼出しの回数をできる
限り少なくすることが望ましい。システム内の各構成要
素間を伝送されるデータの量も、システムの総処理速度
に大きく影響する。そこで、ウィンドウ処理システムへ
転送されるべきデータの量をできる限り少なくすること
がさらに望ましい。システムの速度を最適化するために
、次とえば、プログラム可能ダーティ領域制御部２００
を制御するパラメータを、各領域が１つのダーティ画素
から成るように、又はいずれか１つのダーティ領域がビ
デオ画像の全てのダーティ画素から成るものと確定され
るように、セットすることができる。しかしながら、プ
ログラム可能ダーティ領域制御部２００は、ウィンドウ
処理システムに対し発行される指令の数をできる限り少
々くするという利点と、ウィンドウ処理システムへ転送
され、ウィンドウ処理システムにより処理されるべきビ
デオデータの量をできる限り少なくするという利点との
バランスを保ったダーティ領域を形成するようにプログ
ラムされるのが好ましい。プログラム可能ダーティ領域
制御部を制御する九めに使用されるパラメータは、水平
方向のダーティ領域の最大サイズ（ＸＭＡＸ）と、垂直
方向の最大サイズ（ＹＭＡＸ）と、ダーティ領域相互間
のクリーン（Ｃ１ｅａｎ）画素の水平方向の最小数（Ｘ
ＣＬＥＡＮ）と、ダーティ領域相互間のクリーン画素の
垂直方向の最小数（ＹＣＬＥＡＮ）とを含む。

ＸＭＡＸ及びＹＭＡＸは、ラスター画素の１つのダーテ
ィ領域のサイズを限定する。これは、スクリ−ン一杯の
十字線などのように、スクリーンの大部分に広がっては
いるが、影響を受けるのはスクリーンの限られた領域の
中のごく少数の画素のみである形状の場合に、ラスター
画像全体の伝送を阻１トするためであるスクリーン画素
の最小数を表わすパラメータＸＣＬＥＡＮ及びＹＣＬＥ
ＡＮ　は領域の数を限定し、従って、ウィンドウ処理シ
ステムに対する呼出しの回数を限定する。

プログラム可能ダーティ領域制御部２００のハードウェ
アは、与えられたパラメータを使用してデータを解析す
る状態機械又はマイクロプロセッサであるのが好ましい
。パラメータはプリセットされても良いし、アプリケー
ションの種類に応じて調整されても良い。たとえば、領
域内のダーティ画素の数と、領域内の画素の総数との比
が小さいとわかつ几ならば、ダーティ領域のサイズを小
さくしても良い。さらに、発生されるビデオ出力の種類
と一致するようにパラメータを動的に変更しても良い。

プロセッサはダーティ画素の解析と並行してビデオ出力
を解析し、ビデオデータについて最適パラメータ、たと
えば、ダーティ画素領域のサイズ及び領域の数を確定し
ても良い。

ダーティ画素データを解析するプロセスの１例を第６図
ａ及び第６図すのフローチャートに示す。

この例によるプロセスにおいては、走査線ごとに領域を
１つとし、領域のＸ座標限界を、各領域内の最も右側の
ダーティ画素と、最も左側のダーティ画素とにより確定
している。各領域を構成する走査線の本数は、所定の最
大走査線数に限定される。さらに、所定の本数の走査線
がダーティ画素を含まない場合（すなわち、走査線が「
クリーン画素」を構成する場合、）には、ダーティ画素
を含んでいる最後の走査線でダーティ領域を閉じ、次に
ダーティ画素が現われ次ところで新皮なダーティ領域を
形成する。ダーティ画素をこのプロセスを利用して解析
した結果、形成された領域を第５図に示す。第５図は、
ｒＸＪのマークを付した画素位置にダーティ画素を示す
ラスター画像を簡略化して示しに図である。図では、便
宜上、１つの領域は５本の走査線を越えるほど大きくな
りえないものと仮定し、クリーン（すなわち、ダーティ
画素を含まない）走査線が３本続い友ならば、現在ダー
ティ領域を閉じ、新たなダーティ領域を開く。

前記のパラメータに従えば、３つのダーティ領域２９３
　、２９５及び２９８が規定されることになるであろう
。

第６図ａのフローチャートに関して説明すると、ブロッ
ク３００でＸカウンタとＹカウンタを初期設定すると共
に、ダーティ画素カウントをゼロにセントする。ｘ−Ｘ
カウンタは、解析中の現在画素のＸ、Ｙ座標位置を追跡
するために使用され、ま几、ダーティ画素カウントはダ
ーティ画素の数を記録し続けるもので、ダーティ領域の
大きさを調整する次めに使用可能である。ラスクー画像
の捕獲が画像の開始点、すなわち、帰線信号の直後に始
まったのであれば、ＸカウンタとＹカウンタはゼロにセ
ットされるであろうが、捕獲がラスター画像の別の部分
、九とえば、２０本１の走査点で始まった場合には、Ｘ
カウンタはゼロになり、Ｙカウンタは２０に初期設定さ
れることになる。

ブロック３０５では、［オーブン−１ダ一テイ画素領域
のデータ構造を指示する窪めに使用されるダーティ領域
ポインタをセットする。ブロック３１０では、Ｘカウン
タ及びＹカウンタにより示されている現在画素を解析し
て、その画素がダーティであるか否かを判定する。画素
がダーティであれば、ブロック３１５で、ダーティ領域
ポインタと、Ｘ及びＹカウンタ５ＴＡＲＴＸ　、　５Ｔ
ＡＲＴＹ　、　ＥＮＤＸ　、　ＥＮＤＹを、ダーティ領
域の始点を追跡するようにセットする。

このように、ダーティ領域は、そのダーティ領域の左上
角を示す５ＴＡＲＴＸ、　５ＴＡＲＴＹと、ダーティ領
域の右下角を示すＥＮＤＸ　、　ＥＮＤＹとにより規定
されるのである。当初、５ＴＡＲＴＸとＥＮＤＸとはＸ
ポインタにより指示された現在Ｘ座標位置にセットされ
、５ＴＡＲＴＹとＥＮＤＹとはＸポインタにより指示さ
れた現在Ｙ座標位置にセットされる。さらに、ダーティ
画素のカウントは、捕獲画像ごとのダーティ画素の総数
を追跡する次めに、値を１として開始される。

５ＴＡＲＴＸ、５ＴＡＲＴＹ、ＥＮＤＸ、ＥＮＤＹの各
パラメータが調整された後、ブロック３２０では、ダー
ティ画素の位置を検査して、走査線の終端に達し之か否
かを判定する。走査線の終端に達していれば、ブロック
３２５で、画素位置を検査して、捕獲の最終行に達した
か否かを判定する。捕獲の最終行に達していれば、ブロ
ック３３０で、現在ビデオ画像の解析を完了する。ブロ
ック３２５においてスクリーンの最下部に達していなか
つ之ならば、ブロック３３０で、Ｘカウンタが１だけ増
分され、Ｘカウンタは０にリセットされるようにＸカウ
ンタ及びＸカウンタを調整する。その結果、両カウンタ
は、解析したばかりの走査線の１本だけ下方の走査線の
始点（最も左側の画素）を指示することになる。

ブロック３２０において行の終端に達していなかつ次な
らば、ブロック３３５で、検査したばかりの画素の右側
にある次の画素を解析すべきであることを示すために、
Ｘカウンタに１の値を加算する。

ブロック３４０では、次の画素がダーティ画素であるか
否かを判定する九めに、次の画素を解析する。ダーティ
画素であれば、ブロック３４５で、システムは、現在Ｘ
位置が現在Ｓ　ＴＡＲＴＸ位置の左側にあるか否かを判
定する。現在ＸがＳ　ＴＡＲＴＸの左側にあるならば、
ブロック３５０で、５ＴＡＲＴＸパラメータを、Ｘカウ
ンタの値と等しい値に調整する。

ブロック３４５において現在Ｘ位置が５ＴＡＲＴＸの左
側にない場合には、ブロック３５５で、現在Ｘ位置がＥ
ＮＤＸ位置の右側にあるか否かを判定する。現在Ｘ位置
がＥＮ　ＤＸにより現在規定されている領域を越え次位
置にある場合には、ブロック３６０で、ＥＮＤＸを現在
Ｘ位置と等しくなるよりに調整する。

同様に、ブロック３６５においては、現在Ｙ位置がオー
プンダーティ領域の現在Ｙ境界の内側にあるか否かを判
定する念めに、現在Ｙ位置が５ＴＡＲＴＹ及びＥＮＤＹ
と比較される。従って、ブロック３６５では、現在Ｙ位
置がｇＮＤＹ位置と比較される。現在Ｙ位置がＥＮＤＹ
の下方にある場合には、ブロック３６７で、オープンダ
ーティ領域が許容される最大の走査線数（ＹＭＡＸ　）
を含むか否かを判定する九めに、２回目の検査を実行す
る。オープンダーティ領域が最大走査線数を含んでいる
ならば、ブロック３６８で、ダーティ領域を閉じ、新た
なダーティ領域を開く。それにより、Ｓ　ＴＡＲＴＸ　
、　ＥＮＤＸはＸカウンタと等しい値にセットされ、５
ＴＡＲＴＹ及びＥＮＤＹはＸカウンタと等しい値にセッ
トされる。

オープンダーティ領域が最大走査線数を含んでいない場
合は、ブロック３７０で、ＥＮＤＹを現在Ｙ位置と等し
くなるように調整する。

領域の限界、すなわち、５ＴＡＲＴＸ　、　５ＴＡＲＴ
Ｙ　、　ＥＮＤＸ及びＥＮＤＹの各パラメータが必要に
応じて調整された後、その領域について、ダーティカウ
ントを増加し、プロセスはブロック３２０に戻る。そこ
で、捕獲の終端に達するまで、ステップが再び繰返され
る。

７’ｏツク３４０において、検査中の現在画素がダーテ
ィ画素でない場合には、ブロック３７５で、Ｙ位置が現
在ダーティ領域のＥＮＤＹ位置にシステムでプリセット
されている最小クリーンＹ　（ＭＩ　ＮＣＬ［）パラメ
ータを加えたものニジ大きいか否かを判定するために、
現在Ｙ位置を検査する。最小クリーンＹパラメータは、
ダーティ領域相互間の連続するクリーン走査線の最小数
を規定する。従って、その最小数の連続するクリーン走
査線が認められたならば、オープンダーティ領域を閉じ
、それに続いて発見されるダーティ画素を全て新次なダ
ーティ領域の一部として扱うことになる。すなわち、ク
リーンである現在Ｙ位置の走査線がＥＮＤＹ　＋ＭＩＮ
ＣＬＥＡＮＹ　　の和より現在大きいならば、ブロック
３８０で、オープンダーティ領域を閉じ、新た々ダーテ
ィ領域を開くのである。ブロック３８５゜３９０　、３
９５　、４００　、４０５においては、ＸカウンタとＸ
カウンタを次に検査すべき画素位置を指示するように増
分し、プロセスはブロック３１０に続く。

その後、捕獲の最終行の最下部が検査されるまで、プロ
セスは継続する。各ダーティ画素領域のこの座標境界は
ウィンドウ処理システムへ伝送すれる。

プログラム可能ダーティ領域制御部２００がダーティ画
素データの解析を終了し、ダーティ画素領域が形成され
終わつ次とき、ウィンドウ処理システムへ出力すべきデ
ータが存在することをＣＰＵに報知する九めに、バス２
３０を介して割込み゛信号がｃｐｔｙへ送信される。そ
こで、ＣＰＵは、ダーティ領域のｘ、ｙ境界（ＳＴＡＲ
ＴＸ、５ＴＡＲＴＹ、ＥＮＤＸ、ＥＮＤＹ）を含むダー
ティ領域情報を読取り、各領域の境界を使用して、プロ
グラム可能ダーティ領域制御部２００へ送信され九指令
を介し、領域の境界の内側のラスターデータを含む対応
するフレーム捕獲ＲＡＭ記憶場所を読取る。メモリから
読取られた領域に応答して、ラスターデータはバスイン
タフェース／ルックアップテーブル２１０を介し、バス
２３０を経てウィンドウ処理システムへ出力される。ウ
ィンドウ処理システムはダーティ画素領域内のデータを
マツサージし、データを表示装置の適正々ウィンドウへ
出力する。

フレーム捕獲ＲＡＭから画素データが読取られるとき、
データはバス２４０を介してバスインタフェース／ルッ
クアンプテーブル２１０のルックアップテーブルへ出力
される。ルックアップテーブルにおいては、画素ごとの
カラーコードをウィンドウ処理システムにより受入れ可
能な適正なフォーマットに変換する。これは、７レ−Ａ
捕獲ＲＡＭから出力されたカラーコードがテーブル中の
場所を索引付けし、その索引付き場所から読出されたコ
ードを出力するという単純なルックアップテーブルによ
り実行される。さらに、ＶＧＡフォーマットデータのよ
うに、画素データが４ビツトコードにより表わされてお
ジ、ウィンドウ処理システムは８ビツトコードを要求す
る場合には、ルックアップテーブルは；−ドを４ビツト
コードから互換性のある８ビツトコードに変更する。カ
ラールックアンプテーブルは、それぞれが４ビツトの数
により索引付けされた２つの同一のルックアンプテーブ
ルから構成されるのが好ましい。これは、４ビット／画
素フォーマットで伝送されるフレーム捕獲ＲＡＭ１９Ｇ
からの入力データに対応するためである。

従って、バスインタフェース／カラールックアップテー
ブルが２つの画素に対応する８ビツトのラスターデータ
を受信したとき、下位の４ビツトは第１のカラールック
アンプテーブルを指示し、上位の４ビツトは第２のカラ
ールックアップテーブルを指示して、ラスターデータを
変換する。

本発明を好ましい実施例に関連して説明したが、以上の
説明を手掛かシとして数多くの代替構成。

変形、変更及び利用法が当業者には明白であろうことは
自明である。詳細にいえば、上述のＶＧＡインタフェー
スを、ウィンドウ処理能力を備えていないシステムを含
む他のビデオシステムと組合せて使用しても良いことは
明らかである。さらに、ＶＧＡインタフェースは、　Ｅ
［２Ａビデオアダプタや、ヘラクレスビデオアダプタな
どの他のビデオアダプタに対するシステムインタフェー
スを構成すべきものであっても良いことは明らかである
。

【図面の簡単な説明】

第１図は、ＶＧＡビデオアダプタシステムを示す図、第
２１図及び第２ｂ図は、ラスターデータを含む大１の記
憶内容を実時間で記憶する本発明のシステムの一実施例
を示す図、第３図は、機能の上でＶＧＡビデオシステム
及びウィンドウ処理システムに関連するビデオシステム
インタフェースである本発明のシステムの別の実施例を
示すブロック線図、第４図は、本発明のビデオシステム
インクフェースのブロック線図、第５図は、本発明のビ
デオシステムインタフェースにおいてダーティ画素から
ダーティ領域が形成される過程を示す図、第６ａ図及び
第６ｂ図は、ダーティ画素領域を確定する念めに本発明
の新規なシステムインタフェースのプログラム可能ダー
ティ領域中央制御部により実行されるプロセスステップ
を示すフローチャートである。 ７０・・・・第１のメモリ（ＤＲＡＭ）、８０・・・・
第２のメモリ、９０・・・・排他的ＯＲ回路、１２０・
・・・ｖＧＡヘースのアプリケーション、１３０・・・
・ＶＧＡサブシステム、１４０・・・・ビデオインタフ
ェース、１５０・・・・ウィンドウ処理システム、１６
０・・・・モニＩ’　＋、　　１７０・・・・画素パッ
カー、１８０・・・・タイミング制御部、１９０・・・
・フレーム捕獲ＲＡＭ、　１９５・・・・ダーティ画素
比較器、２００・・・・プログラム可能ダーティ領域制
御部、２１０・・・・バスインタフェース／カラールッ
クアップテーブル、２２０・・・・ＶＧＡコントローラ
チッ７’、２３０・・・・ダーティ領域記憶装置、２８
０・・・・ウィンドウ処理システム。 特許出願人　　　サン・マイクロシステムズ・インコー
ホレーテッド

Claims (4)

【特許請求の範囲】
1. （１）第１のラスターデータ画像と第２のラスターデー
   タ画像とを実時間で比較する方法において、画像中の１
   つの特定のＸ−Ｙ座標位置にある１つの画素を表わす各
   データが所定の記憶場所に書込まれるように、第１のラ
   スターデータ画像をメモリに書込む過程と； メモリに記憶された第１のラスターデータ画像を一度に
   １画素ずつ読取る過程と； メモリから読取られた画素データと、メモリから読取ら
   れた画素データのＸ−Ｙ座標位置に対応し且つ第２のラ
   スターデータ画像から得られた画素データとを、比較器
   回路に入力する過程と；メモリから読取られた画素デー
   タと、第２のラスターデータ画像からの対応する画素デ
   ータとが同じでない場合に、画像データが変化したこと
   を示すために、画素データの対応する位置を記録する過
   程とから成る比較方法。
2. （２）第１のラスターデータ画像と第２のラスターデー
   タ画像とを実時間で比較する装置において、画像中の１
   つの特定のＸ−Ｙ座標位置にある１つの画素を表わす各
   データが所定の記憶場所に書込まれるように、第１のラ
   スターデータ画像をメモリに書込む手段と； メモリに記憶された第１のラスターデータ画像を一度に
   １画素ずつ読取る手段と； メモリから読取られた画素データと、メモリから読取ら
   れた画素データのＸ−Ｙ座標位置に対応し、且つ第２の
   ラスターデータ画像から得られた画素データとを比較器
   回路に入力する手段と；メモリから読取られた画素デー
   タと、第２のラスターデータ画像からの対応する画素デ
   ータとが同じでないことを比較器回路の出力が示した場
   合に、画素データが変化したことを示すために、画素デ
   ータの対応する位置を記録する手段とを具備する装置。
3. （３）第１のフオーマツトでラスターデータ画像を発生
   するビデオグラフィックスアダプタの出力を、そのビデ
   オグラフィックスアダプタとの間に互換性をもたず、第
   ２のフォーマットのラスターデータ画像を入力として受
   信する図形表示システムにインタフェースする方法にお
   いて、 画像中の１つの特定のＸ−Ｙ座標位置にある１つの画素
   を表わす各データが所定の記憶場所に書込まれるよりに
   、ビデオグラフィックスアダプタにより発生された前記
   第１のフォーマットの第１のラスターデータ画像をメモ
   リに書込む過程と；ビデオグラフィックスアダプタによ
   り、前記第１のラスターデータ画像の後に続いて発生さ
   れた前記第１のフォーマットの第２のラスターデータ画
   像を受信する過程と； メモリに記憶された第１のラスターデータ画像を一度に
   １画素ずつ読取る過程と； メモリから読取られた画素データと、メモリから読取ら
   れた画素データのＸ−Ｙ座標位置に対応するＸ−Ｙ座標
   位置をもち且つ第２のラスターデータ画像から得られた
   画素データとを比較器回路に入力する過程と； メモリから読取られた画素データと、第２のラスターデ
   ータ画像からの対応する画素データとが同じでない場合
   に、第１のラスターデータ画像から第２のラスターデー
   タ画像へ画素が変化したことを示すために、画素位置の
   アイデンテイフイケーシヨンを記憶する過程と； 第２のラスターデータ画像からの画素データを、そのラ
   スターデータ画素における画素のＸ−Ｙ座標位置に対応
   する所定のメモリの記憶場所に書込む過程と； 変化した第２のラスターデータ画像からの画素データを
   第１のラスターデータフォーマットから第２のラスター
   データフォーマットに変換する過程と； 変換した画素データを、表示装置への出力のために、図
   形表示システムと互換性をもつ第２のラスターデータフ
   ォーマットで、図形表示システムに入力する過程と； 変化した画素の位置に対応する表示装置の部分を、第２
   のラスターデータ画像からの変換した画素データによつ
   て更新する過程とから成る方法。
4. （４）第１のフォーマットでラスターデータ画像を発生
   するビデオグラフィックスアダプタの出力を、そのビデ
   オグラフィックスアダプタとの間に互換性をもたず、第
   ２のフォーマットのラスターデータ画像を入力として受
   信する図形表示システムにインターフェースする装置に
   おいて、 ビデオグラフィックスアダプタにより出力された第１の
   フォーマットのラスターデータ画像を記憶する第１のメ
   モリ手段と； 画像中の１つの特定のＸ−Ｙ座標位置にある１つの画素
   を表わす各データが所定の記憶場所に書込まれるように
   、第１のラスターデータ画像を第１のメモリ手段に書込
   む手段と； ビデオグラフィックスアダプタにより、前記第１のラス
   ターデータ画像の後に続いて発生された第２のラスター
   データ画像を受信する手段と；第１のメモリ手段から第
   １のラスターデータ画像の画素データを読取る手段と； 第１のメモリ手段から読取られた画素データと、第１の
   メモリ手段から読取られた画素データのＸ−Ｙ座標位置
   に対応するＸ−Ｙ座標位置をもち且つ第２のラスターデ
   ータ画像から得られた画素データとを比較する比較器回
   路と； 第１のメモリ手段から読取られた画素データと、第２の
   ラスターデータ画像からの対応する画素データとが同じ
   でない場合に、第１のラスターデータ画像から第２のラ
   スターデータ画像へ画素が変化したことを示すために、
   画素位置のアイデンテイフイケーシヨンを記憶する第２
   のメモリ手段と；変化した第２のラスターデータ画像か
   らの画素データを、第１のラスターデータフォーマット
   から第２のラスターデータフォーマットに変換する手段
   と； 変換した画素データを、表示装置への出力のために、図
   形表示システムと互換性をもつ第２のラスターデータフ
   ォーマットで図形表示装置に入力する手段とを具備し、 それにより、図形表示システムは変化した画素に対応す
   る表示装置の部分を、第２のラスターデータ画像からの
   画素データによつて更新する装置。