JPH02299253A - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JPH02299253A
JPH02299253A JP1120902A JP12090289A JPH02299253A JP H02299253 A JPH02299253 A JP H02299253A JP 1120902 A JP1120902 A JP 1120902A JP 12090289 A JP12090289 A JP 12090289A JP H02299253 A JPH02299253 A JP H02299253A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
circuit device
microcomputer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1120902A
Other languages
Japanese (ja)
Other versions
JPH0680772B2 (en
Inventor
Koji Nagahama
長浜 浩二
Akira Kazami
風見 明
Hisashi Shimizu
清水 永
Osamu Nakamoto
中本 修
Katsumi Okawa
克実 大川
Yasuhiro Koike
保広 小池
Masao Kaneko
正雄 金子
Seiwa Ueno
上野 聖和
Yasuo Saito
斎藤 保雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP12090289A priority Critical patent/JPH0680772B2/en
Priority to US07/510,468 priority patent/US5159433A/en
Priority to DE69031142T priority patent/DE69031142T2/en
Priority to EP90107445A priority patent/EP0393671B1/en
Publication of JPH02299253A publication Critical patent/JPH02299253A/en
Publication of JPH0680772B2 publication Critical patent/JPH0680772B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PURPOSE:To contrive a reduction in the size of a hybrid integrated circuit device as well as to make it possible to perform freely the insertion and taking- out of an EPROM in and from the device by a method wherein the device is constituted into such a structure that a microcomputer and circuit elements on the periphery of the microcomputer are hermetically sealed in a sealing space formed by a case material and a board and the EPROM only is exposed through a recess provided in the side of the peripheral end of the case material. CONSTITUTION:A recess 7 is provided in the side of the peripheral end of a case material 8 and a single line type nonvolatile memory, that is, an EPROM (an ultraviolet erase type programmable read-only memory) 4 is mounted on a conductive path 3 on a laminated circuit board 2 exposed through the recess 7. Moreover, data are supplied from the EPROM 4 and a microcomputer connected with the path 3 on the board 2 and circuit elements on the periphery of the microcomputer are housed in a sealing space 14 formed by the material 8 and the board 2. Thereby, a reduction in size is possible and a hybrid integrated circuit device 1, in which the EPROM 4 is contained in a freely detachable manner, can be obtained.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばEFROM(紫外線消去形プログラマブル・リー
ド・オンリ・メモリー)を実装してなるEFROM内蔵
型の混成集積回路装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Industrial application field The present invention provides a resin-sealed nonvolatile memory on an integrated circuit board.
For example, the present invention relates to a hybrid integrated circuit device with a built-in EFROM (ultraviolet erasable programmable read only memory).

(ロ)従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEF
ROM3i子は、各種電子機器に好んで用いられている
。このEPROM素子は、制御用或は駆動用集積回路と
共に現在、その殆んどがプリント配線板に実装されてお
り、一旦書込んだ情報をその後書き直すために通常、着
脱容易なプリント配線板に実装されている。各種電子機
器で小型軽量化が要求される機器は、チップ・オン・ボ
ードと称される技法によってプリント配線板に半導体集
積回路(IC)チップが直接搭載され、所要の配線が施
された後この配線部分を含んで前記ICチップが合成S
t詣によって被覆され、極めて小形軽量化が達成されて
いる。
(b) Conventional technology EF with an ultraviolet irradiation window that can erase and rewrite previously written memory information by irradiating it with ultraviolet rays
ROM3i is preferably used in various electronic devices. Currently, most of these EPROM elements are mounted on printed wiring boards together with control or driving integrated circuits, and in order to rewrite the information once written, they are usually mounted on easily removable printed wiring boards. has been done. For various electronic devices that require smaller size and lighter weight, a semiconductor integrated circuit (IC) chip is directly mounted on a printed wiring board using a technique called chip-on-board, and after the required wiring is done, this The IC chip including the wiring part is synthesized by S
It has been covered with t-mari, making it extremely compact and lightweight.

一方紫外線照射窓を必要とするEPROMチップは、こ
の照射窓がネックとなり未だサーディツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。
On the other hand, EPROM chips that require an ultraviolet irradiation window cannot be made smaller and lighter because the irradiation window is a bottleneck and they are still manufactured in a cerdip package and mounted on a printed wiring board.

かかる従来のEPROM素子の実装構造を第12図に従
って説明すると、第12図は従来のEPROM素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン(41)が形成されたガラス・エポキシ樹脂な
どから構成された絶縁性基板(42)のスルーホール(
43)にサーディツプ型パッケージに組込まれEPRO
M素子(44)が搭載されている。このEPROM素子
(44)はヘッダー(45)およびキャップ(46)を
有し、前記ヘッダー(45)はセラミック基材(47)
に外部導出リード(48)か低融点ガラス材で接着され
ている。又このヘッダー〈45)はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部(
50)が前記低融点ガラス材上或はセラミック基材(4
7)上に接着されており、この素子搭載部(50)にE
PROMデツプ(51)が紫外線照射面を上にして装着
され、このチップ(51)の電極と前記外部導出リード
(48)とが金属細線(52)によって接続されている
。前記キャップ(46)は蓄部材であって、前記EPR
OMチップ(51)の紫外線照射面と対向する部分に窓
(53)を有するセラミック基材(54)を含み、この
キャップ(46)は低融点ガラスによってヘッダー(4
5)に配置されたEPROMチップ(51)を密封して
いる。この様にEPROMチップ(51)を密封したE
PROM素子(44)は、前記絶縁性基板(42)のス
ルーホール(43)に外部導出リード(48)を挿通さ
せ半田によって固定される。このスルーホール(43)
は導電性配線パターン(41)によって所要の配線引回
しが施され、前記絶縁性基板の端部に設けられた雄型コ
ネクタ端子部(55)から図示しない雌型コネクタへと
接続される。
The mounting structure of such a conventional EPROM element will be explained with reference to FIG. 12. FIG. 12 is a perspective view with a partial cross section of a conventional EPROM element, in which a conductive wiring pattern (41) is formed on the main surface. Through holes (
43) is incorporated into a cerdip type package and the EPRO
An M element (44) is mounted. This EPROM element (44) has a header (45) and a cap (46), said header (45) having a ceramic substrate (47).
An external lead (48) or a low melting point glass material is bonded to the external lead (48). In addition, this header (45) is an element mounting part (45) made by sintering so-called gold paste, which is glass mixed with a large amount of gold powder.
50) on the low melting point glass material or the ceramic substrate (4
7) is glued on the top, and the E
A PROM depth (51) is mounted with the ultraviolet irradiation surface facing upward, and the electrodes of this chip (51) and the external leads (48) are connected by thin metal wires (52). The cap (46) is a storage member, and the EPR
The cap (46) includes a ceramic base material (54) having a window (53) in a portion facing the ultraviolet irradiation surface of the OM chip (51), and the cap (46) is connected to the header (4) by a low melting point glass.
5) is sealed. The EPROM chip (51) is sealed in this way.
The PROM element (44) is fixed by soldering by inserting external leads (48) into the through holes (43) of the insulating substrate (42). This through hole (43)
A conductive wiring pattern (41) is used to perform necessary wiring, and a male connector terminal portion (55) provided at the end of the insulating substrate is connected to a female connector (not shown).

さて、かかる従来のEPROM素子の実装構造は、EP
ROMチップ(51)に比ベパッケージ外形が極めて大
きく、平面占有率もさることなから王次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール(43)に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってEP
ROM素子を一部パッケージに組立てることである。E
PROM素子は紫外線照射用の窓を有するが故、そのパ
ッケージは、セラミックスを基材としたサーディツプ型
パッケージに組立てられるが、このパッケージは低融点
ガラスにより封止される為、高温(400〜500℃)
シールとなり、EPROMチップの電極(アルミニウム
)と外部導出リードとを接続する金属細線を同種材料で
構成しないとアロイ化が起り配線抵抗の増加を来したり
、断線を生じたりする。この様な事態を回避する目的で
通常アルミニウム細線が用いられるが、このEPROM
チップはサブストレートを接地電位にする必要上、EP
ROMチップの接地電極を金ペーストで形成されたチッ
プ搭載部とワイヤ接続する。ここに於ても金ペースト中
の金或はおよび箔等の金属と前記アルミニウムとで二次
或は多元合金反応が進むことから、グランドダイスと呼
ばれる頭部にアルミニウムが被着されたシリコン小片を
EPROMチップと別個に前記金ペーストより成るチッ
プ搭載部に固着させ、このグランドダイス頭部とEPR
OMチップの接地電極とを接続するという極めて煩雑な
作業を伴う等、従来の実装構造は、小型、軽量、低価格
のいずれも不満足なものである。
Now, the mounting structure of such a conventional EPROM element is
Compared to the ROM chip (51), the package external size is extremely large, and not only the surface area but also the height is several times the height of the chip, which is extremely disadvantageous for thinning. Furthermore, after the external lead is inserted into the through hole (43), it is necessary to fix it with solder or the like. Another major drawback that should be noted is that EP
This involves assembling some ROM elements into a package. E
Since the PROM element has a window for irradiating ultraviolet rays, its package is assembled into a ceramic-based cerdip-type package, but since this package is sealed with low-melting glass, it cannot be heated to high temperatures (400 to 500°C). )
If the thin metal wires that serve as a seal and connect the electrodes (aluminum) of the EPROM chip and the external leads are not made of the same material, alloying will occur, resulting in an increase in wiring resistance or disconnection. To avoid such a situation, thin aluminum wire is usually used, but this EPROM
Since the chip needs to have the substrate at ground potential, EP
The ground electrode of the ROM chip is connected by wire to the chip mounting portion formed of gold paste. Here, too, a secondary or multi-component alloy reaction progresses between the gold or metals such as foil in the gold paste and the aluminum, so a small piece of silicon whose head is coated with aluminum, called a ground die, is used. Separately from the EPROM chip, it is fixed to the chip mounting part made of the gold paste, and this ground die head and the EPR
Conventional mounting structures are unsatisfactory in terms of small size, light weight, and low cost, as they involve extremely complicated work of connecting the OM chip to the ground electrode.

斯る問題を解決するために第13図に示したEPROM
実装構造がある。
In order to solve this problem, the EPROM shown in FIG.
There is an implementation structure.

以下に第13図に示したEPROM実装構造について説
明する。
The EPROM mounting structure shown in FIG. 13 will be explained below.

主表面(60a)に導電性配線パターン(sob)が形
成されたガラス・エポキシ樹脂板などの絶縁製基板(6
0)は、EPROMチップ(61)を載置するチップ搭
載エリヤ(60c)を有し、前記配線パターン(60b
)は、このエリヤ近傍から主表面(60a)上を引回さ
れて図示しない雄型コネクタ端子部に接続されている。
An insulating substrate (60
0) has a chip mounting area (60c) on which an EPROM chip (61) is placed, and the wiring pattern (60b)
) is routed from near this area on the main surface (60a) and connected to a male connector terminal portion (not shown).

前記エリヤ(60c)には、EPROMチップ(61)
が搭載され、このチップ(61)の表面電極と前記配線
パターン(60b)とが金属細線(62)により接続さ
れている。勿論金属細線(62)の1本は前記チップ(
61)のサブストレートと接続する為に、このチップ(
61)が搭載された配線パターン(60b)とワイヤリ
ングされている。前記EPROMチップ(61)の紫外
線照射面(61a)上には紫外線透過性樹Jl(63)
(例えば東し社製、型名TX−978)を介して、紫外
線透過性窓材(64)が固着きれている。この窓材(6
4)は、石英、透明アルミナ等、公知の紫外線透過性材
料である。そして、前記窓材(64)の頂部面(64a
)は、EPROMチップ(61)の紫外線照射面に光を
導入する面であるから、この頂部面(64a)を除いた
残余の窓材(4)部分と、金属細線(62)と、この金
属細線(62)と前記配線パターン(60b)との接続
部分とが合成樹脂(65)(例えば日東電工社製、型名
MP−10)で被覆されている。もし、絶縁性基板(6
0)と、EPROMチップ(61)と窓材(64)とを
加えた総合厚さ寸法を更に低くする必要があれば、前記
基板(60)のチップ搭載エリヤ(60c)をザグリ穴
としてこの基板(60)の厚きの半分程度握れば良い、
又この様なザグリ穴としておけば、合成樹JI!(65
)の流れ止めダムが形成され湿気などの浸入に対して有
効に作用する。
The area (60c) contains an EPROM chip (61).
is mounted, and the surface electrode of this chip (61) and the wiring pattern (60b) are connected by a thin metal wire (62). Of course, one of the thin metal wires (62) is connected to the chip (
In order to connect to the substrate of 61), this chip (
61) is wired with the wiring pattern (60b) mounted thereon. On the ultraviolet irradiation surface (61a) of the EPROM chip (61) is an ultraviolet transparent tree Jl (63).
(For example, manufactured by Toshisha Co., Ltd., model number TX-978), the ultraviolet-transparent window material (64) is completely fixed. This window material (6
4) is a known ultraviolet transparent material such as quartz or transparent alumina. Then, the top surface (64a) of the window material (64)
) is the surface that introduces light to the ultraviolet irradiation surface of the EPROM chip (61), so the remaining window material (4) portion excluding this top surface (64a), the thin metal wire (62), and this metal The connecting portion between the thin wire (62) and the wiring pattern (60b) is covered with a synthetic resin (65) (for example, manufactured by Nitto Denko Corporation, model name MP-10). If the insulating substrate (6
0), the EPROM chip (61), and the window material (64), if it is necessary to further reduce the total thickness dimension, the chip mounting area (60c) of the board (60) can be counterbored and this board can be used. (60) You only need to grip it about half the thickness.
Also, if you make a counterbored hole like this, you can make a synthetic tree JI! (65
) is formed and acts effectively against the infiltration of moisture.

第12図および第13図で示したEPROM実装構造は
特開昭60−83393号公報(HO5に1/18)に
記載されている。
The EPROM mounting structure shown in FIGS. 12 and 13 is described in Japanese Unexamined Patent Publication No. 1983-83393 (HO5, 1/18).

(ハ)発明が解決しようとする課題 第13図で示したEPROM実装構造ではEFROMの
チップをプリント基板上にダイボンディングしているた
め、小型化となることはいうまでもない、しかしながら
、ここでいう小型化はあくまでEPROM自体の小型化
である。即ち、第13図からは明らかにされていないが
EFROMの周辺に固着されているマイクロコンピュー
タおよ。
(c) Problems to be Solved by the Invention In the EPROM mounting structure shown in FIG. 13, the EFROM chip is die-bonded onto the printed circuit board, so it goes without saying that the size is reduced. The miniaturization referred to here is simply the miniaturization of the EPROM itself. That is, although it is not clear from FIG. 13, there is a microcomputer fixed around the EFROM.

びその周辺回路素子はディスクリート等の電子部品で構
成されているために、EFROMを搭載したプリント基
板用の集積回路としてのシステム全体を見た場合なんら
小型化とはならず従来通りプリント基板の大型化、即ち
システム全体が大型化になる問題がある。更に第13図
に示したEFROM構造ではEFROMのプログラムデ
ータを消去する場合、プリント基板上に紫外線を照射し
消去した後、EFROMから延在された引回し線の導電
パターン上にプローブ等の書込み用の端子を当接して再
書込みを行わなければならず、従来の一般的なROMラ
イターを使用することができずEFROMの再書込みと
いう点で煩雑となる問題がある。
Since the peripheral circuit elements are composed of discrete and other electronic components, when looking at the entire system as an integrated circuit for a printed circuit board equipped with EFROM, there is no miniaturization at all, and the printed circuit board is enlarged as before. In other words, there is a problem that the entire system becomes larger. Furthermore, in the EFROM structure shown in FIG. 13, when erasing program data in the EFROM, after erasing it by irradiating the printed circuit board with ultraviolet rays, a writing probe or the like is placed on the conductive pattern of the routing line extending from the EFROM. It is necessary to rewrite the EFROM by touching the terminals of the EFROM, and a conventional general ROM writer cannot be used, which makes rewriting the EFROM complicated.

また、第12図に示したEFROM実装構造では消去後
の再書込みという点ではEPROMをプリント基板から
着脱することが可能であるために、一般的なROMライ
ターを用いての書込みが行えるために比較的容易に行え
る。しかしながら、第12図に示した実装構造において
も第13図と同様にEPROMの周辺の回路、即ち、マ
イクロコンピュータやその周辺LSI、IC等の回路素
子がディスクリート等の電子部品で構成されているため
、プリント基板の大型化、即ちシステム全体が大型化と
なりユーザが要求される軽薄短小のEPROMffr@
の集積回路を提供することができない大きな問題がある
In addition, in the EFROM mounting structure shown in Figure 12, in terms of rewriting after erasing, it is possible to attach and detach the EPROM from the printed circuit board, so it is possible to write using a general ROM writer. It's easy to do. However, in the mounting structure shown in FIG. 12 as well as in FIG. 13, the peripheral circuits of the EPROM, that is, the circuit elements such as the microcomputer and its peripheral LSIs and ICs, are composed of discrete electronic components. , Printed circuit boards have become larger, that is, the entire system has become larger, and users are demanding lighter, thinner, shorter, and smaller EPROMffr@
There is a major problem in not being able to provide integrated circuits.

更に第12図および第13図で示したEFROM実装構
造では、上述した様にシステム全体が大型化になると共
にEFROMおよびその周辺の回路素子を互いに接続す
る導電パターンが露出されているため信頼性が低下する
問題がある。
Furthermore, in the EFROM mounting structure shown in FIGS. 12 and 13, the entire system becomes larger as described above, and the conductive patterns that connect the EFROM and its surrounding circuit elements are exposed, which reduces reliability. There is a problem of deterioration.

更に第12図および第13図で示したEFROM実装構
造ではEFROMと、その周辺のマイクロコンピュータ
およびIC,LSI等の回路素子が露出されているため
、基板上面に凹凸が生じて取扱いにくく作業性が低下す
る問題がある。
Furthermore, in the EFROM mounting structure shown in FIGS. 12 and 13, the EFROM and the surrounding microcomputer, IC, LSI, and other circuit elements are exposed, which creates unevenness on the top surface of the board, making it difficult to handle and work. There is a problem of deterioration.

(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上にシングルインラインの樹上封止型のEPROMを
搭載すると共にそのEFROMと接続されるマイクロコ
ンピュータおよびその周辺の回路素子を搭載し、且つ、
ケース材と基板とで形成された封止空間にマイクロコン
ピュータ及びその周辺の回路素子全てが密封封止されE
FROMのみがケース材の周端辺の所望位置に設けられ
たくぼみによって露出された構造を有することを特徴と
する。
(d) Means for Solving the Problems The present invention has been made in view of the above-mentioned problems, and includes a single in-line tree-sealed EPROM mounted on a substrate and a microprocessor connected to the EFROM. Equipped with a computer and its peripheral circuit elements, and
The microcomputer and all its peripheral circuit elements are hermetically sealed in the sealed space formed by the case material and the board.
It is characterized in that only the FROM has a structure exposed by a recess provided at a desired position on the peripheral edge of the case material.

従ってEFROMを搭載した混成集積回路を小型化に且
つEPROMの挿脱が自由自在に行えるEFROM内蔵
の混成集積回路装置を提供することができる。
Therefore, it is possible to provide a hybrid integrated circuit device with a built-in EFROM that can be miniaturized and in which the EPROM can be freely inserted and removed.

(本)作用 この種本と本発明に依れば、ケース材の周端辺に設けら
れたくぼみを設け、そのくぼみで露出した基板上の導電
路にシングルインライン型のEFROMを接続している
のでEPROMの載置位置を任意に設定できるので、内
蔵するマイクロコンピュータとの電気的接続を考慮して
、効率良くEPROMとマイクロコンピュータとを接続
することができ、信号線即ち導電路の引回し線を不要に
することができる。
(Book) Function According to this type of book and the present invention, a recess is provided on the peripheral edge of the case material, and a single in-line type EFROM is connected to the conductive path on the substrate exposed by the recess. Therefore, since the mounting position of the EPROM can be set arbitrarily, the EPROM and the microcomputer can be efficiently connected by considering the electrical connection with the built-in microcomputer. can be made unnecessary.

更にEFROMの隣接する位置に最も関連の深いマイク
ロコンピュータを配置でき、EFROMとマイクロコン
ピュータ間のデータのやりとりを行うデータ線を最短距
離あるいは最小距離で実現でき、データ線の引回しによ
る実装密度のロスを最小限に抑制することになり、高密
度の実装が行える。
Furthermore, the most closely related microcomputer can be placed adjacent to the EFROM, and the data line for exchanging data between the EFROM and the microcomputer can be realized with the shortest or minimum distance, reducing loss in packaging density due to data line routing. This allows for high-density packaging.

更に本発明ではEFROM以外の全ての素子がチップ状
で且つケース材と基板で形成された封止空間内に収納さ
れるため小型化でしかも取扱い性の優れた混成集積回路
装置を提供することができる。
Further, in the present invention, all the elements other than the EFROM are in the form of chips and are housed in the sealed space formed by the case material and the substrate, so it is possible to provide a hybrid integrated circuit device that is compact and easy to handle. can.

(へ)実施例 以下に第1図乃至第11図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。
(F) Embodiments Below, the hybrid integrated circuit device of the present invention will be explained in detail based on the embodiments shown in FIGS. 1 to 11.

第1図および第2図には、本発明の一実施例の混成集積
回路装置(1)が示されている。この混成集積回路装置
(1)は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。
1 and 2 show a hybrid integrated circuit device (1) according to an embodiment of the present invention. This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having independent functions in a wide range of fields such as computers.

この混成集積回路装置(1)は第1図および第2図に示
す様に、集積回路基板(2)と、集積回路基板(2)上
に形成された所望形状の導電路(3)と、導電路(3)
と接続されたシングルインライン型樹脂モールドされた
不揮発性メモリー(4)と、メモリー(4)からデータ
を供給され且つ基板(2)上の導電路(3)と接続され
たマイクロコンピュータ(5)およびその周辺回路素子
(6)と、基板(2)に一体化されモの周端辺にくぼみ
(ア)が設けられたケース材(8)とをから構成されて
いる。
As shown in FIGS. 1 and 2, this hybrid integrated circuit device (1) includes an integrated circuit board (2), a conductive path (3) of a desired shape formed on the integrated circuit board (2), Conductive path (3)
a single in-line resin-molded nonvolatile memory (4) connected to a microcomputer (5) supplied with data from the memory (4) and connected to a conductive path (3) on the substrate (2); It consists of a peripheral circuit element (6) and a case material (8) which is integrated with the substrate (2) and has a recess (A) on the peripheral edge thereof.

集積回路基板(2)はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。
The integrated circuit board (2) is a hard substrate made of ceramics, glass epoxy, metal, or the like, and in this embodiment, a metal substrate with excellent heat dissipation and mechanical strength is used.

金属基板としては例えば0.5〜1.0m厚のアルミニ
ウム基板を用いる。その基板(2)の表面には第3図に
示す如く、周知の陽極酸化により酸化アルミニウム膜(
9)(アルマイト層)が形成され、その−主面側に10
〜70μ厚のエポキシあるいはポリイミド等の絶縁樹脂
層(10)が貼着される。更に絶縁樹脂層(10)上に
は10〜70μ厚の銅箔(11)が絶縁樹脂層(10)
と同時にローラーあるいはホットプレス等の手段により
貼着されている。
As the metal substrate, for example, an aluminum substrate with a thickness of 0.5 to 1.0 m is used. As shown in Figure 3, the surface of the substrate (2) is coated with an aluminum oxide film (
9) (alumite layer) is formed, and 10
An insulating resin layer (10) of epoxy or polyimide or the like with a thickness of ~70μ is pasted. Further, on the insulating resin layer (10), a copper foil (11) with a thickness of 10 to 70 μ is placed on the insulating resin layer (10).
At the same time, it is attached using a roller or hot press.

基板(2)の−主面上に設けられた銅箔(11)表面上
にはスクリーン印刷によって所望形状の導電路を露出し
てレジストでマスクされ、貴会S(金、銀、白金)メッ
キ層が銅箔(11)表面にメッキされる。然る後、レジ
ストを除去して貴金属メッキ層をマスクとして銅箔(1
1)のエツチングを行い所望の導電路(3)が形成され
る。ここでスクリーン印刷による導電路(3)の細さは
0.51Taが限界であるため、極細配線パターンを必
要とするときは周知の写真蝕刻技術に依り約2μまでの
極細導電路(3)の形成が可能となる。
On the surface of the copper foil (11) provided on the main surface of the substrate (2), a conductive path of a desired shape is exposed by screen printing, masked with a resist, and plated with gold, silver, and platinum. A layer is plated onto the copper foil (11) surface. After that, the resist was removed and copper foil (1
Etching step 1) is performed to form a desired conductive path (3). Here, the thinness of the conductive path (3) by screen printing is limited to 0.51Ta, so when an ultra-fine wiring pattern is required, the ultra-fine conductive path (3) up to about 2 μm can be formed using well-known photo-etching technology. Formation becomes possible.

導電路(3)上の所定の位置にはシングルインライン型
樹脂モールドされた不揮発性メモリー(4)とメモリー
(4)からデータを供給されるマイクロコンピュータ(
5)とその周辺の回路素子(6〉が搭載され導電路(3
)と接続されている。導電路(3)は基板(2)の略全
面に延在形成され、基板り2)の周端部に延在される導
電路(3)の先端部はリード固着パッドが形成され、そ
のパッドには外部リード端子(12)が固着されている
。その外部リード(12)は取付は基板に取付けるため
に略直角に折曲げ形成されている。
At a predetermined position on the conductive path (3), there is a single in-line resin-molded nonvolatile memory (4) and a microcomputer (4) supplied with data from the memory (4).
5) and its surrounding circuit elements (6) are mounted, and a conductive path (3) is mounted.
) is connected. The conductive path (3) is formed to extend over substantially the entire surface of the substrate (2), and a lead fixing pad is formed at the tip of the conductive path (3) extending around the peripheral edge of the substrate (2). An external lead terminal (12) is fixed to the. The external lead (12) is bent at a substantially right angle for attachment to the board.

不揮発性メモリー(4)としてE F ROM (Er
as−able Programable Read 
0nly Memory )が用いられる(以下不揮発
性メモリー(4)をEFROMという)、このEFRO
M(4)は周知の如く、EFROM(4)のペレットに
形成されているフローティングゲートに蓄積されている
電子(プログラム・データ)を光を照射して励起させて
未記憶状態のペレットに戻し再書込みして利用できる素
子である。
E F ROM (Er
as-able Programmable Read
(hereinafter, non-volatile memory (4) is referred to as EFROM), this EFRO
As is well known, M(4) excites the electrons (program data) stored in the floating gate formed in the pellet of EFROM(4) by irradiating it with light and returns it to the pellet in an unmemorized state. This is an element that can be written into and used.

一般的なEPROM(4)の構造は第4図および@5図
に示す様に5IP(シングル・イン・ライン)型であり
、大別すると樹脂モールド型パッケージタイプとセラミ
ックス型パッケージタイプとがある。樹脂モールド型あ
るいはセラミックス型のいずれかのタイプにおいてもペ
レット(12)のメモリーを消去するために光を照射す
る必要があるため、ペレット(12)の上面にあたる部
分はエネルギーの高い光(紫外線)を透過する透過部材
(13)が配置されている。本実施例ではSIP型のE
PROM(4)であれば樹脂モールド型あるいはセラミ
ックス型のどちらのタイプのパッケージを用いてもよい
、この様なEFROM装置は特開昭53−74358号
公報および特開昭62−290160号公報に開示され
ている。
The structure of a typical EPROM (4) is of the 5IP (single-in-line) type, as shown in FIGS. 4 and 5, and can be broadly classified into resin mold package type and ceramic package type. In either the resin mold type or the ceramic type, it is necessary to irradiate the pellet (12) with light to erase its memory, so the upper surface of the pellet (12) is exposed to high-energy light (ultraviolet light). A transparent member (13) is arranged. In this example, the SIP type E
For PROM (4), either a resin mold type or a ceramic type package can be used.Such EFROM devices are disclosed in Japanese Patent Laid-Open No. 53-74358 and Japanese Patent Laid-Open No. 62-290160. has been done.

EPROM(4)のプログラム・データを選択して供給
されるマイクロコンピュータ(5)およびその周辺回路
素子(6)のIC1トランジスタ、チップ抵抗およびチ
ップコンデンサー等はチップ状態で所望の導電路(3)
上に半田付けあるいはAgペースト等のろう材によって
付着され、マイクロコンピュータ(5)および回路素子
(6)は近傍の導電路(3)にボンディングされている
。更に導電路(3)間にはスクリーン印刷によるカーボ
ン抵抗体およびニッケルメッキによるニッケルメッキ抵
抗体が夫々抵抗素子として形成されている。
The IC1 transistor, chip resistor, chip capacitor, etc. of the microcomputer (5) and its peripheral circuit elements (6), which are supplied by selecting the program data of the EPROM (4), are connected to the desired conductive path (3) in a chip state.
The microcomputer (5) and circuit elements (6) are attached to the top by soldering or a brazing material such as Ag paste, and are bonded to the nearby conductive path (3). Furthermore, a carbon resistor by screen printing and a nickel-plated resistor by nickel plating are formed as resistance elements between the conductive paths (3), respectively.

一方、ケース材(8)は絶a部材としての熱可塑性樹脂
から形成され、基板(2)と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材(
8)の周端部は基板(2)の略周端部に配置されて接着
性を有したシール剤(Jシート:商品名)によって基板
(2)と強固に固着一体化される。この結果、基板(2
)とケース材(8)間に所定の封上空間部(14)が形
成されることになる。更に本実施例のケース材(8)に
はくぼみ(7)が設けられている。そのくぼみ(7)は
EFROM(4)の外形と実質的に同形状であり、EP
ROM(4)の挿脱を容易にするためにEFROM(4
)より少し大きめに形成されている。このくぼみ(7)
はケース材〈8)の周端辺に位置する様に形成され、少
なくとも3辺の辺より構成されている。
On the other hand, the case material (8) is made of thermoplastic resin as an essential member, and is formed into a box shape so that a space is formed when it is fixed to the substrate (2). The box-shaped case material (
The peripheral end portion of 8) is disposed substantially at the peripheral end portion of the substrate (2) and is firmly fixed and integrated with the substrate (2) using an adhesive sealant (J sheet: trade name). As a result, the substrate (2
) and the case material (8), a predetermined sealed space (14) is formed between the case material (8). Further, the case material (8) of this embodiment is provided with a recess (7). The recess (7) has substantially the same shape as the EFROM (4), and
EFROM (4) is installed to facilitate insertion and removal of ROM (4).
) is formed slightly larger than the This hollow (7)
is formed so as to be located at the peripheral edge of the case material <8), and is composed of at least three sides.

ケース材(8)のくぼみ(7)で露出した基板(2)上
にはソケット(15)の電極と固着接続きれる複数の導
電路(3)の一端が形成され、その導電路(3)の先端
部にE F ROM(4)を挿入するソケット(15)
が固着される。ソケット(15)が固着された導電路(
3)の他端はマイクロコンピュータ(5)の近傍に効率
よく引回しされチップ状のマイクロコンピュータ(5)
とボンディングワイヤで電気に接続される。
On the substrate (2) exposed in the recess (7) of the case material (8), one end of a plurality of conductive paths (3) that can be firmly connected to the electrodes of the socket (15) is formed. Socket (15) to insert E F ROM (4) into the tip
is fixed. A conductive path (
3) The other end is efficiently routed near the microcomputer (5) and is a chip-shaped microcomputer (5).
and electrically connected with bonding wires.

ここでEFROM(4>とマイクロコンピュータ(5)
との位置関係について述べる。第6図はEPROM(4
)とマイクロコンピュータ(5)とを基板(2)上に配
置したときの要部拡大図であり、EPROM(4)とチ
ップ状のマイクロコンピュータ(5)とは第6図に示す
如く、多数本の導電路(3)を介して接続されるため、
その導電路(3)の引回しを短くするためにEFROM
(4)とマイクロコンピュータ(5)は夫々、隣接する
位置かあるいはできるだけ近傍に位置する様に配置され
る。従ってEFROM(4)とマイクロコンピュータ(
5)との導電路(3)の引回しは最短距離で形成でき基
板上の実装面積を有効に使用することができる。EFR
OM(4)とその近傍あるいは隣接した位置に配置され
たチップ状のマイクロコンピュータ(5)は第6図の如
く、マイクロコンピュータ(5)の近傍に延在された導
電路(3)の先端部とワイヤ線によってボンディング接
続されEFROM(4)と電気的に接続される。
Here, EFROM (4> and microcomputer (5)
I will explain the positional relationship with. Figure 6 shows EPROM (4
) and a microcomputer (5) are arranged on the board (2), and the EPROM (4) and chip-shaped microcomputer (5) are arranged in large numbers as shown in Fig. 6. Because it is connected via the conductive path (3),
In order to shorten the wiring of the conductive path (3),
(4) and the microcomputer (5) are arranged adjacent to each other or as close as possible. Therefore, EFROM (4) and microcomputer (
The conductive path (3) can be formed in the shortest distance between the conductive path (3) and the conductive path (3), and the mounting area on the board can be used effectively. EFR
As shown in FIG. 6, the OM (4) and a chip-shaped microcomputer (5) placed near or adjacent to it are connected to the tip of a conductive path (3) extending near the microcomputer (5). It is bonded and electrically connected to the EFROM (4) by a wire line.

ところで、EPROM(4)はソケット(15)に挿入
されて基板(2)上に搭載されることになり、EPRO
M(4)の上面のみが外部に露出することになる。この
とき、EFROM(4)の上面とケース材(8)の上面
とは略一致した状態であることが好ましい、この結果、
EPROM(4)だけが露出し、他のマイクロコンピュ
ータ(5)およびその周辺の回路素子(6)は封止空間
(14)内に配置されることになる。またEFROM(
4)の側面に設けた透過部材(13)はくぼみ(7)の
側面とほぼ当接するので、くぼみ(7)にEPROM(
4)を挿入するだけで遮光できる。
By the way, the EPROM (4) will be inserted into the socket (15) and mounted on the board (2), and the EPRO
Only the top surface of M(4) will be exposed to the outside. At this time, it is preferable that the top surface of the EFROM (4) and the top surface of the case material (8) are in a substantially coincident state.As a result,
Only the EPROM (4) is exposed, and the other microcomputer (5) and its peripheral circuit elements (6) are placed in the sealed space (14). Also, EFROM (
Since the transparent member (13) provided on the side surface of the recess (7) almost contacts the side surface of the recess (7), the EPROM (
4) You can block light just by inserting it.

上述の如<EFROM(4)と接続されるマイクロコン
ピュータ(5)およびその周辺の回路素子(6)は基板
(2)とケース材(8)で形成された封止空間部(14
)に配置する様に設定されている。即ち、チップ状の電
子部品および印刷抵抗、メッキ抵抗等の抵抗素子の全て
の素子が封止空間部(14)内に設けられている。
As described above, the microcomputer (5) connected to the EFROM (4) and its peripheral circuit elements (6) are placed in the sealed space (14) formed by the substrate (2) and the case material (8).
). That is, all elements, including chip-shaped electronic components and resistance elements such as printed resistors and plated resistors, are provided within the sealed space (14).

本実施例でEFROM(4)のデータ消去を行う場合は
ソケット(15)からEFROM(4)を離脱して紫外
線を照射するケースがある。また、再書込みの場合はE
PROM(4)をソケットから離脱して一般的なROM
ライターを使用して電気的に書込みを行い、書込み後、
ソケット(15)に挿入すればよい。
In this embodiment, when erasing data in the EFROM (4), there is a case where the EFROM (4) is removed from the socket (15) and irradiated with ultraviolet rays. Also, in case of rewriting, E
Remove the PROM (4) from the socket and use it as a general ROM.
Write electrically using a writer, and after writing,
Just insert it into the socket (15).

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。
A specific example of a hybrid integrated circuit device for a modem using the present invention will be shown below.

先ス、モデム(MODEM)とはパーソナルコンピュー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通侶のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。
What is a modem? A modem exists for data users who use telephone lines to send and receive digitized data handled by data terminals such as personal computers at a distance from each other. The function of a modem is to modulate digitized data using the frequency that can be used on the telephone line, convert it into an analog signal, and send it on the telephone line, and to send an analog signal that is modulated with the data sent from the other party. It has the ability to demodulate and return to digitized data.

第7図に示したブロック図に基づいてモデムを簡単に説
明する。
The modem will be briefly explained based on the block diagram shown in FIG.

第7図は集積回路基板(2)上にモデムを搭載したとき
のブロック図である。
FIG. 7 is a block diagram when the modem is mounted on the integrated circuit board (2).

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインター
フェース(21)と、DTEインターフェース(21)
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ(5)と、マイクロコンピュ
ータ(5)からアドレスされるデータを内蔵したEFR
OM(4)と、マイクロコンピュータ(5)からの出力
信号を変復調しNCU(NETWORK  C0NTR
0L  UNIT)に出力する第1および第2の変復調
回路(22)(23)と、マイクロコンピュータ(5)
からの出力信号に応じて所望のDTMF信号(トーン信
号)を発生するDTMF発生器(24)とをから構成さ
れている。
The modem has a DTE interface (21) that stores data sent from the computer in its built-in memory and outputs the data, and a DTE interface (21).
A microcomputer (5) that outputs a predetermined output signal based on data output from the microcomputer (5), and an EFR that contains data addressed by the microcomputer (5).
The output signals from the OM (4) and the microcomputer (5) are modulated and demodulated to the NCU (NETWORK C0NTR).
0L UNIT) and a microcomputer (5).
A DTMF generator (24) generates a desired DTMF signal (tone signal) according to an output signal from the DTMF generator (24).

DTEインターフェースは例えば5TC9610(セイ
コーエプソン)等のICより成り、第8図の如く、パソ
コンの出力信号を供給し、その出力信号を内蔵メモリー
内に蓄積してマイクロコンピュータ(5)へ出力する送
信メモリ一部(25)と、マイクロコンピュータ(5)
からの出力信号が供給される信号を内蔵メモリー内に蓄
積してパソコンへ出力する受信メモリ一部(26)と、
送信メモリ一部(25)および受信メモリ一部(26)
を介して入出力される夫々の信号を切替える制御部(2
7)とからなり、パソコン(28)とマイクロコンピュ
ータ(5)とを接続するための所定の機能を有するもの
である。
The DTE interface consists of an IC such as 5TC9610 (Seiko Epson), and as shown in Figure 8, it has a transmitting memory that supplies output signals from the personal computer, stores the output signals in built-in memory, and outputs them to the microcomputer (5). Part (25) and microcomputer (5)
a receiving memory part (26) that accumulates the signal supplied with the output signal from the built-in memory and outputs it to the personal computer;
Part of transmitting memory (25) and part of receiving memory (26)
A control unit (2) that switches each signal input and output via
7), and has a predetermined function for connecting the personal computer (28) and the microcomputer (5).

マイクロコンピュータ(5)は例えば5TC9620(
セイコーエプソン)等のICより成り、第9図の如く、
DTEインターフェース(21)から出力される出力信
号を認識するコマンド認識部と、コマンド認識部によっ
て認識された出力信号を解読するコマンド解読部と、コ
マンド解読部で解読された信号に基づいてメモリ一部の
データと比較し変復調回路へデータを供給するコマンド
実行部と、コマンド解読部のデータとメモリ一部内のデ
ータとの比較結果、誤ったデータがコマンド実行部に供
給された際にDTEインターフェース(21)に出力信
号を出力する応答コード生成部とからなる。
The microcomputer (5) is, for example, 5TC9620 (
It consists of ICs such as Seiko Epson), as shown in Figure 9.
A command recognition section that recognizes the output signal output from the DTE interface (21), a command decoding section that decodes the output signal recognized by the command recognition section, and a part of memory that decodes the signal decoded by the command decoding section. The DTE interface (21 ) and a response code generation unit that outputs an output signal to the output signal.

変復調回路(28)はマイクロコンピュータ(5)から
送信されるデジタル信号をアナログ信号に変換してNC
U部に送信する。また反対にNCU部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ(5)へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第1の変復調回路(22
)は300bpsの低速変復調回路であり、第2の変復
調回路(23)は1200bpsの中速変復調回路であ
る。夫々の第1および第2の変復調回路(22) (2
3)はマイクロコンピュータ(5)により、いずれか一
方の変復調回路が選択される。
The modulation/demodulation circuit (28) converts the digital signal sent from the microcomputer (5) into an analog signal and sends it to the NC
Send to U department. On the other hand, it converts the analog signal sent from the NCU section into a digital signal and sends it to the microcomputer (5), and includes low-speed and medium-speed circuits. First modulation/demodulation circuit (22
) is a 300 bps low speed modulation/demodulation circuit, and the second modulation/demodulation circuit (23) is a 1200 bps medium speed modulation/demodulation circuit. Respective first and second modulation/demodulation circuits (22) (2
3), one of the modulation and demodulation circuits is selected by the microcomputer (5).

DTMF発生器(24)はマイクロコンピュータ(5)
のコマンド実行部より出力されたデータをCOL、RO
W夫々の入力端子に入力することで所定のDTMF信号
を発生し送信A M P (29a)に出力して電話回
線へ信号を供給する。
DTMF generator (24) is a microcomputer (5)
The data output from the command execution part of COL, RO
A predetermined DTMF signal is generated by inputting it to each input terminal of W, and is output to the transmitting A M P (29a) to supply the signal to the telephone line.

E P ROM(4)内にはモデムの各種のモードを設
定するためのプログラムデータがメモリーされており、
マイクロフンピユータ(5)のアドレスに基づいてマイ
クロコンピュータ(5)に供給される。
Program data for setting various modes of the modem is stored in the E P ROM (4).
The data is supplied to the microcomputer (5) based on the address of the microcomputer (5).

次にモデムの動作について簡単に説明する。Next, the operation of the modem will be briefly explained.

先ず、バソフン通侶を開始するに当り、マイクロコンピ
ュータ(5)からの読出し信号に基づいて制御スイッチ
(29d)が動作し、所定のアドレスデータがEFRO
M(4)に供給され、そのアドレスに基づいたEFRO
M(4)のプログラム・データがマイクロコンピュータ
(5)に供給され、通信を行う夫々のモデムの通信規格
(BELL/CCITT規格)、通信速度(300/1
200bpS)、データファーマットの一致、デツプス
イッチモードの切替等の各種のモードが一致しているか
が確認される。
First, in order to start the bass communication, the control switch (29d) operates based on the read signal from the microcomputer (5), and the predetermined address data is read from the EFRO.
EFRO supplied to M(4) and based on its address
The program data of M (4) is supplied to the microcomputer (5), and the communication standard (BELL/CCITT standard) and communication speed (300/1
200bpS), data format matching, and various modes such as depth switch mode switching are checked.

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。
Assuming the various modes match, enter the answering modem's phone number into your computer.

その電話番号はパソコンとのインターフェース用のDT
Eインターフェース(21)に入力され、電話番号を解
読する為にマイクロコンピュータ(5)に転送される。
The phone number is the DT for interfacing with the computer.
E-interface (21) and forwarded to the microcomputer (5) for decoding the telephone number.

その解読した結果をDTMF発生器(24)に送信し、
DTMF発生器(24)からDTMF信停が発信されそ
の信号は送信A M P (29a)、ライントランス
(29c)を介して一般電話回線へ転送される。
Send the decoded result to the DTMF generator (24),
A DTMF signal is transmitted from the DTMF generator (24), and the signal is transferred to the general telephone line via the transmission A M P (29a) and the line transformer (29c).

転送されたDTMF信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーン起呼側のモデムに対して送出する。
The transferred DTMF signal sends a paging signal to the modem on the responding side, and the modem on the responding side receives the paging signal and automatically receives the call. Then, the modem on the responding side sends an answer tone for the connection procedure to the modem on the calling side.

起呼側のモデムではライントランス(29c)、受信ア
ンプ(29b)を通り低速変復調回路(22)でそのア
ンサ−トーンが起呼側のモデムに対して所定のアンサ−
トーンであるか否かを検出する。所定のアンサ−トーン
であれば通信状態に入る。
In the modem on the calling side, the answer tone passes through a line transformer (29c) and a receiving amplifier (29b), and is sent to the low-speed modulation/demodulation circuit (22) as a predetermined answer to the modem on the calling side.
Detect whether it is a tone or not. If it is a predetermined answer tone, the communication state is entered.

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース(21)に入力し、
そのデータをマイクロコンピュータ(5)に転送する。
When the communication state is established, parallel data from the PC is input to the DTE interface (21) based on predetermined key manual signals from the keyboard of the calling party's PC,
The data is transferred to the microcomputer (5).

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路〈22)に送信される。ここでデジタル信号はアナロ
グ信号に変換され、それに対応した通信規格に基づいて
周波数変調FSXされ、送信AMP(29)、ライント
ランス(32)を介して応答側のモデムに送信される。
Here, parallel data is converted to serial data. The digital signal converted into serial data is sent to the low-speed modulation/demodulation circuit (22). Here, the digital signal is converted to an analog signal, subjected to frequency modulation FSX based on the corresponding communication standard, and transmitted to the responding modem via the transmission AMP (29) and line transformer (32).

一方、応答側のパソコンのキー人力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス(29c)、受信A M P (2
9b)を介して低速変復調回路(22)に入力きれる。
On the other hand, the frequency-modulated analog signal sent by the key input signal of the personal computer on the responding side is sent to the modem on the calling side, and is sent to the line transformer (29c) and the receiving A M P (2
9b) to the low-speed modulation/demodulation circuit (22).

ここでアナログ信号はデジタル信号に変換されDTEイ
ンターフェース(21)に入力され、シリアルデジタル
信号からパラレルデジタル信号に変換されて起呼側のパ
ソコンに入力される。その結果起呼側ヘパソコンと応答
側のパソコンは全二重通信ができる様になりパソコン通
信が実現する。
Here, the analog signal is converted to a digital signal and input to the DTE interface (21), and the serial digital signal is converted to a parallel digital signal and input to the calling side personal computer. As a result, full duplex communication between the calling side personal computer and the responding side personal computer becomes possible, and personal computer communication is realized.

第10図は第7図で示したモデム回路を本実施例で用い
た基板(2)上に実装した場合の平面図であり、実装さ
れる回路素子の図符号は同一符号とする。EFROM(
4)とマイクロコンピュータ(5)との接続はパスライ
ンで示す、尚、複数の回路素子を接続する導電路は煩雑
のため省略する。
FIG. 10 is a plan view of the modem circuit shown in FIG. 7 mounted on the substrate (2) used in this embodiment, and the mounted circuit elements are given the same reference numerals. EFROM (
The connection between 4) and the microcomputer (5) is shown by a pass line. Note that the conductive paths connecting the plurality of circuit elements are omitted because they are complicated.

第10図に示す如く、基板(2)の対向する周端部には
外部リード端子(12)が固着される複数の固着用パッ
ド(3a)が設けられている。固着パッド(3a)から
延在される導電路(3)上所定位置には複数の回路素子
およびEFROM(4)を搭載するソケット(15)が
固着される。斯る基板(2)上にはEPROM(4)以
外のマイクロコンピュータ(5)を含む複数の回路素子
が固着されており、(21)はDTEインターフェース
、(22)<23)は第1および第2の変復調回路、(
24)はDTMF発生回路、(29g>はEPROM(
4)を制御する制御スイッチ、(5)はマイクロコンピ
ュータ、(6)はコンデンサー等のチップ部品である。
As shown in FIG. 10, a plurality of fixing pads (3a) to which external lead terminals (12) are fixed are provided at opposing peripheral ends of the substrate (2). A socket (15) in which a plurality of circuit elements and an EFROM (4) are mounted is fixed at a predetermined position on the conductive path (3) extending from the fixing pad (3a). A plurality of circuit elements including a microcomputer (5) other than the EPROM (4) are fixed on the substrate (2), (21) is a DTE interface, and (22)<23) are the first and second 2 modem circuit, (
24) is a DTMF generation circuit, (29g> is an EPROM (
4) is a control switch that controls , (5) is a microcomputer, and (6) is a chip component such as a capacitor.

第10図に示す如く、マイクロコンピュータ(5)の近
傍あるいは隣接する位置にEFROM(4)が搭載され
るソケット(15)が固着される。マイクロコンピュー
タ(5)の近傍あるいは隣接する位置にソケット(15
)を固着することで、マイクロコンピユータフ5)とE
FROM(4)との信号線、即ち導電路(3)の引回し
線の距離を最短でしかも最小の距離で引回すことができ
、他の実装パターンを有効に使用できると共に高密度実
装が行える。このときソケットク15)はケース材(8
)のくぼみ(7)と対応させるために基板(2)の周端
部に設けられる。
As shown in FIG. 10, a socket (15) in which an EFROM (4) is mounted is fixed near or adjacent to the microcomputer (5). A socket (15) is installed near or adjacent to the microcomputer (5).
) by fixing the microcomputer tough 5) and E
The distance between the signal line from the FROM (4), that is, the wiring line for the conductive path (3), can be routed at the shortest possible distance, and other mounting patterns can be used effectively, and high-density mounting can be achieved. . At this time, the socket material (15) is
) is provided at the peripheral edge of the substrate (2) to correspond to the recess (7).

尚、一点鎖線で囲まれた領域は接着シートでケース材(
8)が固着される領域を示す。
In addition, the area surrounded by the dashed line is covered with an adhesive sheet for the case material (
8) indicates the area to be fixed.

第11図は第10図で示した基板(2)上にケース材(
8)を固着したときのモデム用の混成集積回路装置の完
成品の平面図であり、ケース材(8)の周端辺に設けら
れたくぼみ(7)からはEFROM(4〉の上面のみが
露出された状態となる。即ち、EFROM(4)以外の
他の素子は全てケース材(8)と基板(2)とで形成さ
れた封止空間(14)内に封止され且つEFROM(4
)の上面のみが露出されるのでE F ROM(4)の
挿脱が必要に応じて自由自在に行うことができる。
Figure 11 shows the case material (
8) is a plan view of the completed product of the hybrid integrated circuit device for a modem when the EFROM (4) is fixed, and only the top surface of the EFROM (4>) can be seen from the recess (7) provided on the peripheral edge of the case material (8). In other words, all other elements other than the EFROM (4) are sealed within the sealed space (14) formed by the case material (8) and the substrate (2), and the EFROM (4) is exposed.
) is exposed, so the E F ROM (4) can be inserted and removed as desired.

以上に詳述したモデム用の混成集積回路装置のEFRO
M(4)には製品仕様の多様化に備え、仕向地、OEM
、自社販売等セットメーカ(ユーザ)が要望する仕様変
更に対して容易に対応することができる。即ち、EPR
OM(4)以外の回路構成はあらかじめ各種の仕様変更
に対応する様に設計されていたが、特定のユーザの仕様
に基づいて混成集積回路を設計すると、他のユーザ仕様
と一致しないことがあった場合、従来では混成集積回路
自体の設計を見なおす必要があった。
EFRO, the hybrid integrated circuit device for modems detailed above.
M(4) includes the destination and OEM in preparation for diversification of product specifications.
It is possible to easily respond to specification changes requested by set manufacturers (users) such as in-house sales. That is, EPR
Circuit configurations other than OM(4) were designed in advance to accommodate various specification changes, but if a hybrid integrated circuit is designed based on a specific user's specifications, it may not match the specifications of other users. In this case, conventionally it was necessary to reconsider the design of the hybrid integrated circuit itself.

しかし本発明の混成集積回路装置ではEFROM(4)
がソケット(15)を介して基板(2)上に搭載され且
つその表面がケース材(8)のくぼみ(7)から露出さ
れた状態であるため、EFROM(4)の離脱が行える
のでユーザ側でEFROMを選択して実装するだけで1
つの混成集積回路装置で多機種の混成集積回路装置の実
現が行える。
However, in the hybrid integrated circuit device of the present invention, the EFROM (4)
is mounted on the board (2) via the socket (15), and its surface is exposed through the recess (7) of the case material (8), so the EFROM (4) can be removed, making it easy for the user to remove the EFROM (4). Just select the EFROM and install it.
Multiple types of hybrid integrated circuit devices can be realized with one hybrid integrated circuit device.

断る本発明に依れば、ケース材(8)の所望位置にくぼ
み(7)を設け、そのくぼみ(7)で露出した基板(2
)上の導電路(3)にソケットク15)を介してシング
ルインライン型樹脂モールドされたEFROM(4)を
接続し、基板(2)とケース材(8)とで形成された封
止空間(14)にマイクロコンピュータ(5)および他
の回路素子(6)を固着することにより、混成集積回路
とEFROMとの一体化した装置ができ且つ必要性に応
じて容易にEFROMの挿脱が行える大きな特徴を有す
る。
According to the present invention, a recess (7) is provided at a desired position of the case material (8), and the exposed substrate (2) is formed in the recess (7).
) A single in-line resin-molded EFROM (4) is connected to the conductive path (3) on the conductive path (3) via a socket 15), and a sealed space (14) formed by the substrate (2) and the case material (8) is connected. ) by fixing a microcomputer (5) and other circuit elements (6) to a device that integrates a hybrid integrated circuit and an EFROM. have

(ト)発明の効果 以上に詳述した如く、本発明に依れば、第1にケース材
(8)の周端辺にくぼみ(7)を設け、そのくぼみ(7
)で露出した基板(2)上の導電路(3)にシングルイ
ンライン型MM詣モールドされたEFROM(4)を接
続しているので、EFROM(4)の載置位置をケース
材(8)の周辺の任意に選定できる利点を有する。この
ため内蔵するマイクロコンピュータとの電気的接続を考
慮して、効率良<EFROM(4)とマイクロコンピュ
ータ(5)とを接続でき信号線の引回しを不要にできる
。更に詳述すると、E F ROM(4)の隣接する位
置に最も関連の深いマイクロコンピュータ(5)を配置
でき、その結果EFROM(4)とマイクロコンピュー
タ(5)間のデータのやりとりを行うデータ線を最短距
離あるいは最も設計容易なレイアウトで実現でき、デー
タ線の引回しによる実装密度のロスを最小限に抑制でき
る。
(G) Effects of the Invention As detailed above, according to the present invention, firstly, a recess (7) is provided on the peripheral edge of the case material (8), and the recess (7)
) is connected to the conductive path (3) on the substrate (2) exposed at It has the advantage of being able to be selected arbitrarily in the vicinity. Therefore, in consideration of the electrical connection with the built-in microcomputer, the EFROM (4) and the microcomputer (5) can be connected efficiently, making it unnecessary to route signal lines. More specifically, the most closely related microcomputer (5) can be placed adjacent to the EFROM (4), and as a result, the data line for exchanging data between the EFROM (4) and the microcomputer (5) can be realized with the shortest distance or the easiest layout, and the loss in packaging density due to data line routing can be minimized.

第2にケース材り8)の周端部のくぼみ(7)にEPR
OM(4)を配置しているので、一体化した41型の混
成集積回路装置として取り扱える利点を有する。更に集
積回路基板(2)上の組込むマイクロコンピュータおよ
びその周辺回路素子の実装密度を向上することにより、
従来必要ときれたプリント基板を廃止でき、1つの小型
化されたEFROM(4)を着脱自在に内蔵する混成集
積回路装置を実現できる。
Second, EPR is applied to the recess (7) at the peripheral edge of the case material 8).
Since the OM(4) is arranged, it has the advantage that it can be handled as an integrated 41-inch hybrid integrated circuit device. Furthermore, by improving the mounting density of the microcomputer and its peripheral circuit elements on the integrated circuit board (2),
It is possible to eliminate the conventionally required printed circuit board, and to realize a hybrid integrated circuit device that includes one miniaturized EFROM (4) that can be detachably attached.

第3に集積回路基板〈2)として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
(3)として銅箔(11)を用いることにより、導電路
(3)の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。
Thirdly, by using a metal substrate as the integrated circuit board (2), its heat dissipation effect can be greatly improved compared to a printed circuit board, which can further contribute to an improvement in packaging density. Furthermore, by using copper foil (11) as the conductive path (3), the resistance value of the conductive path (3) can be significantly reduced compared to conductive paste, and the circuit to be mounted can be expanded to the same level or more than that of a printed circuit board.

第4にEFROM(4)としてシングルインライン型を
用いることができるので、混成集積回路装置へのE F
 ROM(4)の実装が極めて容易に実現テキ且つEP
ROM(4)の透過部材(13)を挿入するのみで遮光
できる利点を有する。更にくぼみ(7)とEPROM(
4)の外形を同形状にすることによりケース材(8)に
ぴったり埋設でき、しかもケース材(8)の周端辺にく
ぼみ(7)が設けられているため、挿脱しやすく且つ極
めてすっきりした形状のEFROM内蔵型の混成集積回
路装置を実現できる。
Fourth, since a single in-line type can be used as the EFROM (4), the EFROM (4) can be used in a hybrid integrated circuit device.
It is extremely easy to implement ROM (4) and EP
It has the advantage that light can be blocked simply by inserting the transparent member (13) of the ROM (4). Furthermore, there is a recess (7) and an EPROM (
By making the outer shape of 4) the same, it can be buried exactly in the case material (8), and since the recess (7) is provided on the peripheral edge of the case material (8), it is easy to insert and remove, and it is extremely neat. A hybrid integrated circuit device with a built-in EFROM can be realized.

第5にEPROM(4)と接続されるマイクロコンピュ
ータ(5)およびその周辺回路素子(6)はケース材(
8)と集積回路基板(2)とで形成される封止空間(1
4)にグイ形状あるいはチップ形状で組み込まれるので
、従来のプリント基板の様に46tJfllモールドし
たものに比較して極めて占有面積が小さくなり、実装密
度の大幅に向上できる利点を有する。
Fifth, the microcomputer (5) and its peripheral circuit elements (6) connected to the EPROM (4) are made of case material (
8) and the integrated circuit board (2).
4) Since it is incorporated in a gooey shape or a chip shape, it occupies an extremely small area compared to a conventional printed circuit board molded with 46tJfl, and has the advantage of greatly improving the packaging density.

第6にケース材(8)と集積回路基板(2)の周端を実
質的に一致させることにより、集積回路基板(2)のほ
ぼ全面を封止空間(14)として利用でき、実装密度の
向上と相まって極めてコンパクトな混成集積回路装置を
実現できる。
Sixth, by substantially matching the peripheral edges of the case material (8) and the integrated circuit board (2), almost the entire surface of the integrated circuit board (2) can be used as a sealed space (14), which reduces the packaging density. Combined with this improvement, an extremely compact hybrid integrated circuit device can be realized.

第7にくぼみ(7)に対応する集積回路基板(2)上に
ソケット(15)を設けることにより、EFROM(4
)の着脱を自在に行え、EFROM(4)の交換や消去
および(31)書込みを自由に行える利点を有する。
Seventh, by providing a socket (15) on the integrated circuit board (2) corresponding to the recess (7), the EFROM (4
) can be freely attached and detached, and has the advantage that the EFROM (4) can be replaced and erased, and (31) written can be freely performed.

第8にケース材(8)とEFROM(4)の上面を一致
させることにより、平坦な上面を有する混成集積回路装
置を実現できる利点を有する。
Eighth, by making the upper surfaces of the case material (8) and the EFROM (4) coincide with each other, there is an advantage that a hybrid integrated circuit device having a flat upper surface can be realized.

第9に集積回路基板(2)の−辺あるいは相対向する辺
から外部リード(12)を導出でき、極めて多ビンの混
成集積回路装置を実現できる利点を有する。
Ninth, the external lead (12) can be led out from the negative side or the opposing side of the integrated circuit board (2), which has the advantage of realizing a hybrid integrated circuit device with an extremely large number of bins.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本実施例を示す斜視図、第2図は第1図のI−
I断面図、第3図は本実施例で用いる基板の断面図、第
4図は本実施例で用いるEFROMの斜視図、第5図は
第4図の断面図、第6図は基板上のEFROM周辺を示
す要部拡大斜視図、第7図は本実施例で用いたモデムを
示すブロック図、第8図は第7図で示したモデムのDT
Eインターフェースを示すブロック図、第9図は第7図
で示したモデムのマイクロコンピュータを示すブロック
図、第10図は第7図で示したブロック図を基板上に実
装したときの平面図、第11図は第10図に示した基板
上にケース材を固着したときの平面図、第12図および
第13図は従来のEPROM実装構造を示す断面図であ
る。 (1)・・・混成集積回路装置、 (2)・・・集積回
路基板、 (3)・・・導電路、 (4)・・・EFR
OM、 (5)・・・マイクロコンピュータ、 (6)
・・・回路素子、(7)・・・くぼみ、 (8)・・・
ケース材、(15)・・・ソケット。
Fig. 1 is a perspective view showing this embodiment, and Fig. 2 is an I-
3 is a sectional view of the substrate used in this embodiment, FIG. 4 is a perspective view of the EFROM used in this embodiment, FIG. 5 is a sectional view of FIG. 4, and FIG. 6 is a sectional view of the substrate used in this embodiment. FIG. 7 is a block diagram showing the modem used in this example. FIG. 8 is a DT of the modem shown in FIG. 7.
FIG. 9 is a block diagram showing the microcomputer of the modem shown in FIG. 7. FIG. 10 is a plan view of the block diagram shown in FIG. 7 mounted on a board. FIG. 11 is a plan view of the case material fixed onto the substrate shown in FIG. 10, and FIGS. 12 and 13 are cross-sectional views showing a conventional EPROM mounting structure. (1)...Hybrid integrated circuit device, (2)...Integrated circuit board, (3)...Conducting path, (4)...EFR
OM, (5)...Microcomputer, (6)
・・・Circuit element, (7)...Indentation, (8)...
Case material, (15)... socket.

Claims (11)

【特許請求の範囲】[Claims] (1)集積回路基板と、 前記基板上に形成された所望のパターンを有する導電路
と、 前記導電路に接続されたシングルインライン型樹脂モー
ルドされた不揮発性メモリーと、 前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、 前記基板に一体化されたケース材とを具備し、前記ケー
ス材の周端辺の所望位置にくぼみを設け、前記くぼみで
露出した前記基板上の前記導電路に前記不揮発性メモリ
ーを接続し、前記不揮発性メモリーの消去用窓を前記く
ぼみ内の前記ケース材と当接させて遮光し、前記基板と
前記ケース材で形成された封止空間に前記マイクロコン
ピュータおよびその周辺回路素子を配置したことを特徴
とする混成集積回路装置。
(1) an integrated circuit board; a conductive path having a desired pattern formed on the board; a single in-line resin-molded nonvolatile memory connected to the conductive path; and a nonvolatile memory that is supplied with data from the memory. and a microcomputer and its peripheral circuit elements connected to the conductive path on the substrate, and a case material integrated with the substrate, and a recess is provided at a desired position on a peripheral edge of the case material, The non-volatile memory is connected to the conductive path on the substrate exposed in the depression, the erasing window of the non-volatile memory is brought into contact with the case material in the depression to block light, and the substrate and the case material are connected to each other. A hybrid integrated circuit device, characterized in that the microcomputer and its peripheral circuit elements are arranged in a sealed space formed by.
(2)前記集積回路基板として表面を絶縁した金属基板
を用いたことを特徴とする請求項1記載の混成集積回路
装置。
(2) The hybrid integrated circuit device according to claim 1, wherein a metal substrate whose surface is insulated is used as the integrated circuit board.
(3)前記導電路として銅箔を用いたことを特徴とする
請求項1記載の混成集積回路装置。
(3) The hybrid integrated circuit device according to claim 1, wherein copper foil is used as the conductive path.
(4)前記くぼみと不揮発性メモリーの外形は実質的に
同形状とすることを特徴とする請求項1記載の混成集積
回路装置。
(4) The hybrid integrated circuit device according to claim 1, wherein the outer shape of the recess and the nonvolatile memory are substantially the same.
(5)前記マイクロコンピュータは前記導電路上にダイ
形状で組み込まれることを特徴とする請求項1記載の混
成集積回路装置。
(5) The hybrid integrated circuit device according to claim 1, wherein the microcomputer is incorporated in the form of a die on the conductive surface.
(6)前記周辺回路素子としてチップ抵抗、チップコン
デンサーを用いることを特徴とする請求項1記載の混成
集積回路装置。
(6) The hybrid integrated circuit device according to claim 1, wherein a chip resistor or a chip capacitor is used as the peripheral circuit element.
(7)前記ケース材の周端部を前記基板の周端部と前記
くぼみを除いて実質的に一致させたことを特徴とする請
求項1記載の混成集積回路装置。
(7) The hybrid integrated circuit device according to claim 1, wherein the peripheral edge of the case material substantially coincides with the peripheral edge of the substrate except for the recess.
(8)前記くぼみで露出した前記基板上に前記導電路と
接続されたソケットを設け、前記ソケットにシングルイ
ンライン型樹脂モールドされた前記不揮発性メモリーを
挿入することを特徴とする請求項1記載の混成集積回路
装置。
(8) A socket connected to the conductive path is provided on the substrate exposed in the recess, and the single in-line resin-molded nonvolatile memory is inserted into the socket. Hybrid integrated circuit device.
(9)前記不揮発性メモリーの上面と前記ケース材の上
面とを実質的に一致させたことを特徴とする請求項8記
載の混成集積回路装置。
(9) The hybrid integrated circuit device according to claim 8, wherein the upper surface of the nonvolatile memory and the upper surface of the case material are substantially aligned.
(10)前記基板の一辺から外部リードを導出すること
を特徴とする請求項1記載の混成集積回路装置。
(10) The hybrid integrated circuit device according to claim 1, wherein an external lead is led out from one side of the substrate.
(11)前記基板の相対向する二辺から外部リードを導
出することを特徴とする請求項1記載の混成集積回路装
置。
(11) The hybrid integrated circuit device according to claim 1, wherein external leads are led out from two opposing sides of the substrate.
JP12090289A 1989-04-20 1989-05-15 Hybrid integrated circuit device Expired - Lifetime JPH0680772B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP12090289A JPH0680772B2 (en) 1989-05-15 1989-05-15 Hybrid integrated circuit device
US07/510,468 US5159433A (en) 1989-04-20 1990-04-18 Hybrid integrated circuit device having a particular casing structure
DE69031142T DE69031142T2 (en) 1989-04-20 1990-04-19 Integrated hybrid circuit arrangement
EP90107445A EP0393671B1 (en) 1989-04-20 1990-04-19 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12090289A JPH0680772B2 (en) 1989-05-15 1989-05-15 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH02299253A true JPH02299253A (en) 1990-12-11
JPH0680772B2 JPH0680772B2 (en) 1994-10-12

Family

ID=14797826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12090289A Expired - Lifetime JPH0680772B2 (en) 1989-04-20 1989-05-15 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JPH0680772B2 (en)

Also Published As

Publication number Publication date
JPH0680772B2 (en) 1994-10-12

Similar Documents

Publication Publication Date Title
JPH02298061A (en) Hybrid integrated circuit device
JPH02299253A (en) Hybrid integrated circuit device
JPH02299255A (en) Hybrid integrated circuit device
JPH02278860A (en) Hybrid integrated circuit device
JPH02299252A (en) Hybrid integrated circuit device
JPH02303151A (en) Hybrid integrated circuit device
JPH02278869A (en) Hybrid integrated circuit device
JPH02298060A (en) Hybrid integrated circuit device
JPH02278863A (en) Hybrid integrated circuit device
JPH02299256A (en) Hybrid integrated circuit device
JPH02303060A (en) Hybrid integrated circuit device
JPH02298064A (en) Hybrid integrated circuit device
JPH0680781B2 (en) Hybrid integrated circuit device
JPH02299254A (en) Hybrid integrated circuit device
JPH02299257A (en) Hybrid integrated circuit device
JPH02298063A (en) Hybrid integrated circuit device
JPH02305458A (en) Hybrid integrated circuit device
JPH02278861A (en) Hybrid integrated circuit device
JPH0680770B2 (en) Hybrid integrated circuit device
JPH02305459A (en) Hybrid integrated circuit device
JPH0680783B2 (en) Hybrid integrated circuit device
JPH02278862A (en) Hybrid integrated circuit device
JPH02303062A (en) Hybrid integrated circuit device
JPH02305457A (en) Hybrid integrated circuit device
JPH0680778B2 (en) Hybrid integrated circuit device