JPH02302024A - 固相エピタキシャル成長方法 - Google Patents
固相エピタキシャル成長方法Info
- Publication number
- JPH02302024A JPH02302024A JP12235389A JP12235389A JPH02302024A JP H02302024 A JPH02302024 A JP H02302024A JP 12235389 A JP12235389 A JP 12235389A JP 12235389 A JP12235389 A JP 12235389A JP H02302024 A JPH02302024 A JP H02302024A
- Authority
- JP
- Japan
- Prior art keywords
- film
- atoms
- doped
- crystal
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、Ｓｉ膜の固相エピタキシャル成長方法に関し
、特にＳ ０１ （Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ５ｕｌ
ａｔｏｒ）構造を形成するものに関する。
、特にＳ ０１ （Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ５ｕｌ
ａｔｏｒ）構造を形成するものに関する。
（ロ）従来の技術
絶縁層（絶縁物の基板も含む）上に単結晶Ｓｉ層を形成
したものは、Ｓｏｌ構造と称され、狭い領域で容易に素
子分離が行なえ、高集積化や高速化が可能なものとして
知られている。そして、従来の８１基板上に素子が作成
される半導体集積口′路（ＩＣ）に比べて、特性向上が
図られることから盛んに研究開発が行なわれている。
したものは、Ｓｏｌ構造と称され、狭い領域で容易に素
子分離が行なえ、高集積化や高速化が可能なものとして
知られている。そして、従来の８１基板上に素子が作成
される半導体集積口′路（ＩＣ）に比べて、特性向上が
図られることから盛んに研究開発が行なわれている。
絶縁層上に単結晶Ｓｉ膜を形成させるものとして、固相
成長法があり、これは、単結晶Ｓｉ基板上に、Ｓｉ基板
面の一部をシードと絶縁膜上に露出させて絶縁膜を形成
し、シードと絶縁膜上に非晶質Ｓｉ（以下ａ−３ｉと称
す）膜を堆積し、６００’Ｃ程度の低温でアニールする
ことで、横方向に固相成長させてａ−Ｓｉ膜を単結晶化
させるものである。
成長法があり、これは、単結晶Ｓｉ基板上に、Ｓｉ基板
面の一部をシードと絶縁膜上に露出させて絶縁膜を形成
し、シードと絶縁膜上に非晶質Ｓｉ（以下ａ−３ｉと称
す）膜を堆積し、６００’Ｃ程度の低温でアニールする
ことで、横方向に固相成長させてａ−Ｓｉ膜を単結晶化
させるものである。
固相成長における横方向の成長距離を伸ばす方法として
、絶縁膜上のａ−Ｓｉ膜にＰ４−イオンを高濃度に注入
してから、アニール処理を行なうものがある（例えば、
Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉ
ｅｄＰｈｙｉｃｓ Ｖｏｌ、２５． Ｎｏ、 ５． Ｍ
ａｙ、 １９８６． ｐＩ）６６７−６７２参照）。
、絶縁膜上のａ−Ｓｉ膜にＰ４−イオンを高濃度に注入
してから、アニール処理を行なうものがある（例えば、
Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉ
ｅｄＰｈｙｉｃｓ Ｖｏｌ、２５． Ｎｏ、 ５． Ｍ
ａｙ、 １９８６． ｐＩ）６６７−６７２参照）。
（ハ）発明が解決しようとする課題
しかし、横方向の成長距離を伸ばすために、固相成長さ
せるａ−８ｉ膜内にＰ′−イオンを１〜３×ＩＱ”ａｍ
−”という高濃度にドーピングするので、固相成長した
単結晶Ｓｉ膜中の不純物（Ｐ）濃度が非常に高くなって
しまい、この固相成長した単結晶Ｓｉ暎上での半導体素
子の作成は困難であった。
せるａ−８ｉ膜内にＰ′−イオンを１〜３×ＩＱ”ａｍ
−”という高濃度にドーピングするので、固相成長した
単結晶Ｓｉ膜中の不純物（Ｐ）濃度が非常に高くなって
しまい、この固相成長した単結晶Ｓｉ暎上での半導体素
子の作成は困難であった。
また、Ｐをドーピングして固相成長させた単結晶Ｓｉ膜
上に、基板温度８００℃ぐらいで、単結晶Ｓｉ膜をエピ
タキシャル成長させて、不純物濃度の低いＳｉ膜を形成
することが考えられているが、エピタキシャル成長中の
オートドーピングや素子作成のプロセス中の固相拡散に
より、エピタキシャル成長させたＳｉ膜の表面の不純物
濃度はＩＸＩＱ”ａｍ−”以上どなってしまい、やはり
、半導体素子の作成には不適当であった。
上に、基板温度８００℃ぐらいで、単結晶Ｓｉ膜をエピ
タキシャル成長させて、不純物濃度の低いＳｉ膜を形成
することが考えられているが、エピタキシャル成長中の
オートドーピングや素子作成のプロセス中の固相拡散に
より、エピタキシャル成長させたＳｉ膜の表面の不純物
濃度はＩＸＩＱ”ａｍ−”以上どなってしまい、やはり
、半導体素子の作成には不適当であった。
（ニ）課題を解決するための手段
本発明は、少なくとも一部の単結晶表面が露出している
単結晶Ｓｉ基台表面上に、界面に略一原子層の不純物が
ドーピングされた状態のａ−Ｓｉ膜を形成し、該ａｍ８
ｉ膜をアニールして、ａ−８ｉ膜を単結晶化させる固相
エピタキシャル成長方法である。
単結晶Ｓｉ基台表面上に、界面に略一原子層の不純物が
ドーピングされた状態のａ−Ｓｉ膜を形成し、該ａｍ８
ｉ膜をアニールして、ａ−８ｉ膜を単結晶化させる固相
エピタキシャル成長方法である。
（ホ）作用
結晶方位を継承すべき単結晶Ｓｉ基台の単結晶表面との
界面では、不純物がドーピングされた状態なので、ａ−
３ｉ膜の横方向の固相成長距離が伸び、ａ −３１ｌｌ
ｉ全体では不純物のドーピングは基台との界面付近だけ
なので、仮にオートドーピングが起きたとしても、不純
物濃度の低い単結晶化したＳｔ膜が得られる。
界面では、不純物がドーピングされた状態なので、ａ−
３ｉ膜の横方向の固相成長距離が伸び、ａ −３１ｌｌ
ｉ全体では不純物のドーピングは基台との界面付近だけ
なので、仮にオートドーピングが起きたとしても、不純
物濃度の低い単結晶化したＳｔ膜が得られる。
（へ）実施例
第１図Ａ乃至Ｇに本発明の一実施例の概略工程図を示す
。尚、本実施例では単結晶Ｓｉ基台として、単結晶Ｓｉ
基板を用いているが、基板上に形成された単結晶Ｓｉ膜
を用いてもよい。
。尚、本実施例では単結晶Ｓｉ基台として、単結晶Ｓｉ
基板を用いているが、基板上に形成された単結晶Ｓｉ膜
を用いてもよい。
（１００）面を主面とする単結晶Ｓｉ基台としての単結
晶Ｓｉ基板（１）（第１図Ａ）の表面に、絶縁膜として
のＳｉｎ、膜を形成する領域（１ａ）を形成する（第１
図Ｂ）。この領域（１ａ）は、図示しないが、例えば、
基板全面に５ｉｆｔ膜をＣＶＤ法で形成し更に基板面保
護のためにＰｏ１ｙ−Ｓｉ膜を形成し、その上にレジス
トパターンを形成した後、反応性イオンエツチング（Ｒ
Ｉ Ｅ）によるエツチングで形成する。
晶Ｓｉ基板（１）（第１図Ａ）の表面に、絶縁膜として
のＳｉｎ、膜を形成する領域（１ａ）を形成する（第１
図Ｂ）。この領域（１ａ）は、図示しないが、例えば、
基板全面に５ｉｆｔ膜をＣＶＤ法で形成し更に基板面保
護のためにＰｏ１ｙ−Ｓｉ膜を形成し、その上にレジス
トパターンを形成した後、反応性イオンエツチング（Ｒ
Ｉ Ｅ）によるエツチングで形成する。
形成した領域（１ａ）内にＣＶ、Ｄ法により５ｉＯ１膜
（２）を堆積させる（第１図Ｃ）。この時、５ｉＯ＝膜
（２）は、幅４０ＪＩｍ、深さ０．２ｐｍで＜１００〉
方向のストライブ形状に形成され、１０μｍピッチに設
けられる。またここで、Ｓ ｉｏ １１１Ｉ（２）の形
成されていない、露出しているＳｉ基板（１）表面部分
を、以降、シード（１ｂ）と称する。
（２）を堆積させる（第１図Ｃ）。この時、５ｉＯ＝膜
（２）は、幅４０ＪＩｍ、深さ０．２ｐｍで＜１００〉
方向のストライブ形状に形成され、１０μｍピッチに設
けられる。またここで、Ｓ ｉｏ １１１Ｉ（２）の形
成されていない、露出しているＳｉ基板（１）表面部分
を、以降、シード（１ｂ）と称する。
次に、この基板を図示しない分子線エピタキシャル成長
（ＭＢＥ）装置に設置し、超高真空中にて８００℃に加
熱、３０分間保持することにより、表面の清浄化を行う
。ａ−３ｉ膜の形成やＰ原子の付着係数増大のために、
基板温度を室温まで下げた後、ＭＢＥ装置に設けられた
クヌードセンセルから２分子線（３′）を発生させ、基
板表面上に照射して１原子層のＰ原子（３）を、１０’
″ａｔｏｍｓ／ｃｍ”の状態に形成する（第１図Ｄ）。
（ＭＢＥ）装置に設置し、超高真空中にて８００℃に加
熱、３０分間保持することにより、表面の清浄化を行う
。ａ−３ｉ膜の形成やＰ原子の付着係数増大のために、
基板温度を室温まで下げた後、ＭＢＥ装置に設けられた
クヌードセンセルから２分子線（３′）を発生させ、基
板表面上に照射して１原子層のＰ原子（３）を、１０’
″ａｔｏｍｓ／ｃｍ”の状態に形成する（第１図Ｄ）。
続いて、ＭＢＥ装置に設けられたＥ−ｇｕｎを使ってＳ
ｉ分子線（４′）を発生させ、工原子層のＰ原子（３）
が形成された基板表面上に照射して、０、３ｐｍの厚さ
のａ−５ｉ膜（４）を形成する（第１図Ｅ）。
ｉ分子線（４′）を発生させ、工原子層のＰ原子（３）
が形成された基板表面上に照射して、０、３ｐｍの厚さ
のａ−５ｉ膜（４）を形成する（第１図Ｅ）。
この時、ａ−Ｓｉ膜（４）は、基板との界面に１０”
ａｔｏｍｓ／ａｍ ”のＰ原子がドーピングされたもの
となる。即ち、基板面上の１原子層においては、５Ｘ
１０”ａｔｏｍｓ／ａｒｎ″のＳｉ原子の中に１０”ａ
ｔｏｍｓ／ｃ＋ｎ”のＰ原子が分布した状態で、この状
態はａ−３ｉ膜中にＩ Ｘ １０”ａｔｏｍｓ／□□□
３の条件でＰ原子をドーピングした場合と同じ分布状態
である。
ａｔｏｍｓ／ａｍ ”のＰ原子がドーピングされたもの
となる。即ち、基板面上の１原子層においては、５Ｘ
１０”ａｔｏｍｓ／ａｒｎ″のＳｉ原子の中に１０”ａ
ｔｏｍｓ／ｃ＋ｎ”のＰ原子が分布した状態で、この状
態はａ−３ｉ膜中にＩ Ｘ １０”ａｔｏｍｓ／□□□
３の条件でＰ原子をドーピングした場合と同じ分布状態
である。
尚、２分子線（３°）とＳｉ分子線（４′）を同時に発
生させて、Ｐｉ子（３）がドーピングされた状態のａ−
３ｉ膜（４）を同じ工程で形成してもよく、また、ＭＢ
Ｅ法によらずにＭＯＣＶＤ法でこのａ−８ｉ膜を形成し
ても良い。
生させて、Ｐｉ子（３）がドーピングされた状態のａ−
３ｉ膜（４）を同じ工程で形成してもよく、また、ＭＢ
Ｅ法によらずにＭＯＣＶＤ法でこのａ−８ｉ膜を形成し
ても良い。
さて、Ｐ原子（３）がドーピングされた状態のａ−３ｉ
膜（４）を形成したら、この基板を窒素雰囲気下におい
て、基板温度を６００℃に昇温、保持して１２時間のア
ニール処理を行なう。
膜（４）を形成したら、この基板を窒素雰囲気下におい
て、基板温度を６００℃に昇温、保持して１２時間のア
ニール処理を行なう。
このアニール処理により、まずＰ原子（３）を含む（ド
ーピングされた）ａ−Ｓｉ膜（４）の界面の１原子層が
、シード（１ｂ）の結晶方位（単結晶Ｓｉ基板（１）の
結晶方位）を継承して固相エピタキシャル成長する。
ーピングされた）ａ−Ｓｉ膜（４）の界面の１原子層が
、シード（１ｂ）の結晶方位（単結晶Ｓｉ基板（１）の
結晶方位）を継承して固相エピタキシャル成長する。
この様子を第２図に基づいて説明する。
アニールにより、Ｐ原子がドーピングされた領域（４ａ
）がシード（１ｂ）の結晶方位を継承して固相エピタキ
シャル成長し、それに伴い活性化したＰ原子が電子ｅ（
キャリア）を放出する。すると、Ｐ原子がドーピングさ
れた領域（４ａ）の中で固相成長した部分と固相成長し
ていない部分とで電位差が生じ、固相成長していない部
分に存在するダングリングボンドを持ったＳｉ原子が、
固相成長した部分側に引き寄せられ、電子と結合して固
相エピタキシャル成長が速やかに進行する。
）がシード（１ｂ）の結晶方位を継承して固相エピタキ
シャル成長し、それに伴い活性化したＰ原子が電子ｅ（
キャリア）を放出する。すると、Ｐ原子がドーピングさ
れた領域（４ａ）の中で固相成長した部分と固相成長し
ていない部分とで電位差が生じ、固相成長していない部
分に存在するダングリングボンドを持ったＳｉ原子が、
固相成長した部分側に引き寄せられ、電子と結合して固
相エピタキシャル成長が速やかに進行する。
この時、Ｐ原子がドーピングされた領域（４ａ）の横方
向の成長速度は２５人／ｓｅｃであり、ノンドープのａ
−５ｉ膜の横方向の成長速度が５人／ｓｅｃであるのに
比べて、非常に速く成長が進む。
向の成長速度は２５人／ｓｅｃであり、ノンドープのａ
−５ｉ膜の横方向の成長速度が５人／ｓｅｃであるのに
比べて、非常に速く成長が進む。
そして、このＰ原子がドーピングされた領域（４ａ）の
固相エピタキシャル成長が進につれて、Ｐ原子がドーピ
ングされていない領域（４ｂ）で、固相成長したＰ原子
がドーピングされた領域（４ａ）の結晶方位を継承して
順次縦方向に固相エピタキシャル成長する（第１図Ｆ）
。
固相エピタキシャル成長が進につれて、Ｐ原子がドーピ
ングされていない領域（４ｂ）で、固相成長したＰ原子
がドーピングされた領域（４ａ）の結晶方位を継承して
順次縦方向に固相エピタキシャル成長する（第１図Ｆ）
。
更に、Ｐ原子がドーピングされていない領域（４ｂ）の
固相成長が、Ｐ原子がドーピングされた領域（４ａ）の
固相成長につれて、横方向に拡大し、ａ−Ｓｉ膜（４）
全体が単結晶化した単結晶Ｓｉ膜（５）が形成される（
第１図Ｇ）。尚、Ｐ原子がドーピングされていない領域
（４ｂ）の縦方向の固相成長の速度は２０人／ｓｅｃで
あった。
固相成長が、Ｐ原子がドーピングされた領域（４ａ）の
固相成長につれて、横方向に拡大し、ａ−Ｓｉ膜（４）
全体が単結晶化した単結晶Ｓｉ膜（５）が形成される（
第１図Ｇ）。尚、Ｐ原子がドーピングされていない領域
（４ｂ）の縦方向の固相成長の速度は２０人／ｓｅｃで
あった。
ノンドープのａ−３ｉ膜に比べ１本発明方法におけるａ
−５ｉ膜の固相成長速度は速いため、単結晶成長を疎外
する要因である亜粒界の発生より遠く固相エピタキシャ
ル成長が進み、絶縁膜上に大面積の単結晶Ｓｉ膜が形成
される。
−５ｉ膜の固相成長速度は速いため、単結晶成長を疎外
する要因である亜粒界の発生より遠く固相エピタキシャ
ル成長が進み、絶縁膜上に大面積の単結晶Ｓｉ膜が形成
される。
また、単結晶Ｓｉ膜（５）を固相成長させた後、デバイ
スの製造工程等において、１０００℃以上の高温に曝し
た場合でも、ａ−３ｉ膜（４）はその殆どがドーピング
されていない領域（４ｂ）であるので、仮にａ−８ｉ膜
（４）に再拡散しても、その時の不純物濃度は３ Ｘ
１０”ａｔｏｍｓ／ａｍ”にすぎない。この濃度は、デ
バイスを形成するのに何ら支障のないものである。
スの製造工程等において、１０００℃以上の高温に曝し
た場合でも、ａ−３ｉ膜（４）はその殆どがドーピング
されていない領域（４ｂ）であるので、仮にａ−８ｉ膜
（４）に再拡散しても、その時の不純物濃度は３ Ｘ
１０”ａｔｏｍｓ／ａｍ”にすぎない。この濃度は、デ
バイスを形成するのに何ら支障のないものである。
（ト）発明の効果
本発明は、以上の説明から明らかな如く、ａ−３ｉ膜を
固相成長させる際に、基板との界面の１原子層だけＰ原
子をドーピングした部分を形成して、固相成長させた単
結晶Ｓｉ膜中の不純物濃度を高濃度にすることなく、ａ
−３ｉ膜全体の固相エピタキシャル成長距離を伸ばすこ
とができる。また、再拡散で不純物濃度が高くなる心配
もなく半導体素子の作成に適したＳＯＩ構造の基板が提
供でき、半導体集積回路における高集積化や特性の向上
に寄与できる。
固相成長させる際に、基板との界面の１原子層だけＰ原
子をドーピングした部分を形成して、固相成長させた単
結晶Ｓｉ膜中の不純物濃度を高濃度にすることなく、ａ
−３ｉ膜全体の固相エピタキシャル成長距離を伸ばすこ
とができる。また、再拡散で不純物濃度が高くなる心配
もなく半導体素子の作成に適したＳＯＩ構造の基板が提
供でき、半導体集積回路における高集積化や特性の向上
に寄与できる。
第１図Ａ乃至Ｇは本発明の一実施例の工程説明図、第２
図は成長の状態を示す説明図である。 （１）・・・単結晶Ｓｉ基板（単結晶Ｓｉ基台）、（ｌ
ｂ）・・・シード、 （２）・・・５ｉＯ＝膜、（３）
・・・Ｐ原子、（３′）・・・２分子線、（４）・・・
ａ−３ｉ膜、（４′）・・・Ｓｉ分子線、（５）・・・
単結晶Ｓｉ膜。
図は成長の状態を示す説明図である。 （１）・・・単結晶Ｓｉ基板（単結晶Ｓｉ基台）、（ｌ
ｂ）・・・シード、 （２）・・・５ｉＯ＝膜、（３）
・・・Ｐ原子、（３′）・・・２分子線、（４）・・・
ａ−３ｉ膜、（４′）・・・Ｓｉ分子線、（５）・・・
単結晶Ｓｉ膜。
Claims (3)
- （１）少なくとも一部の単結晶表面が露出している単結
晶Ｓｉ基台表面上に、界面に略一原子層の不純物がドー
ピングされた状態の非晶質Ｓｉ膜を形成し、該非晶質Ｓ
ｉ膜をアニールして、非晶質Ｓｉ膜を単結晶化させるこ
とを特徴とする固相エピタキシャル成長方法。 - （２）少なくとも一部の単結晶表面が露出している単結
晶Ｓｉ基台表面上に略一原子層の不純物を形成し、更に
該不純物を含めた単結晶Ｓｉ基台表面上に非晶質Ｓｉ膜
を形成し、該非晶質Ｓｉ膜をアニールして、非晶質Ｓｉ
膜を単結晶化させることを特徴とする固相エピタキシャ
ル成長方法。 - （３）不純物と非晶質Ｓｉ膜の形成は同時に行われるこ
とを特徴とする請求項２記載の固相エピタキシャル成長
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12235389A JPH02302024A (ja) | 1989-05-16 | 1989-05-16 | 固相エピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12235389A JPH02302024A (ja) | 1989-05-16 | 1989-05-16 | 固相エピタキシャル成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02302024A true JPH02302024A (ja) | 1990-12-14 |
Family
ID=14833819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12235389A Pending JPH02302024A (ja) | 1989-05-16 | 1989-05-16 | 固相エピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02302024A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412185A (zh) * | 2010-09-26 | 2012-04-11 | 上海华虹Nec电子有限公司 | 降低射频ldmos器件中源端接触柱电阻的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60245211A (ja) * | 1984-05-21 | 1985-12-05 | Oki Electric Ind Co Ltd | Ｓｏｉ構造の形成方法 |
-
1989
- 1989-05-16 JP JP12235389A patent/JPH02302024A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60245211A (ja) * | 1984-05-21 | 1985-12-05 | Oki Electric Ind Co Ltd | Ｓｏｉ構造の形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412185A (zh) * | 2010-09-26 | 2012-04-11 | 上海华虹Nec电子有限公司 | 降低射频ldmos器件中源端接触柱电阻的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
| US7888244B2 (en) | Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer | |
| CA1225571A (en) | Growth of oriented single crystal semiconductor on insulator | |
| US5888297A (en) | Method of fabricating SOI substrate | |
| WO2000001005A1 (en) | Method for forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| JP2007511892A (ja) | 緩和シリコンゲルマニウム層のエピタキシャル成長 | |
| JP2004511102A (ja) | ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス | |
| JPH02302024A (ja) | 固相エピタキシャル成長方法 | |
| JPS60140813A (ja) | 半導体装置の製造方法 | |
| JP2698147B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JPH04206932A (ja) | 半導体装置及びその製造方法 | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| EP0289114B1 (en) | Process for producing crystals on a light-transmissive substrate | |
| JP2762103B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPH02106034A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS5945996A (ja) | 半導体の気相成長方法 | |
| JPS6164119A (ja) | 半導体装置の製造方法 | |
| JP2771636B2 (ja) | 選択的エピタキシャル成長方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH03101121A (ja) | Ｓｏｉ構造の形成方法 | |
| JP3352196B2 (ja) | 貼り合わせ基板の製造方法及び半導体基体の製造方法 | |
| JP2615629B2 (ja) | 半導体装置の製造方法 | |
| JPS604209A (ja) | 選択エピタキシヤル結晶成長方法 |