JPH0230224A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH0230224A JPH0230224A JP18048888A JP18048888A JPH0230224A JP H0230224 A JPH0230224 A JP H0230224A JP 18048888 A JP18048888 A JP 18048888A JP 18048888 A JP18048888 A JP 18048888A JP H0230224 A JPH0230224 A JP H0230224A
- Authority
- JP
- Japan
- Prior art keywords
- power
- circuit
- electronic device
- value
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電源供給端子を有する電子機器に関〔発明の
概要〕 本発明は、電源供給端子を有し、該電源供給端子の消費
電流を測定して該電源供給端子に接続されている機器の
電源オン・オフ状態を検出し得る電子機器において、該
電子機器本体への電源供給が開始されるit源リすット
時には接続されている機器の電源オン・オフ状態の検出
動作を一定時間遅延させることにより、接続されている
機器の突入電流による電子機器本体の誤動作を防止する
ものである。
概要〕 本発明は、電源供給端子を有し、該電源供給端子の消費
電流を測定して該電源供給端子に接続されている機器の
電源オン・オフ状態を検出し得る電子機器において、該
電子機器本体への電源供給が開始されるit源リすット
時には接続されている機器の電源オン・オフ状態の検出
動作を一定時間遅延させることにより、接続されている
機器の突入電流による電子機器本体の誤動作を防止する
ものである。
チューナやアンプ等の電子機器の筐体裏面パネル等に他
の機器への電源供給用の電源コンセント(電源供給端子
、ACアウトレット)が設けられているものが知られて
いる。この電源供給端子には、電子機器本体に電源供給
がされていない状態(例えば電子a器本体の電源プラグ
を抜いたような状態)では電源供給されないため、外部
タイマ等を介して電子機器(例えばチューナ)本体に電
源供給を行うようにし、この電子機器の電源供給端子に
接続された他の機器(例えばテープレコーダ)の電源ス
ィッチをオン状態にしておくことにより、チューナ等の
電子機器とテープレコーダ等の接続機器とを同時に外部
タイマによりオン・オフ動作させて、例えばいわゆる留
守録音することが可能となっている。
の機器への電源供給用の電源コンセント(電源供給端子
、ACアウトレット)が設けられているものが知られて
いる。この電源供給端子には、電子機器本体に電源供給
がされていない状態(例えば電子a器本体の電源プラグ
を抜いたような状態)では電源供給されないため、外部
タイマ等を介して電子機器(例えばチューナ)本体に電
源供給を行うようにし、この電子機器の電源供給端子に
接続された他の機器(例えばテープレコーダ)の電源ス
ィッチをオン状態にしておくことにより、チューナ等の
電子機器とテープレコーダ等の接続機器とを同時に外部
タイマによりオン・オフ動作させて、例えばいわゆる留
守録音することが可能となっている。
ところで近年においては、機器自体にタイマ機能を有す
るものも多くなってきており、例えば家庭用VTR(ビ
デオテープレコーダ)では大半の機種にタイマが付加さ
れているのが現状である。
るものも多くなってきており、例えば家庭用VTR(ビ
デオテープレコーダ)では大半の機種にタイマが付加さ
れているのが現状である。
このようなタイマ機能付の機器を上記電子機器の電源供
給端子に接続した場合、例えば、タイマ機能付のVTR
をいわゆるBSチューナ(衛星放送受信機)の電源供給
端子に接続した場合に、VTR側のタイマ動作によりB
Sチューナ側の電源を連動してオン・オフさせることが
できると便利である。
給端子に接続した場合、例えば、タイマ機能付のVTR
をいわゆるBSチューナ(衛星放送受信機)の電源供給
端子に接続した場合に、VTR側のタイマ動作によりB
Sチューナ側の電源を連動してオン・オフさせることが
できると便利である。
そこで、BSチューナ等の電子機器の裏面パネル等に設
けられている電源供給端子(ACアウトレット)の消費
電流を測定することにより、該電源供給端子に接続され
たVTR等の機器の電源オン・オフ状態を検出し、この
電源オン・オフ状態に連動してBSチューナ等の電子機
器自体の電源オン・オフを行わせることが例えば特願昭
63−4389号明細書及び図面等において提案されて
いる。この場合のBSチューナ等の電子機器は、電源プ
ラグからの電源供給はされていても内部チューナ回路等
の電源はオフ状態となっているようないわゆるスタンバ
イ状態にあり、電源供給端子に接続されたVTR等が内
部タイマによりオンし、該電源供給端子の消費電流が増
大したときにこれを検出してBSチューナ等の内部回路
の電源をオンするわけである。
けられている電源供給端子(ACアウトレット)の消費
電流を測定することにより、該電源供給端子に接続され
たVTR等の機器の電源オン・オフ状態を検出し、この
電源オン・オフ状態に連動してBSチューナ等の電子機
器自体の電源オン・オフを行わせることが例えば特願昭
63−4389号明細書及び図面等において提案されて
いる。この場合のBSチューナ等の電子機器は、電源プ
ラグからの電源供給はされていても内部チューナ回路等
の電源はオフ状態となっているようないわゆるスタンバ
イ状態にあり、電源供給端子に接続されたVTR等が内
部タイマによりオンし、該電源供給端子の消費電流が増
大したときにこれを検出してBSチューナ等の内部回路
の電源をオンするわけである。
ところで、上述のような電源供給端子の消費電流に応じ
て電子機器本体の電源オン・オフを行うようなりSチュ
ーナ等の電子機器において、電子機器本体への電源供給
自体が断続した場合には、接続されているVTR等の機
器の容量性負荷に流れるいわゆる突入電流により誤動作
が生ずる虞れがある。この突入電流は、VTR等の機器
の電源スィッチがオフ状態にあっても、電源供給自体が
遮断状態から通電状態に変化するようないわゆる電源リ
セット時に流れるものである。従って、例えば停電等に
より全電源が瞬断して再度通電される場合等の電源リセ
ット時には、接続されているVTR等の機器を流れる上
記突入電流をBSチューナ等の電子機器が通常のオン動
作電流と誤検出してしまい、電子機器本体の電源をオン
とすることがある。
て電子機器本体の電源オン・オフを行うようなりSチュ
ーナ等の電子機器において、電子機器本体への電源供給
自体が断続した場合には、接続されているVTR等の機
器の容量性負荷に流れるいわゆる突入電流により誤動作
が生ずる虞れがある。この突入電流は、VTR等の機器
の電源スィッチがオフ状態にあっても、電源供給自体が
遮断状態から通電状態に変化するようないわゆる電源リ
セット時に流れるものである。従って、例えば停電等に
より全電源が瞬断して再度通電される場合等の電源リセ
ット時には、接続されているVTR等の機器を流れる上
記突入電流をBSチューナ等の電子機器が通常のオン動
作電流と誤検出してしまい、電子機器本体の電源をオン
とすることがある。
この場合、VTR等の接続機器の突入電流が無くなると
、上記BSチューナ等の電子機器本体の電源もオフされ
るが、アンプ等が接続されて連動オン・オフされる状態
になっている場合に、上記電源オン状態が短時間であっ
ても例えば真夜中等に生ずると、この間に音が発生する
という不具合が生じ、好ましくない。
、上記BSチューナ等の電子機器本体の電源もオフされ
るが、アンプ等が接続されて連動オン・オフされる状態
になっている場合に、上記電源オン状態が短時間であっ
ても例えば真夜中等に生ずると、この間に音が発生する
という不具合が生じ、好ましくない。
本発明は、このような実情に鑑みてなされたものであり
、BSチューナ等の電子機器に設けられた電源供給端子
(電源コンセント、ACアウトレット)に接続されたV
TR等の機器に流れるいわゆる突入電流によりBSチュ
ーナ等の電子機器が誤動作を生ずることを防止し得るよ
うな電子機器の提供を目的とする。
、BSチューナ等の電子機器に設けられた電源供給端子
(電源コンセント、ACアウトレット)に接続されたV
TR等の機器に流れるいわゆる突入電流によりBSチュ
ーナ等の電子機器が誤動作を生ずることを防止し得るよ
うな電子機器の提供を目的とする。
本発明に係る電子機器は、上述したような課題を解決す
るために、他の機器の電源プラグが接続されて該他の機
器に電源供給を行うための電源供給端子(を源コンセン
ト、ACアウトレット)と、この電源供給端子の消費電
流を測定する消費電流測定回路と、この消費電流測定回
路からの測定出力に応じて上記他の機器の電源オン・オ
フ状態を検出するとともに、電子機器本体の電源リセッ
ト時(電子機器本体への電源供給が停電等による遮断状
態から通電復帰した時)には上記検出動作を一定時間遅
延させる検出回路と、この検出回路からの検出出力番こ
応じて電子機器本体の電源オン・オフを制御するスイッ
チング手段とを有することを特徴としている。
るために、他の機器の電源プラグが接続されて該他の機
器に電源供給を行うための電源供給端子(を源コンセン
ト、ACアウトレット)と、この電源供給端子の消費電
流を測定する消費電流測定回路と、この消費電流測定回
路からの測定出力に応じて上記他の機器の電源オン・オ
フ状態を検出するとともに、電子機器本体の電源リセッ
ト時(電子機器本体への電源供給が停電等による遮断状
態から通電復帰した時)には上記検出動作を一定時間遅
延させる検出回路と、この検出回路からの検出出力番こ
応じて電子機器本体の電源オン・オフを制御するスイッ
チング手段とを有することを特徴としている。
電子機器本体への電源供給が遮断状態から復帰したよう
な電源リセット時に、接続機器の突入電流により消費電
流が増大しても、接続機器の電源オン・オフ状態の検出
動作を一定時間遅延させているため、誤検出を防止でき
、電子機器本体の電源オン・オフの誤動作を防止できる
。
な電源リセット時に、接続機器の突入電流により消費電
流が増大しても、接続機器の電源オン・オフ状態の検出
動作を一定時間遅延させているため、誤検出を防止でき
、電子機器本体の電源オン・オフの誤動作を防止できる
。
〔実施例)
第1図は本発明に係る電子機器の一実施例を説明するた
めのブロック図であり、この場合の電源供給端子(電源
コンセント、ACアウトレット)を有する電子機器とし
ては、例えばBSチューナ(衛足放送受信機)を想定し
ている。
めのブロック図であり、この場合の電源供給端子(電源
コンセント、ACアウトレット)を有する電子機器とし
ては、例えばBSチューナ(衛足放送受信機)を想定し
ている。
この第1図に示す実施例において、電子機器であるBS
チューナの裏面パネル等に設けられた電源供給端子(図
示せず)の消費電流を測定する消費電流測定回路1は、
例えば電流を電圧に変換して出力するものであり、その
測定出力(1i圧)は比較器(コンパレータ)11の一
方の入力端子に送られている。この比較器11の他方の
入力端子には、PWM(パルス幅変調3発振器12から
積分器13を介して得られた電圧(参照電圧v、、f)
が供給されている。これらの比較器11.PWM発振器
12及び積分器13は、後述するPWMパルス幅制御機
能部分と共に、一種の逐次比較型A/D変換器を構成し
ている。
チューナの裏面パネル等に設けられた電源供給端子(図
示せず)の消費電流を測定する消費電流測定回路1は、
例えば電流を電圧に変換して出力するものであり、その
測定出力(1i圧)は比較器(コンパレータ)11の一
方の入力端子に送られている。この比較器11の他方の
入力端子には、PWM(パルス幅変調3発振器12から
積分器13を介して得られた電圧(参照電圧v、、f)
が供給されている。これらの比較器11.PWM発振器
12及び積分器13は、後述するPWMパルス幅制御機
能部分と共に、一種の逐次比較型A/D変換器を構成し
ている。
比較器11からの比較出力は、例えばソフトウェア的に
実現可能な機能ブロックとしての極性判別回路21に送
られ、この極性判別回路21がらの出力が極性反転検出
(あるいは交差判別)回路22及び変化量発生回路23
に送られている。変化量発生回路23からの変化量は、
加算器25に送られて初期値設定回路24からの初期値
に累積的に加算され、この加算出力がPWM発振器12
に送られることによりて、積分器13からの参照電圧V
rsfが変化する。また変化量発生回路23からの変
化量は、零近傍検出回路26に送られて変化量が零近傍
となることを検出され、この検出出力に応じて数値読取
回路27が加算器25からの加算出力を読み取るように
なっている。ここで極性判別回路21から数値読取回路
27までの回路部分は、上記PWM発振回路12のパル
ス幅を比較器11からの出力に応じて変更制御すると共
に、制御するパルス幅変化量が零近傍となったときのパ
ルス幅に対応する数値を出力する機能部分であり、数値
読取回路27から出力された数値′は上記消費電流測定
回路1からの出力電圧をA/D変換したディジタル値に
相当する。二のPWMパルス幅制御機能部分はハードウ
ェア的に構成することも可能であるが、本実施例におい
ては、いわゆるマイクロ・コンピュータ・システム等を
用いてソフトウェア的に実現している。
実現可能な機能ブロックとしての極性判別回路21に送
られ、この極性判別回路21がらの出力が極性反転検出
(あるいは交差判別)回路22及び変化量発生回路23
に送られている。変化量発生回路23からの変化量は、
加算器25に送られて初期値設定回路24からの初期値
に累積的に加算され、この加算出力がPWM発振器12
に送られることによりて、積分器13からの参照電圧V
rsfが変化する。また変化量発生回路23からの変
化量は、零近傍検出回路26に送られて変化量が零近傍
となることを検出され、この検出出力に応じて数値読取
回路27が加算器25からの加算出力を読み取るように
なっている。ここで極性判別回路21から数値読取回路
27までの回路部分は、上記PWM発振回路12のパル
ス幅を比較器11からの出力に応じて変更制御すると共
に、制御するパルス幅変化量が零近傍となったときのパ
ルス幅に対応する数値を出力する機能部分であり、数値
読取回路27から出力された数値′は上記消費電流測定
回路1からの出力電圧をA/D変換したディジタル値に
相当する。二のPWMパルス幅制御機能部分はハードウ
ェア的に構成することも可能であるが、本実施例におい
ては、いわゆるマイクロ・コンピュータ・システム等を
用いてソフトウェア的に実現している。
数値読取回路27からのA/D変換出力は数値比較回路
28に送られ、基準データ発生回路29からの基準デー
タと比較される。この数値比較回路28からの比較出力
に応じて、電子機器(BSチューナ)の電源スィッチ2
のオン・オフ動作が制御される。上記基準データは、上
記消費電流から上記VTR等の接続機器のオン・オフ状
態を判別するためのものであり、例えば接続機器の電源
がオフされた状態での消費電流を予め測定しA/D変換
して、基準データ発生回路29内のメモリ等に記憶させ
ておく。この場合、上記オフ状態での消費電流値に対応
するデータをそのまま用いるのではなく、所定のオフセ
ットを持たせたデータを基準データとして用いるわけで
あるが、具体的な比較動作としては、電圧上昇時の基準
データを電圧降下時の基準データより高くして、いわゆ
るヒステリシスを持たせることが望ましい。具体的には
、例えばA/D変換データが8ビツトでO〜255の範
囲をとり得る場合に、上記オフ状態での消費電流値に対
応するデータkに対し、電圧上昇時の基準データをに+
32、電圧降下時の基準データに+8とすればよい。
28に送られ、基準データ発生回路29からの基準デー
タと比較される。この数値比較回路28からの比較出力
に応じて、電子機器(BSチューナ)の電源スィッチ2
のオン・オフ動作が制御される。上記基準データは、上
記消費電流から上記VTR等の接続機器のオン・オフ状
態を判別するためのものであり、例えば接続機器の電源
がオフされた状態での消費電流を予め測定しA/D変換
して、基準データ発生回路29内のメモリ等に記憶させ
ておく。この場合、上記オフ状態での消費電流値に対応
するデータをそのまま用いるのではなく、所定のオフセ
ットを持たせたデータを基準データとして用いるわけで
あるが、具体的な比較動作としては、電圧上昇時の基準
データを電圧降下時の基準データより高くして、いわゆ
るヒステリシスを持たせることが望ましい。具体的には
、例えばA/D変換データが8ビツトでO〜255の範
囲をとり得る場合に、上記オフ状態での消費電流値に対
応するデータkに対し、電圧上昇時の基準データをに+
32、電圧降下時の基準データに+8とすればよい。
次に、電源リセット判別回路15は、電子機器であるB
Sチェーナへの電源供給自体が遮断状態から通電状態に
復帰したものであるか否かを判別する回路であり、これ
は、例えば電源プラグを差し込んでいる状態では電源ス
ィッチをオフしていても動作状態にあるマイコン回路等
がリセットされたか否かで判別することができる。この
電源リセット判別回路15からの判別出力を、変化量発
生回路23、初期値設定回路24及び周期設定回路16
に送ることにより、これらの回路における変化量、初期
値及び周期を、上記電源リセットの有無に応じてそれぞ
れ切換選択している。
Sチェーナへの電源供給自体が遮断状態から通電状態に
復帰したものであるか否かを判別する回路であり、これ
は、例えば電源プラグを差し込んでいる状態では電源ス
ィッチをオフしていても動作状態にあるマイコン回路等
がリセットされたか否かで判別することができる。この
電源リセット判別回路15からの判別出力を、変化量発
生回路23、初期値設定回路24及び周期設定回路16
に送ることにより、これらの回路における変化量、初期
値及び周期を、上記電源リセットの有無に応じてそれぞ
れ切換選択している。
次に、上述のような構成を有する回路の動作、特にA/
D変換のためのPWMパルス幅変更制御動作について、
第2図ないし第4図を参照しながら説明する。
D変換のためのPWMパルス幅変更制御動作について、
第2図ないし第4図を参照しながら説明する。
先ず第2図は、定常時(電源リセットされないとき)に
おける上記PWMパルス幅制御機能部分の動作を示すフ
ローチャートであり、このときの周期設定回路16で切
換選択されるPWMパルス幅変更制御周期は、例えば1
6.7m5(映像信号の1垂直期間、これをTvとする
。)となっている、この周期TVを基準周期としてPW
Mパルス幅が変更制御されながら、A/D変換の数値読
取動作が第2図のフローに従って行われる。
おける上記PWMパルス幅制御機能部分の動作を示すフ
ローチャートであり、このときの周期設定回路16で切
換選択されるPWMパルス幅変更制御周期は、例えば1
6.7m5(映像信号の1垂直期間、これをTvとする
。)となっている、この周期TVを基準周期としてPW
Mパルス幅が変更制御されながら、A/D変換の数値読
取動作が第2図のフローに従って行われる。
A/D変換の数値読取動作の開始時には、ステップSt
にて初期値設定回路24及び変化量発生回路23におけ
るPWMパルス幅設定値(積分器13からの電圧に対応
)の初期値及び変化量が設定される。このとき、初期値
設定回路24から例えば測定初期値V ramヨ/2が
出力され、変化量発生回路23から初期変化量VP−I
X/4が出力される。ここで、初期値設定回路24及び
変化量発生回路23の各データを、例えばそれぞれ8ビ
ツトとし、PWMパルス幅設定値(に対応する電圧)■
、の最大値■、□−FFH(Hは16進数であることを
示し、10進数では255.以下同じ)とするとき、測
定初期値V P+emつ/2は80H(128)、初期
変化量VP−,,l/4は40H(64)となる。また
比較器11への参照電圧V−r (に相当するパルス
幅データ)は上記初期のPWMパルス幅設定値V P
= V P−−−/ 2に設定される。すなわち、この
PWMパルス幅設定値V、でPWM変調器12の発振パ
ルス幅が制御され積分器13で積分されることにより、
比較器11への参照電圧V ratが得られる。
にて初期値設定回路24及び変化量発生回路23におけ
るPWMパルス幅設定値(積分器13からの電圧に対応
)の初期値及び変化量が設定される。このとき、初期値
設定回路24から例えば測定初期値V ramヨ/2が
出力され、変化量発生回路23から初期変化量VP−I
X/4が出力される。ここで、初期値設定回路24及び
変化量発生回路23の各データを、例えばそれぞれ8ビ
ツトとし、PWMパルス幅設定値(に対応する電圧)■
、の最大値■、□−FFH(Hは16進数であることを
示し、10進数では255.以下同じ)とするとき、測
定初期値V P+emつ/2は80H(128)、初期
変化量VP−,,l/4は40H(64)となる。また
比較器11への参照電圧V−r (に相当するパルス
幅データ)は上記初期のPWMパルス幅設定値V P
= V P−−−/ 2に設定される。すなわち、この
PWMパルス幅設定値V、でPWM変調器12の発振パ
ルス幅が制御され積分器13で積分されることにより、
比較器11への参照電圧V ratが得られる。
次に、ステップS3に進んで1周期T、の時間待ちをし
た後、次のステップS4で比較器11からの出力の極性
を極性判別回路21で判別して、極性判別符号S、を設
定する。この場合の比較出力の極性判別符号S、は、上
記消費電流測定回路1からの測定出力電圧が上記参照電
圧v7゜fより大きい場合に°“l”となり、逆の場合
に“0゛となる。S、=“1゛のときにはステップS6
に進んで、上記PWMパルス幅設定値■、とパルス幅変
化量V、とが加算されて上記参照電圧V rmfとなり
、s、””“°0″のときにはステ・ツブS7に進んで
、PWMパルス幅設定値■、から変化量Vcの減算が行
われて上記参照電圧V ratとなる。
た後、次のステップS4で比較器11からの出力の極性
を極性判別回路21で判別して、極性判別符号S、を設
定する。この場合の比較出力の極性判別符号S、は、上
記消費電流測定回路1からの測定出力電圧が上記参照電
圧v7゜fより大きい場合に°“l”となり、逆の場合
に“0゛となる。S、=“1゛のときにはステップS6
に進んで、上記PWMパルス幅設定値■、とパルス幅変
化量V、とが加算されて上記参照電圧V rmfとなり
、s、””“°0″のときにはステ・ツブS7に進んで
、PWMパルス幅設定値■、から変化量Vcの減算が行
われて上記参照電圧V ratとなる。
次にステップS9に進み、前回のループでの極性判別符
号s、と今回の極性判別符号S、とが不一致か否か、す
なわち上記測定出力電圧と積分器13からの出力電圧と
が交差したか否かが、極性反転検出回路(交差判別回路
)22において判別される。そしてYES(交差有り)
のときステップSIOにて上記変化量■。が1/2にさ
れ(VC−Vc/2)た後、ステップ311に進む。N
O(交差無し)のときにはそのままステップSllに進
む。
号s、と今回の極性判別符号S、とが不一致か否か、す
なわち上記測定出力電圧と積分器13からの出力電圧と
が交差したか否かが、極性反転検出回路(交差判別回路
)22において判別される。そしてYES(交差有り)
のときステップSIOにて上記変化量■。が1/2にさ
れ(VC−Vc/2)た後、ステップ311に進む。N
O(交差無し)のときにはそのままステップSllに進
む。
ステップSllにおいては、今回のループの極性判別符
号S、を変数S、に格納し、次のループで前回の極性判
別符号として用いる。
号S、を変数S、に格納し、次のループで前回の極性判
別符号として用いる。
次のステップSL2においては上記変化量■。
が零近傍になったか否か、例えばOとなったか否かを零
近傍検出回路26にて判別し、NOのとき上記ステップ
S3に戻り、YESのとき終了してこのときの加算器2
5からの出力■、を数値読取回路27で読み取る。
近傍検出回路26にて判別し、NOのとき上記ステップ
S3に戻り、YESのとき終了してこのときの加算器2
5からの出力■、を数値読取回路27で読み取る。
次のステップS13では、数値読取回路27により上記
値vPを読み取って上記測定電圧のA/D変換データ(
測定値)としている。
値vPを読み取って上記測定電圧のA/D変換データ(
測定値)としている。
以上のようにして、PWMパルス幅設定値V。
に対応する積分器13からの出力電圧と、消費電流測定
回路1からの測定電圧とが接近した(誤差が零近傍にな
った)とき、数値読取回路27により上記値■、を読み
取って上記測定電圧のA/D変換データを得ている。
回路1からの測定電圧とが接近した(誤差が零近傍にな
った)とき、数値読取回路27により上記値■、を読み
取って上記測定電圧のA/D変換データを得ている。
上記定常時には、このような第2図のフローに従ったA
/D変換の数値読取動作が繰り返し行われ、上記消費電
流測定出力電圧が定常的にA/D変換される。
/D変換の数値読取動作が繰り返し行われ、上記消費電
流測定出力電圧が定常的にA/D変換される。
次に、上記電源リセット時の最初のA/D変換の数値読
取のためのPWMパルス幅変更制御動作は、第3図のフ
ローに従って行われる。
取のためのPWMパルス幅変更制御動作は、第3図のフ
ローに従って行われる。
すなわち、BSチューナ(電子機器)本体への電源供給
自体が遮断状態から311電状態に復帰した電源リセッ
ト時には、電源リセット判別回路15からの判別出力が
同期設定回路16、初期値設定回路24及び変化量設定
回路23に送られることにより、これらの回路における
周期、初期値及び変化量が電源リセット時の各値に切換
選択される。
自体が遮断状態から311電状態に復帰した電源リセッ
ト時には、電源リセット判別回路15からの判別出力が
同期設定回路16、初期値設定回路24及び変化量設定
回路23に送られることにより、これらの回路における
周期、初期値及び変化量が電源リセット時の各値に切換
選択される。
この電源リセット時の周期設定回116で切換選択され
るPWMパルス幅変更制御周期は、例えば33.4m5
(映像信号の2垂直期間=2TV)となっている。
るPWMパルス幅変更制御周期は、例えば33.4m5
(映像信号の2垂直期間=2TV)となっている。
先ず第3図のステップS31においては、初期値設定回
路24での初期のPWMパルス幅設定値■、が例えばl
0H(16)に、変化量発注回路23での初wI変化量
V、が例えばvP、、、I/100ニそれぞれ設定され
、また比較器11への参照電圧V−−r (に相当す
るパルス幅データ)は上記初期値■デに設定される。
路24での初期のPWMパルス幅設定値■、が例えばl
0H(16)に、変化量発注回路23での初wI変化量
V、が例えばvP、、、I/100ニそれぞれ設定され
、また比較器11への参照電圧V−−r (に相当す
るパルス幅データ)は上記初期値■デに設定される。
次に、ステップ333に進んで1周期2Tvの時間待ち
をした後、次のステップS34で比較器11からの出力
の極性を極性判別回路21で判別して、極性判別符号S
、を設定する。この場合の極性判別符号S、は、上記消
費電流の測定出力電圧が参照電圧Vい、fより大きい場
合に1″となり、逆の場合に0″となる。S、=′″1
″のときにはステップS36に進んで、上記PWMパル
ス幅設定値■、と変化量■、とが加算されて上記参照電
圧V rllfとなり、sl−“0′のときにはステッ
プS37に進んで、PWMパルス幅設定値vPから変化
量vcの減算が行われて上記参照電圧V rafとなる
。
をした後、次のステップS34で比較器11からの出力
の極性を極性判別回路21で判別して、極性判別符号S
、を設定する。この場合の極性判別符号S、は、上記消
費電流の測定出力電圧が参照電圧Vい、fより大きい場
合に1″となり、逆の場合に0″となる。S、=′″1
″のときにはステップS36に進んで、上記PWMパル
ス幅設定値■、と変化量■、とが加算されて上記参照電
圧V rllfとなり、sl−“0′のときにはステッ
プS37に進んで、PWMパルス幅設定値vPから変化
量vcの減算が行われて上記参照電圧V rafとなる
。
次にステップS3Bに進み、極性反転検出回路(交差判
別回路)22において、これまでに上記極性判別符号s
1が反転したか否か、すなわち上記測定出力電圧と積分
器13からの出力電圧とが以前に交差したか否かが判別
され、YESのときにはステップS39に進み、Noの
ときにはステップ341に進む。
別回路)22において、これまでに上記極性判別符号s
1が反転したか否か、すなわち上記測定出力電圧と積分
器13からの出力電圧とが以前に交差したか否かが判別
され、YESのときにはステップS39に進み、Noの
ときにはステップ341に進む。
ステップS39においては、前回の極性判別符号S、と
今回の極性判別符号S、との不一致を判別することによ
り、消費電流測定出力電圧と積分器13からの出力電圧
とが交差したが否かを極性反転検出回路(交差判別回路
)22で判別している。そしてYIES(交差有り)の
ときステップs39で上記変化量VCが1/2にされた
後、ステップS41に進む。No(交差無し)のときに
はそのままステップ341に進む。
今回の極性判別符号S、との不一致を判別することによ
り、消費電流測定出力電圧と積分器13からの出力電圧
とが交差したが否かを極性反転検出回路(交差判別回路
)22で判別している。そしてYIES(交差有り)の
ときステップs39で上記変化量VCが1/2にされた
後、ステップS41に進む。No(交差無し)のときに
はそのままステップ341に進む。
ステップS41においては、現測定符号S、を変数S、
に格納し、次のループて前回の測定符号として用いる。
に格納し、次のループて前回の測定符号として用いる。
次のステップ342においては上記変化1 v cが零
近傍(例えば0)になったか否かを零近傍検出回路26
にて判別し、NOのとき上記ステップS3に戻り、YE
Sのとき終了してこのときの加算器25からの出力■、
を数値読取回路27で読み取る。すなわち、PWMパル
ス幅設定値■、に対応する積分器13からの出力電圧と
、消費電流測定回路lからの測定電圧とが接近した(誤
差が零近傍になった)とき、数値読取回127により上
記値V、を読み取って上記測定電圧のA/D変換データ
(測定値)としている。
近傍(例えば0)になったか否かを零近傍検出回路26
にて判別し、NOのとき上記ステップS3に戻り、YE
Sのとき終了してこのときの加算器25からの出力■、
を数値読取回路27で読み取る。すなわち、PWMパル
ス幅設定値■、に対応する積分器13からの出力電圧と
、消費電流測定回路lからの測定電圧とが接近した(誤
差が零近傍になった)とき、数値読取回127により上
記値V、を読み取って上記測定電圧のA/D変換データ
(測定値)としている。
このような第3図に示す電源リセット時の最初のA/D
変換の数値読取動作が終了した後は、前述した第2図に
示す定常時の動作に移行する。
変換の数値読取動作が終了した後は、前述した第2図に
示す定常時の動作に移行する。
次に、第4図は、BSチューナ(電子機器)の電源供給
が遮断した後復帰して電源リセットされたときの上記消
費電流測定出力電圧(実線)に対する上記参照電圧V□
f (破線)の−例を示す波形図であり、具体的には、
BSチューナに接続されたVTRの電源スィッチがオフ
状態のとき上記電源リセットが生じ、VTRに突入電流
が短時間流れた後、VTRオフ時の微小消費電流の状態
に戻った例を示している。
が遮断した後復帰して電源リセットされたときの上記消
費電流測定出力電圧(実線)に対する上記参照電圧V□
f (破線)の−例を示す波形図であり、具体的には、
BSチューナに接続されたVTRの電源スィッチがオフ
状態のとき上記電源リセットが生じ、VTRに突入電流
が短時間流れた後、VTRオフ時の微小消費電流の状態
に戻った例を示している。
この第4図において、時刻1.で上記電源リセットが生
じ、上記第3図のフローに従った最初のA/D変換の数
値読取のためのPWMパルス幅変更制御動作が周期2T
v毎に行われる。このPWMパルス幅変更に応じて、上
記破線に示す参照電圧V r*fが、上記V、=16に
対応する電圧からv、=2に対応する電位差分ずつ2T
v毎に段階的に上昇し、上記消費電流測定出力電圧(実
線)と交差した時刻t2の次からは、■。=2に対応す
る電位差分ずつ2T、毎に段階的に下降する。
じ、上記第3図のフローに従った最初のA/D変換の数
値読取のためのPWMパルス幅変更制御動作が周期2T
v毎に行われる。このPWMパルス幅変更に応じて、上
記破線に示す参照電圧V r*fが、上記V、=16に
対応する電圧からv、=2に対応する電位差分ずつ2T
v毎に段階的に上昇し、上記消費電流測定出力電圧(実
線)と交差した時刻t2の次からは、■。=2に対応す
る電位差分ずつ2T、毎に段階的に下降する。
次に交差した時刻も、以降のループにおいては、上記ス
テップS3B及びS39の両者において共にYIESと
され、ステップ3.40で上記変化1 v cが1/2
にされ、これが交差毎に生じて最終的に時刻t、で変化
量■、がOとなって、第3図の動作が終了する。この時
刻む、までの間に上記消費電流はオフ状態時の電流に戻
っており、該オフ電流の測定出力電圧がA/D変換され
て上記数値比較回路28に送られて、該比較回路28は
電源オフを検出する。なお第3図のフローチャートには
示していないが、上記交差点が検出できない場合には、
所定時間(例えば最長2.4s)まで上記第3図の電源
リセット時の動作を行わせ、この間は例えばBSチュー
ナのアンテナレベル測定を受は付けないようにしてもよ
い。
テップS3B及びS39の両者において共にYIESと
され、ステップ3.40で上記変化1 v cが1/2
にされ、これが交差毎に生じて最終的に時刻t、で変化
量■、がOとなって、第3図の動作が終了する。この時
刻む、までの間に上記消費電流はオフ状態時の電流に戻
っており、該オフ電流の測定出力電圧がA/D変換され
て上記数値比較回路28に送られて、該比較回路28は
電源オフを検出する。なお第3図のフローチャートには
示していないが、上記交差点が検出できない場合には、
所定時間(例えば最長2.4s)まで上記第3図の電源
リセット時の動作を行わせ、この間は例えばBSチュー
ナのアンテナレベル測定を受は付けないようにしてもよ
い。
次の時刻L6からは、上記第2図に示す定常時のA/D
変換の数値読取のためのPWMパルス幅変更制御動作が
周期T、毎に行われる。なお、この時刻む、の最大を4
.88とし、この4.88経過した後は強制的に上記第
2回に示す定常時の動作を行わせるようにしてもよい。
変換の数値読取のためのPWMパルス幅変更制御動作が
周期T、毎に行われる。なお、この時刻む、の最大を4
.88とし、この4.88経過した後は強制的に上記第
2回に示す定常時の動作を行わせるようにしてもよい。
以上説明したような本発明の実施例によれば、iiaリ
セット時には、A/D変換のための参照電圧v9.(に
対応するPWMパルス幅)が、定常時の初期値(例えば
128)に比べて充分に低い初期値(16)から変更制
御開始され、変更制御の変化量も例えば2と小さく設定
されているため、最初のA/D変換出力(数値読取出力
)を得るまでの時間が定常時に比べて長くかかる。すな
わち本実施例においては、A/D変換のためのPWMパ
ルス幅(に対応する参照電圧■、。、)の変更制御動作
を利用して、僅かのソフトウェア付加により、電源リセ
ット時の最初のA/D変換データを得るまでの時間を遅
らせ、結果的にVTR等の接続機器の電源オン・オフ状
態の検出動作を遅延させている。従って、この間に上記
突入電流が流れても、BSチューナ(電子機器)は消費
電流測定出力電圧をA/D変換しておらず、上記接続機
器の電源がオンであると誤検出することを回避できる。
セット時には、A/D変換のための参照電圧v9.(に
対応するPWMパルス幅)が、定常時の初期値(例えば
128)に比べて充分に低い初期値(16)から変更制
御開始され、変更制御の変化量も例えば2と小さく設定
されているため、最初のA/D変換出力(数値読取出力
)を得るまでの時間が定常時に比べて長くかかる。すな
わち本実施例においては、A/D変換のためのPWMパ
ルス幅(に対応する参照電圧■、。、)の変更制御動作
を利用して、僅かのソフトウェア付加により、電源リセ
ット時の最初のA/D変換データを得るまでの時間を遅
らせ、結果的にVTR等の接続機器の電源オン・オフ状
態の検出動作を遅延させている。従って、この間に上記
突入電流が流れても、BSチューナ(電子機器)は消費
電流測定出力電圧をA/D変換しておらず、上記接続機
器の電源がオンであると誤検出することを回避できる。
なお、本発明は上記実施例に限定されるものではなく、
上記実施例においてはA/D変換動作の一部を変更する
ことにより電源リセット時のA/D変換動作自体を遅ら
せて、電源リセット時の接続機器の電源オン・オフ検出
動作を遅延させているが、結果として突入電流が流れて
いる間の電源オン・オフ検出動作を遅延させるような他
の種々の構成を用いることができる。この他本発明の要
旨を逸脱しない範囲内において種々の変更が可能である
ことは勿論である。
上記実施例においてはA/D変換動作の一部を変更する
ことにより電源リセット時のA/D変換動作自体を遅ら
せて、電源リセット時の接続機器の電源オン・オフ検出
動作を遅延させているが、結果として突入電流が流れて
いる間の電源オン・オフ検出動作を遅延させるような他
の種々の構成を用いることができる。この他本発明の要
旨を逸脱しない範囲内において種々の変更が可能である
ことは勿論である。
本発明に係る電子機器によれば、電子機器本体への電源
供給が遮断された後に通電されるような電源リセット時
の接続機器の電源オン・オフ検出動作を遅延させている
ため、接続機器に流れる突入電流による誤動作を未然に
防止できる。
供給が遮断された後に通電されるような電源リセット時
の接続機器の電源オン・オフ検出動作を遅延させている
ため、接続機器に流れる突入電流による誤動作を未然に
防止できる。
第1図は本発明に係る電子機器の一実施例を示すブロッ
ク図、第2図は該実施例の定常時のA/D変換動作を説
明するためのフローチャート、第3図は該実施例の電源
リセット時のA/D変換動作を説明するためのフローチ
ャート、第4図は上記電源リセット時の消費電流測定出
力電圧と参照電圧との関係を示す波形図である。 ■・・・・・・・・消費電流測定回路 2・・・・・・・・電源スィッチ 11・・・・・・比較器 12・・・・・・PWM発振器 13・・・・・・積分器 15・・・・・・電源リセット判別回路16・・・・・
・周期設定回路 23・・・・・・変化量発生回路 24・・・・・・初期値設定回路 27・・・・・・数値読取回路 28・・・・・・数値比較回路
ク図、第2図は該実施例の定常時のA/D変換動作を説
明するためのフローチャート、第3図は該実施例の電源
リセット時のA/D変換動作を説明するためのフローチ
ャート、第4図は上記電源リセット時の消費電流測定出
力電圧と参照電圧との関係を示す波形図である。 ■・・・・・・・・消費電流測定回路 2・・・・・・・・電源スィッチ 11・・・・・・比較器 12・・・・・・PWM発振器 13・・・・・・積分器 15・・・・・・電源リセット判別回路16・・・・・
・周期設定回路 23・・・・・・変化量発生回路 24・・・・・・初期値設定回路 27・・・・・・数値読取回路 28・・・・・・数値比較回路
Claims (1)
- 【特許請求の範囲】 他の機器の電源プラグが接続されて該他の機器に電源供
給を行うための電源供給端子と、 この電源供給端子の消費電流を測定する消費電流測定回
路と、 この消費電流測定回路からの測定出力に応じて上記他の
機器の電源オン・オフ状態を検出するとともに、電子機
器本体の電源リセット時には上記検出動作を一定時間遅
延させる検出回路と、この検出回路からの検出出力に応
じて電子機器本体の電源オン・オフを制御するスイッチ
ング手段とを有することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180488A JP2805620B2 (ja) | 1988-07-20 | 1988-07-20 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180488A JP2805620B2 (ja) | 1988-07-20 | 1988-07-20 | 電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0230224A true JPH0230224A (ja) | 1990-01-31 |
| JP2805620B2 JP2805620B2 (ja) | 1998-09-30 |
Family
ID=16084111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63180488A Expired - Fee Related JP2805620B2 (ja) | 1988-07-20 | 1988-07-20 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2805620B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60172434U (ja) * | 1984-04-25 | 1985-11-15 | 進興電器株式会社 | 始動時誤動作防止回路 |
-
1988
- 1988-07-20 JP JP63180488A patent/JP2805620B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60172434U (ja) * | 1984-04-25 | 1985-11-15 | 進興電器株式会社 | 始動時誤動作防止回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2805620B2 (ja) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399926A (en) | Connected processing systems including mutual power off and signal path disconnect detection | |
| JPH0746297B2 (ja) | 電子機器 | |
| JPS60160333A (ja) | 電子装置 | |
| US5784051A (en) | Digital power management system | |
| US6628739B1 (en) | Digital phase lock loop circuit | |
| JPH01259480A (ja) | Icカードのクロック信号切換装置 | |
| US9501113B2 (en) | Voltage detection system and controlling method of the same | |
| JPH0230224A (ja) | 電子機器 | |
| US5903508A (en) | Input buffer of memory device for reducing current consumption in standby mode | |
| US5650673A (en) | Timer device for a power source | |
| JP2793909B2 (ja) | 組合わせ入出力点を有する入出力モジュール | |
| KR100382747B1 (ko) | 전자장치 | |
| US5222228A (en) | Character and signal generator for detecting keyboard disconnected condition generated by an interrupted booting process and generating signal indicating that keyboard is now coupled thereto | |
| US7391343B2 (en) | Input device | |
| JPS6046864B2 (ja) | 信号伝送方式 | |
| JPH05297992A (ja) | プログラマブルコントローラの入力回路 | |
| KR20000003195A (ko) | 정전후 현재시각 보정장치 및 방법 | |
| EP0766392B1 (en) | Edge detection circuit with improved detection reliability | |
| JPH07306230A (ja) | 停電検出装置 | |
| JP3251492B2 (ja) | 電流検出手段を設けたac供給回路 | |
| JP3226079B2 (ja) | 信号発生回路 | |
| JP2844883B2 (ja) | スイッチ制御回路 | |
| JP2565965B2 (ja) | 無電圧接点の開閉状態検出方式 | |
| JPH05283994A (ja) | リセット回路 | |
| JPS6016129A (ja) | 電源リセツト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |