JPH02304655A - メモリ高負荷試験環境の作成方式 - Google Patents
メモリ高負荷試験環境の作成方式Info
- Publication number
- JPH02304655A JPH02304655A JP1125713A JP12571389A JPH02304655A JP H02304655 A JPH02304655 A JP H02304655A JP 1125713 A JP1125713 A JP 1125713A JP 12571389 A JP12571389 A JP 12571389A JP H02304655 A JPH02304655 A JP H02304655A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- state
- test environment
- load test
- high load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims abstract description 8
- 238000007726 management method Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリ高負荷試験環境の作成方式、特に仮想メ
モリ管理方式のオペレーティングシステム上で動作する
プログラムをメモリの高負荷状態で走行させデバッグを
行なうためのメモリ高負荷試験環境の作成方式に関する
。
モリ管理方式のオペレーティングシステム上で動作する
プログラムをメモリの高負荷状態で走行させデバッグを
行なうためのメモリ高負荷試験環境の作成方式に関する
。
従来、この種のメモリの高負荷試験環境の作成は、メモ
リ管理方式のメカニズムから、設定したい使用メモリ状
態を手作業により算出し、使用メモリ状態を管理する実
行管理用の制御表を、試験環境に合せて変更している。
リ管理方式のメカニズムから、設定したい使用メモリ状
態を手作業により算出し、使用メモリ状態を管理する実
行管理用の制御表を、試験環境に合せて変更している。
上述した従来のメモリ高負荷試験環境の作成方式は、オ
ペレーティングシステムが行なう難しいメモリ管理のメ
カニズムを習得して、設定したい使用メモリ状態を手作
業により算出しているので、試験環境の作成工数が極め
て大きいという欠点がある。
ペレーティングシステムが行なう難しいメモリ管理のメ
カニズムを習得して、設定したい使用メモリ状態を手作
業により算出しているので、試験環境の作成工数が極め
て大きいという欠点がある。
本発明のメモリ高負荷試験環境の作成方式は、仮想メモ
リ管理方式のオペレーティングシステムを有する計算機
システムにおいて、コンソールからコマンドで試験した
いメモリ使用量を割合で入力された値を解析する使用メ
モリ状態算出手段と、この使用メモリ状態算出手段によ
り算出したメモリ量をメモリ管理の制御表に書込む使用
メモリ状態変更手段とを有することにより構成される。
リ管理方式のオペレーティングシステムを有する計算機
システムにおいて、コンソールからコマンドで試験した
いメモリ使用量を割合で入力された値を解析する使用メ
モリ状態算出手段と、この使用メモリ状態算出手段によ
り算出したメモリ量をメモリ管理の制御表に書込む使用
メモリ状態変更手段とを有することにより構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成図である。仮想メモリ
管理方式のオペレーティングシステムの仮想メモリ管理
機構１に、コンソール２かう試験したい使用メモリ量を
全体のメモリ量に対する割合（パーセンテージ）で入力
する。入力された割合は使用メモリ状態算出部３で、実
装されている全体のメモリ量に対しで使用中とするメモ
リ量を計算し、計算結果の使用中とするメモリ量を使用
メモリ状態変更部４に引継ぐ。使用メモリ状態変更部４
は１ページごとに管理している仮想メモリ管理方式での
使用メモリ状態管理制御表５を、使用中とするメモリ量
に従って使用中状態として、使用しているメモリ量をコ
ンソール２から入力した割合に応じた環境にする。
管理方式のオペレーティングシステムの仮想メモリ管理
機構１に、コンソール２かう試験したい使用メモリ量を
全体のメモリ量に対する割合（パーセンテージ）で入力
する。入力された割合は使用メモリ状態算出部３で、実
装されている全体のメモリ量に対しで使用中とするメモ
リ量を計算し、計算結果の使用中とするメモリ量を使用
メモリ状態変更部４に引継ぐ。使用メモリ状態変更部４
は１ページごとに管理している仮想メモリ管理方式での
使用メモリ状態管理制御表５を、使用中とするメモリ量
に従って使用中状態として、使用しているメモリ量をコ
ンソール２から入力した割合に応じた環境にする。
上記の入力された割合から使用中とするメモリ量の計算
は、コンソールからコマンドによりメモリ使用状態変更
を指示された時のメモリ使用状態に関係なく、実装され
ている全体のメモリ量に、指定されたメモリ使用率を積
算して行なう。
は、コンソールからコマンドによりメモリ使用状態変更
を指示された時のメモリ使用状態に関係なく、実装され
ている全体のメモリ量に、指定されたメモリ使用率を積
算して行なう。
以上説明したように本発明は、試験したいメモリ負荷状
態をコンソールからコマンドにより、全体のメモリ量に
対する割合（パーセンテージ）を入力し、使用メモリ状
態算出部と、使用メモリ状態管理変更部とで、使用中と
するメモリ量を算出して対応のメモリを使用中とするこ
とにより、難しいメカニズムのメモリ管理を意識するこ
となく、容易にメモリ高負荷試験環境を作成できる効果
がある。
態をコンソールからコマンドにより、全体のメモリ量に
対する割合（パーセンテージ）を入力し、使用メモリ状
態算出部と、使用メモリ状態管理変更部とで、使用中と
するメモリ量を算出して対応のメモリを使用中とするこ
とにより、難しいメカニズムのメモリ管理を意識するこ
となく、容易にメモリ高負荷試験環境を作成できる効果
がある。
第１図は本発明の一実施例の構成図である。
１・・・・・・仮想メモリ管理機構、２・・・・・・コ
ンソール、３・・・・・・使用メモリ状態算出部、４・
・・・・・使用メモリ状態変更部、５・・・・・・使用
メモリ状態管理制御表。 代理人 弁理士 内 原 音 電 １ タ
ンソール、３・・・・・・使用メモリ状態算出部、４・
・・・・・使用メモリ状態変更部、５・・・・・・使用
メモリ状態管理制御表。 代理人 弁理士 内 原 音 電 １ タ
Claims (1)
- 仮想メモリ管理方式のオペレーティングシステムを有す
る計算機システムにおいて、コンソールからコマンドで
試験したいメモリ使用量を割合で入力された値を解析す
る使用メモリ状態算出手段と、この使用メモリ状態算出
手段により算出したメモリ量をメモリ管の理制御表に書
込む使用メモリ状態変更手段とを有することを特徴とす
るメモリ高負荷試験環境の作成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125713A JPH02304655A (ja) | 1989-05-19 | 1989-05-19 | メモリ高負荷試験環境の作成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125713A JPH02304655A (ja) | 1989-05-19 | 1989-05-19 | メモリ高負荷試験環境の作成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02304655A true JPH02304655A (ja) | 1990-12-18 |
Family
ID=14916905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1125713A Pending JPH02304655A (ja) | 1989-05-19 | 1989-05-19 | メモリ高負荷試験環境の作成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02304655A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6601083B1 (en) | 1996-08-29 | 2003-07-29 | Frederick John Reznak | Multitasking data processing system and method of controlling allocation of a shared resource |
-
1989
- 1989-05-19 JP JP1125713A patent/JPH02304655A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6601083B1 (en) | 1996-08-29 | 2003-07-29 | Frederick John Reznak | Multitasking data processing system and method of controlling allocation of a shared resource |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Pillet et al. | Paraver: A tool to visualize and analyze parallel code | |
| DE69704004T2 (de) | Vorrichtung zur Programmfehlerbeseitigung | |
| US6223338B1 (en) | Method and system for software instruction level tracing in a data processing system | |
| CA1323930C (en) | Simulation results enhancement method and system | |
| DE4228756A1 (de) | Mikroprozessorsystem | |
| CN1489729A (zh) | 单步处理 | |
| DE112019002778T5 (de) | Simulationsvorrichtung, simulationsverfahren und elektronische steuereinheitsvorrichtung | |
| KR950702721A (ko) | 터미날 에뮬레이터 또는 사용자 프로그램으로부터 선택적 그래픽 사용자 인터페이스 (GUI)제어 및 명령어 라인(TTY) 제어를 인에이블시키는 다중스래드를 실행하는 컴퓨터 프로그램용 제어기. (Controller for computer program running multiple threads enabling selective graphic user Interface (GUI) control and command line (TTY) control from terminal emulator or user program) | |
| JPH02304655A (ja) | メモリ高負荷試験環境の作成方式 | |
| JPS6141017B2 (ja) | ||
| JP2772999B2 (ja) | 実験システム | |
| Lumpp et al. | CAPS-a coding aid used with the PASM parallel processing system | |
| JPH03130839A (ja) | オンラインシミュレーション方式 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPS6043772A (ja) | 並列冗長式コンピユ−タシステムにおけるシミユレ−シヨン方式 | |
| KR920001103B1 (ko) | 전자교환기용 소프트웨어 시뮬레이션방법 | |
| JPS6170610A (ja) | 数値制御装置 | |
| Goldberg et al. | The PRIM System: An alternative architecture for emulator development and use | |
| Bell | Performance determination: the selection of tools, if any | |
| Lewis | A hierarchical microprocessor laboratory facility | |
| JPH04123144A (ja) | デバッグ装置 | |
| Kaplan | Some debugging strategies for assembler-based minicomputer operating systems | |
| Chance et al. | A Logic Analyser Design for Use in the Teaching of Digital Systems to Undergraduates | |
| JPH0352038A (ja) | デバッグ装置 | |
| Birta et al. | SIMPAK— An interactive/graphics program for continuous-simulation system |