JPH0230523B2 - Dengensochinoshutsuryokuijokenshutsuhogokairo - Google Patents
DengensochinoshutsuryokuijokenshutsuhogokairoInfo
- Publication number
- JPH0230523B2 JPH0230523B2 JP5011482A JP5011482A JPH0230523B2 JP H0230523 B2 JPH0230523 B2 JP H0230523B2 JP 5011482 A JP5011482 A JP 5011482A JP 5011482 A JP5011482 A JP 5011482A JP H0230523 B2 JPH0230523 B2 JP H0230523B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- input
- output
- abnormality detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Protection Of Static Devices (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、電源装置の出力異常検出保護回路に
関し、特に徐々上げまたは徐々下げされる入力電
圧に対しても安定に出力電圧の投入切断を行な
い、また出力異常検出保護動作を適確に作動し得
る電源装置の出力異常検出保護回路に関する。
関し、特に徐々上げまたは徐々下げされる入力電
圧に対しても安定に出力電圧の投入切断を行な
い、また出力異常検出保護動作を適確に作動し得
る電源装置の出力異常検出保護回路に関する。
(2) 技術の背景
一般に、DC―DCコンバータあるいは定電圧電
源装置等においては出力電圧が供給される負荷回
路の短絡等によつて電源装置の内部回路が破壊さ
れることを防止するため出力異常検出保護回路が
設けられている。このような出力異常検出保護回
路は電源投入時等に入力電圧の印加条件の相異あ
るいはその他の条件により誤動作することがあ
り、このような誤動作によつて入力回路あるいは
出力回路が誤つて遮断されると電源の投入、遮断
が安定に行なわれないこととなる。したがつて、
出力異常検出保護回路の動作は適確かつ安定に行
なわれることが必要である。
源装置等においては出力電圧が供給される負荷回
路の短絡等によつて電源装置の内部回路が破壊さ
れることを防止するため出力異常検出保護回路が
設けられている。このような出力異常検出保護回
路は電源投入時等に入力電圧の印加条件の相異あ
るいはその他の条件により誤動作することがあ
り、このような誤動作によつて入力回路あるいは
出力回路が誤つて遮断されると電源の投入、遮断
が安定に行なわれないこととなる。したがつて、
出力異常検出保護回路の動作は適確かつ安定に行
なわれることが必要である。
(3) 従来技術と問題点
従来、上述のような電源装置の出力異常検出保
護回路においては、例えば出力電圧検出回路を設
け、出力電圧が最小定格値以下であることを検出
して保護回路を動作させ、入力回路または出力回
路を遮断していた。
護回路においては、例えば出力電圧検出回路を設
け、出力電圧が最小定格値以下であることを検出
して保護回路を動作させ、入力回路または出力回
路を遮断していた。
しかしながら、前記従来形においては、入力電
源として供給される入力電圧が例えば第１図ａに
示すように急速に立上り、したがつて立上り時間
Ｔが例えば数10msec以下のように充分に短い場
合は問題はないが、入力電圧が第１図ｂに示され
るように短時間に立上らず、したがつて立上り時
間Ｔがかなり長くかつ該立上り時間Ｔが一定の値
に規定されていない場合に出力異常検出保護回路
が誤動作するという不都合があつた。すなわち、
第１図ｂに示されるようないわゆる徐々上げの入
力電圧が印加された場合に、入力電圧印加開始後
出力電圧が急速に上昇しないため、出力電圧検出
回路によつて出力電圧が最小定格値よりも低いこ
とが検出され、それにより出力異常検出保護回路
が動作して入力回路または出力回路が遮断され
る。そのため徐々上げの入力電圧に対しては電源
装置の電源投入が不可能となる。このような徐々
上げ状態となるのは、例えば入力電圧がモータジ
エネレータ（MG）によつて供給されており、停
電復帰後該モータジエネレータが始動する場合等
に生ずる。
源として供給される入力電圧が例えば第１図ａに
示すように急速に立上り、したがつて立上り時間
Ｔが例えば数10msec以下のように充分に短い場
合は問題はないが、入力電圧が第１図ｂに示され
るように短時間に立上らず、したがつて立上り時
間Ｔがかなり長くかつ該立上り時間Ｔが一定の値
に規定されていない場合に出力異常検出保護回路
が誤動作するという不都合があつた。すなわち、
第１図ｂに示されるようないわゆる徐々上げの入
力電圧が印加された場合に、入力電圧印加開始後
出力電圧が急速に上昇しないため、出力電圧検出
回路によつて出力電圧が最小定格値よりも低いこ
とが検出され、それにより出力異常検出保護回路
が動作して入力回路または出力回路が遮断され
る。そのため徐々上げの入力電圧に対しては電源
装置の電源投入が不可能となる。このような徐々
上げ状態となるのは、例えば入力電圧がモータジ
エネレータ（MG）によつて供給されており、停
電復帰後該モータジエネレータが始動する場合等
に生ずる。
(4) 発明の目的
本発明の目的は、前述の従来回路における問題
点に鑑み、電源装置の出力異常検出保護回路にお
いて、入力電圧が電源装置の正常動作に必要な最
小定格値以上に上昇した時から所定時間経過して
も、出力電圧が最小定格値以下である場合に初め
て出力異常と見なし、保護回路を動作させるとい
う思想に基き、入力電圧が徐々上げまたは徐々下
げ状態となる場合にも誤動作することなく、安定
に出力電圧の投入切断を行ない、さらに出力異常
検出保護動作が適確に行なわれるようにすること
にある。
点に鑑み、電源装置の出力異常検出保護回路にお
いて、入力電圧が電源装置の正常動作に必要な最
小定格値以上に上昇した時から所定時間経過して
も、出力電圧が最小定格値以下である場合に初め
て出力異常と見なし、保護回路を動作させるとい
う思想に基き、入力電圧が徐々上げまたは徐々下
げ状態となる場合にも誤動作することなく、安定
に出力電圧の投入切断を行ない、さらに出力異常
検出保護動作が適確に行なわれるようにすること
にある。
(5) 発明の構成
本発明によれば、入力電圧を所望の安定化され
た出力電圧へ変換する電圧変換部を有する電源装
置の出力異常検出保護回路において、前記出力電
圧を検出し最小定格値以上になつた時に出力検出
信号を送出する出力電圧検出回路と、前記入力電
圧を検出し最小定格値以上になつた時に入力検出
信号を所定時間遅延後に送出する入力電圧検出回
路と、該入力検出信号により前記電圧変換部へ前
記出力電圧のオン・オフ制御信号を送出し、また
該入力検出信号と該出力検出信号との論理積によ
り駆動制御信号を送出する異常検出制御回路と、
該駆動制御信号により前記入力電圧を遮断する入
力遮断回路、とにより構成され、前記入力電圧が
最小定格値以上に上昇した場合のみに前記電圧変
換部から前記出力電圧を送出すると共に該出力電
圧が最小定格値以下である時に前記異常検出制御
回路の制御信号により前記入力遮断回路を動作さ
せて前記入力電圧を遮断することを特徴とする電
源装置の出力異常検出保護回路、が提供される。
た出力電圧へ変換する電圧変換部を有する電源装
置の出力異常検出保護回路において、前記出力電
圧を検出し最小定格値以上になつた時に出力検出
信号を送出する出力電圧検出回路と、前記入力電
圧を検出し最小定格値以上になつた時に入力検出
信号を所定時間遅延後に送出する入力電圧検出回
路と、該入力検出信号により前記電圧変換部へ前
記出力電圧のオン・オフ制御信号を送出し、また
該入力検出信号と該出力検出信号との論理積によ
り駆動制御信号を送出する異常検出制御回路と、
該駆動制御信号により前記入力電圧を遮断する入
力遮断回路、とにより構成され、前記入力電圧が
最小定格値以上に上昇した場合のみに前記電圧変
換部から前記出力電圧を送出すると共に該出力電
圧が最小定格値以下である時に前記異常検出制御
回路の制御信号により前記入力遮断回路を動作さ
せて前記入力電圧を遮断することを特徴とする電
源装置の出力異常検出保護回路、が提供される。
(6) 発明の実施例
以下図面により本発明の１実施例を説明する。
第２図は、本発明の１実施例に係る電源装置を示
す。同図において、１は電圧変換部としてのDC
―DCコンバータ、２は突入電流防止回路、３は
入力遮断回路、４は入力電圧検出回路、５は出力
電圧検出回路、そして６は異常検出制御回路であ
る。突入電流防止回路２は、リレー接点rlおよび
突入電流制限用抵抗Ｒ１からなり、入力遮断回路
３はノー・ヒユーズ・ブレーカーで構成され、ト
リツプコイルTCおよび遮断用接点CB１，CB２
からなる。入力電圧検出回路４はスイツチ素子と
してのトランジスタＴ１、該トランジスタＴ１の
ベースに接続された入力電圧の最小定格値設定用
の定電圧ダイオードＺ１ないしＺ３および抵抗Ｒ
２，Ｒ３、該トランジスタＴ１のコレクタに抵抗
Ｒ４を介して接続されたリレーコイルRL、リレ
ーコイルRLの印加電圧を一定にするための定電
圧ダイオードＺ４ないしＺ６、抵抗Ｒ４と共に遅
延回路を形成するコンデンサＣ１およびコンデン
サＣ１の放電用抵抗Ｒ５を具備する。尚、この入
力電圧検出回路２は、異常検出制御回路６内にリ
レーコイルRLで動作するリレー接点rlを付加す
るだけで、突入電流防止回路２のリレー接点rlの
駆動制御回路と共用できるものである。出力電圧
検出回路５はスイツチ素子としてのフオトカプラ
PC１、出力電圧の最小定格値設定用の定電圧ダ
イオードＺ７および抵抗Ｒ６を具備する。また、
異常検出制御回路６は入力遮断回路３のトリツプ
コイルTCを駆動するトランジスタＴ２、遅延回
路を構成する抵抗Ｒ７およびコンデンサＣ３、平
滑コンデンサＣ２、トランジスタＴ２のベースバ
イアス回路を構成する抵抗Ｒ８，Ｒ９および定電
圧ダイオードＺ８、ダイオードＤ１、およびリレ
ー接点rlによつて構成される。なお、第２図にお
いて、Ｃ４は電源平滑用のコンデンサそしてＤ２
は異常検出制御回路６と電源装置の入力回路とを
結合するダイオードである。また、異常検出制御
回路６のリレー接点rlの一端とダイオードＤ１の
カソード側の接続点Ｑは、DC―DCコンバータ１
へ接続されており、該接続点Ｑの電位が高レベル
になるとDC―DCコンバータ１から出力が送出さ
れ、低レベルになると出力が停止されるように制
御される。
第２図は、本発明の１実施例に係る電源装置を示
す。同図において、１は電圧変換部としてのDC
―DCコンバータ、２は突入電流防止回路、３は
入力遮断回路、４は入力電圧検出回路、５は出力
電圧検出回路、そして６は異常検出制御回路であ
る。突入電流防止回路２は、リレー接点rlおよび
突入電流制限用抵抗Ｒ１からなり、入力遮断回路
３はノー・ヒユーズ・ブレーカーで構成され、ト
リツプコイルTCおよび遮断用接点CB１，CB２
からなる。入力電圧検出回路４はスイツチ素子と
してのトランジスタＴ１、該トランジスタＴ１の
ベースに接続された入力電圧の最小定格値設定用
の定電圧ダイオードＺ１ないしＺ３および抵抗Ｒ
２，Ｒ３、該トランジスタＴ１のコレクタに抵抗
Ｒ４を介して接続されたリレーコイルRL、リレ
ーコイルRLの印加電圧を一定にするための定電
圧ダイオードＺ４ないしＺ６、抵抗Ｒ４と共に遅
延回路を形成するコンデンサＣ１およびコンデン
サＣ１の放電用抵抗Ｒ５を具備する。尚、この入
力電圧検出回路２は、異常検出制御回路６内にリ
レーコイルRLで動作するリレー接点rlを付加す
るだけで、突入電流防止回路２のリレー接点rlの
駆動制御回路と共用できるものである。出力電圧
検出回路５はスイツチ素子としてのフオトカプラ
PC１、出力電圧の最小定格値設定用の定電圧ダ
イオードＺ７および抵抗Ｒ６を具備する。また、
異常検出制御回路６は入力遮断回路３のトリツプ
コイルTCを駆動するトランジスタＴ２、遅延回
路を構成する抵抗Ｒ７およびコンデンサＣ３、平
滑コンデンサＣ２、トランジスタＴ２のベースバ
イアス回路を構成する抵抗Ｒ８，Ｒ９および定電
圧ダイオードＺ８、ダイオードＤ１、およびリレ
ー接点rlによつて構成される。なお、第２図にお
いて、Ｃ４は電源平滑用のコンデンサそしてＤ２
は異常検出制御回路６と電源装置の入力回路とを
結合するダイオードである。また、異常検出制御
回路６のリレー接点rlの一端とダイオードＤ１の
カソード側の接続点Ｑは、DC―DCコンバータ１
へ接続されており、該接続点Ｑの電位が高レベル
になるとDC―DCコンバータ１から出力が送出さ
れ、低レベルになると出力が停止されるように制
御される。
第２図の回路の動作を説明する。入力電圧VIN
は入力遮断回路３の遮断用接点CB１，CB２を介
して入力電圧検出回路４に印加される。今例えば
入力電圧VINが第１図ｂに示すように徐々に上昇
するものとすると、入力電圧VINが最小定格値よ
りも低い間はトランジスタＴ１はオフの状態であ
り、したがつて突入電流防止回路２のリレー接点
rlは開いた状態であり、入力電流は抵抗Ｒ１を介
してコンデンサＣ４およびDC―DCコンバータ１
に供給されるため突入電流が防止される。また、
異常検出制御回路６内のリレー接点rlは閉じてい
るから、接続点ＱおよびダイオードＤ１、抵抗Ｒ
８および定電圧ダイオードＺ８の共通接続点Ｐの
電位は低レベルとなり、DC―DCコンバータ１か
らの出力電圧VOUTは送出されない状態を維持す
ると共に、トランジスタＴ２もベースバイアスさ
れないためにカツトオフしており、従つて入力遮
断回路３のトリツプコイルTCは駆動されず遮断
用接点CB１，CB２は閉じた状態である。
は入力遮断回路３の遮断用接点CB１，CB２を介
して入力電圧検出回路４に印加される。今例えば
入力電圧VINが第１図ｂに示すように徐々に上昇
するものとすると、入力電圧VINが最小定格値よ
りも低い間はトランジスタＴ１はオフの状態であ
り、したがつて突入電流防止回路２のリレー接点
rlは開いた状態であり、入力電流は抵抗Ｒ１を介
してコンデンサＣ４およびDC―DCコンバータ１
に供給されるため突入電流が防止される。また、
異常検出制御回路６内のリレー接点rlは閉じてい
るから、接続点ＱおよびダイオードＤ１、抵抗Ｒ
８および定電圧ダイオードＺ８の共通接続点Ｐの
電位は低レベルとなり、DC―DCコンバータ１か
らの出力電圧VOUTは送出されない状態を維持す
ると共に、トランジスタＴ２もベースバイアスさ
れないためにカツトオフしており、従つて入力遮
断回路３のトリツプコイルTCは駆動されず遮断
用接点CB１，CB２は閉じた状態である。
次に入力電圧VINが入力電圧検出回路４の定電
圧ダイオードＺ１ないしＺ３等により設定された
最小定格値以上に上昇すると、トランジスタＴ１
がオンとなり、リレーコイルRLが駆動されるが、
抵抗Ｒ４およびコンデンサＣ１の時定数による遅
延回路が設けられているため、リレーコイルRL
は所定時間遅延後に動作する。リレーコイルRL
の動作により各リレー接点rlが切り換えられて突
入電流防止回路２の抵抗Ｒ１が短絡されて突入電
流制限状態が解除され、また異常検出制御回路６
のリレー接点rlが開放されるため接続点Ｑの電位
は、入力電位VINがダイオードＤ２、抵抗Ｒ７，
Ｒ８およびダイオードＤ１を介して高レベルとな
り、DC―DCコンバータ１からの出力電圧VOUTが
送出される。この場合、出力電圧VOUTが供給さ
れる負荷回路に短絡等の異常がなく、出力電圧
VOUTが出力電圧検出回路５の定電圧ダイオード
Ｚ７等により設定された最小定格値以上に上昇す
るとフオトカプラPC１内の発光ダイオードが発
光し、フオトトランジスタがオンとなる。従つ
て、異常検出制御回路６内の接続点Ｐの電位は該
フオトトランジスタおよび比較的小さな抵抗値を
有する抵抗Ｒ３を介して低レベルに引下げられ
る。そのため、異常検出制御回路６内のトランジ
スタＴ２はいぜんとしてカツトオフ状態となり、
入力遮断回路３による入力回路の遮断は行なわれ
ない。
圧ダイオードＺ１ないしＺ３等により設定された
最小定格値以上に上昇すると、トランジスタＴ１
がオンとなり、リレーコイルRLが駆動されるが、
抵抗Ｒ４およびコンデンサＣ１の時定数による遅
延回路が設けられているため、リレーコイルRL
は所定時間遅延後に動作する。リレーコイルRL
の動作により各リレー接点rlが切り換えられて突
入電流防止回路２の抵抗Ｒ１が短絡されて突入電
流制限状態が解除され、また異常検出制御回路６
のリレー接点rlが開放されるため接続点Ｑの電位
は、入力電位VINがダイオードＤ２、抵抗Ｒ７，
Ｒ８およびダイオードＤ１を介して高レベルとな
り、DC―DCコンバータ１からの出力電圧VOUTが
送出される。この場合、出力電圧VOUTが供給さ
れる負荷回路に短絡等の異常がなく、出力電圧
VOUTが出力電圧検出回路５の定電圧ダイオード
Ｚ７等により設定された最小定格値以上に上昇す
るとフオトカプラPC１内の発光ダイオードが発
光し、フオトトランジスタがオンとなる。従つ
て、異常検出制御回路６内の接続点Ｐの電位は該
フオトトランジスタおよび比較的小さな抵抗値を
有する抵抗Ｒ３を介して低レベルに引下げられ
る。そのため、異常検出制御回路６内のトランジ
スタＴ２はいぜんとしてカツトオフ状態となり、
入力遮断回路３による入力回路の遮断は行なわれ
ない。
尚、異常検出制御回路６のトランジスタＴ２の
ベースバイアス回路には、抵抗Ｒ７およびコンデ
ンサＣ３の時定数による遅延回路が付加されてい
るために、リレー接点rlの開放直後から所定時間
は出力電圧検出回路５の検出信号を受け付けな
い。この時定数による遅延時間は、DC―DCコン
バータ１の回路部品定数で定まる出力電圧VOUT
の立上り時間よりも長く設定されている。
ベースバイアス回路には、抵抗Ｒ７およびコンデ
ンサＣ３の時定数による遅延回路が付加されてい
るために、リレー接点rlの開放直後から所定時間
は出力電圧検出回路５の検出信号を受け付けな
い。この時定数による遅延時間は、DC―DCコン
バータ１の回路部品定数で定まる出力電圧VOUT
の立上り時間よりも長く設定されている。
また、前述の入力電圧検出回路４のリレーコイ
ルRLに付加された抵抗Ｒ４およびコンデンサＣ
１の時定数による遅延回路は、入力電圧VINの印
加直後に電源平滑用コンデンサＣ４等に流入する
過大な突入電流を突入電流防止回路２の電流制限
用抵抗Ｒ１により、充電完了するまでの間、制限
するための遅延時間を定するものであり、所定時
間遅延後、リレーコイルRLが動作して突入電流
制限が解除された時からDC―DCコンバータ１の
入力端に最小定格値以上の入力電圧VINと同電圧
が印加され、DC―DCコンバータ１が正常に動作
できる状態となる。従つてこの時から出力電圧
VOUTを送出し、出力異常検出の状態が設定でき
るので、出力異常検出保護回路における入力電圧
検出回路４は、突入電流防止回路が共用できるこ
とになる。
ルRLに付加された抵抗Ｒ４およびコンデンサＣ
１の時定数による遅延回路は、入力電圧VINの印
加直後に電源平滑用コンデンサＣ４等に流入する
過大な突入電流を突入電流防止回路２の電流制限
用抵抗Ｒ１により、充電完了するまでの間、制限
するための遅延時間を定するものであり、所定時
間遅延後、リレーコイルRLが動作して突入電流
制限が解除された時からDC―DCコンバータ１の
入力端に最小定格値以上の入力電圧VINと同電圧
が印加され、DC―DCコンバータ１が正常に動作
できる状態となる。従つてこの時から出力電圧
VOUTを送出し、出力異常検出の状態が設定でき
るので、出力異常検出保護回路における入力電圧
検出回路４は、突入電流防止回路が共用できるこ
とになる。
これに対して、入力電圧VINが最小定格値以上
に上昇し各リレー接点rlの切換が行なわれたの
ち、出力電圧VOUTが最小定格値以下である場合
は、出力電圧検出回路５のフオトカプラPC１の
フオトトランジスタがオンとならないため、異常
検出制御回路６内の接続点Ｐが低レベルに引下げ
られない。従つて抵抗Ｒ７およびコンデンサＣ３
の時定数による所定時間遅延後も接続点Ｐの電位
は上昇し、定電圧ダイオードＺ８のツエナー電圧
を越えると急激にトランジスタＴ２がバイアスさ
れて、オンとなり、これによつて入力遮断回路３
のトリツプコイルTCに電流が流れ、遮断用接点
CB１、CB２が開放されて入力電圧VINが遮断さ
れ、電源装置の保護動作が行なわる。
に上昇し各リレー接点rlの切換が行なわれたの
ち、出力電圧VOUTが最小定格値以下である場合
は、出力電圧検出回路５のフオトカプラPC１の
フオトトランジスタがオンとならないため、異常
検出制御回路６内の接続点Ｐが低レベルに引下げ
られない。従つて抵抗Ｒ７およびコンデンサＣ３
の時定数による所定時間遅延後も接続点Ｐの電位
は上昇し、定電圧ダイオードＺ８のツエナー電圧
を越えると急激にトランジスタＴ２がバイアスさ
れて、オンとなり、これによつて入力遮断回路３
のトリツプコイルTCに電流が流れ、遮断用接点
CB１、CB２が開放されて入力電圧VINが遮断さ
れ、電源装置の保護動作が行なわる。
また、入力電圧VINが最小定格値以上の高レベ
ルの値から徐々に低下する場合は、入力電圧VIN
が最小定格値以下の値まで低下すると入力電圧検
出回路４のトランジスタＴ１がオフとなり、リレ
ーコイルRLの電流が遮断され、したがつて各リ
レー接点rlが切換えられる。これにより異常検出
制御回路６内のリレー接点rlが閉じ、接続点Ｑお
よび接続点Ｐの電圧が低レベルとなり、出力が停
止されると共に出力電圧検出回路５の検出信号を
受け付けない状態となる。
ルの値から徐々に低下する場合は、入力電圧VIN
が最小定格値以下の値まで低下すると入力電圧検
出回路４のトランジスタＴ１がオフとなり、リレ
ーコイルRLの電流が遮断され、したがつて各リ
レー接点rlが切換えられる。これにより異常検出
制御回路６内のリレー接点rlが閉じ、接続点Ｑお
よび接続点Ｐの電圧が低レベルとなり、出力が停
止されると共に出力電圧検出回路５の検出信号を
受け付けない状態となる。
(7) 発明の効果
このように本発明の電源装置の出力異常検出回
路においては、入力電圧の検出値が最小定格値以
上となり、電源装置が正常に動作するための入力
条件が整つて出力電圧を送出し、出力電圧の立上
り時間を考慮した所定時間遅延後に初めて出力異
常検出信号を受け付けて保護条件を行なうもので
あり、すなわち、入力電圧検出信号と出力異常検
出信号との論理積により出力異常を判断するため
に、通常の入力電源の投入切断時のみならず徐々
上げ及び徐々下げされる入力電源の投入切断にお
いても出力異常検出保護回路が誤動作することな
く、極めて安定に行なうことができると共に出力
異常検出保護動作を適確に行なうことができる。
路においては、入力電圧の検出値が最小定格値以
上となり、電源装置が正常に動作するための入力
条件が整つて出力電圧を送出し、出力電圧の立上
り時間を考慮した所定時間遅延後に初めて出力異
常検出信号を受け付けて保護条件を行なうもので
あり、すなわち、入力電圧検出信号と出力異常検
出信号との論理積により出力異常を判断するため
に、通常の入力電源の投入切断時のみならず徐々
上げ及び徐々下げされる入力電源の投入切断にお
いても出力異常検出保護回路が誤動作することな
く、極めて安定に行なうことができると共に出力
異常検出保護動作を適確に行なうことができる。
第１図ａおよび第１図ｂは、本発明に係る電源
装置における入力電圧の印加条件を示す波形図、
そして第２図は、本発明の１実施例に係る電源装
置を示す電気回路図である。 １……DC―DCコンバータ、２……突入電流防
止回路、３……入力遮断回路、４…入力電圧検出
回路、５……出力電圧検出回路、６……異常検出
制御回路、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ
６，Ｒ７，Ｒ８，Ｒ９……抵抗、Ｚ１，Ｚ２，Ｚ
３，Ｚ４，Ｚ５，Ｚ６，Ｚ７，Ｚ８……定電圧ダ
イオード、Ｃ１，Ｃ２，Ｃ３，Ｃ４……コンデン
サ、Ｄ１，Ｄ２……ダイオード、Ｔ１，Ｔ２……
トランジスタ、PC１……フオトカプラ、RL……
リレーコイル、rl……リレー接点、TC……トリ
ツプコイル、CB１，CB２……遮断用接点。
装置における入力電圧の印加条件を示す波形図、
そして第２図は、本発明の１実施例に係る電源装
置を示す電気回路図である。 １……DC―DCコンバータ、２……突入電流防
止回路、３……入力遮断回路、４…入力電圧検出
回路、５……出力電圧検出回路、６……異常検出
制御回路、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ
６，Ｒ７，Ｒ８，Ｒ９……抵抗、Ｚ１，Ｚ２，Ｚ
３，Ｚ４，Ｚ５，Ｚ６，Ｚ７，Ｚ８……定電圧ダ
イオード、Ｃ１，Ｃ２，Ｃ３，Ｃ４……コンデン
サ、Ｄ１，Ｄ２……ダイオード、Ｔ１，Ｔ２……
トランジスタ、PC１……フオトカプラ、RL……
リレーコイル、rl……リレー接点、TC……トリ
ツプコイル、CB１，CB２……遮断用接点。
Claims (1)
- 【特許請求の範囲】 １ 入力電圧を所望の安定化された出力電圧へ変
換する電圧変換部を有する電源装置の出力異常検
出保護回路において、 前記出力電圧を検出し最小定格値以上になつた
時に出力検出信号を送出する出力電圧検出回路
と、 前記入力電圧を検出し最小定格値以上になつた
時に入力検出信号を所定時間遅延後に送出する入
力電圧検出回路と、 該入力検出信号により前記電圧変換部へ前記出
力電圧のオン・オフ制御信号を送出し、また該入
力検出信号と該出力検出信号との論理積により駆
動制御信号を送出する異常検出制御回路と、 該駆動制御信号により前記入力電圧を遮断する
入力遮断回路、とにより構成され、 前記入力電圧が最小定格値以上に上昇した場合
のみに前記電圧変換部から前記出力電圧を送出す
ると共に該出力電圧が最小定格値以下である時に
前記異常検出制御回路の制御信号により前記入力
遮断回路を動作させて前記入力電圧を遮断するこ
とを特徴とする電源装置の出力異常検出保護回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5011482A JPH0230523B2 (ja) | 1982-03-30 | 1982-03-30 | Dengensochinoshutsuryokuijokenshutsuhogokairo |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5011482A JPH0230523B2 (ja) | 1982-03-30 | 1982-03-30 | Dengensochinoshutsuryokuijokenshutsuhogokairo |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58168112A JPS58168112A (ja) | 1983-10-04 |
| JPH0230523B2 true JPH0230523B2 (ja) | 1990-07-06 |
Family
ID=12850075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5011482A Expired - Lifetime JPH0230523B2 (ja) | 1982-03-30 | 1982-03-30 | Dengensochinoshutsuryokuijokenshutsuhogokairo |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0230523B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0363035U (ja) * | 1989-10-18 | 1991-06-20 | ||
| US5333511A (en) * | 1990-09-07 | 1994-08-02 | The United States Of America As Represented By The United States Environmental Protection Agency | Portable controlled air sampler |
-
1982
- 1982-03-30 JP JP5011482A patent/JPH0230523B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58168112A (ja) | 1983-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6301133B1 (en) | Power supply system with ORing element and control circuit | |
| US5499154A (en) | Protective shut-down system for switch-mode power supply | |
| US5793596A (en) | Floating positive circuit breaker | |
| US4494064A (en) | Direct current inrush limiting circuit | |
| US5978195A (en) | Circuit protection arrangement | |
| JPS62250827A (ja) | 過電流しや断回路 | |
| CA1281375C (en) | Digital power converter input current control circuit | |
| JP3236573B2 (ja) | スイッチング電源装置 | |
| KR940009875B1 (ko) | 전원장치 및 전원공급방법 | |
| US7898824B2 (en) | Power supply circuit with feedback circuit | |
| US6449180B1 (en) | World wide power supply apparatus that includes a relay switch voltage doubling circuit | |
| US4736264A (en) | Primary switched-mode power supply unit | |
| JPS62285615A (ja) | Ａｃ回路遮断器 | |
| JPS6154874A (ja) | 電気的負荷への給電用回路装置 | |
| JPH11149320A (ja) | 電源回路の保護手段 | |
| US5497312A (en) | Drive signal controlled undervoltage lockout circuit | |
| JPH0230523B2 (ja) | Dengensochinoshutsuryokuijokenshutsuhogokairo | |
| JP3264473B2 (ja) | 電源装置 | |
| JPH07111741A (ja) | バックアップ機能付き電源装置 | |
| JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP3027718B2 (ja) | アクティブフィルタ | |
| JP3031501B2 (ja) | Ｄｃ−ｄｃコンバータの過電流保護回路及び保護方法 | |
| JPH028532B2 (ja) | ||
| JPH0521989Y2 (ja) | ||
| JP2696897B2 (ja) | 電源装置の突入電流防止回路 |