JPH02305282A

JPH02305282A - 画像情報伝送方式

Info

Publication number: JPH02305282A
Application number: JP1126381A
Authority: JP
Inventors: Akihiro Mimoto; 章浩見元; Yoshiki Ishii; 芳季石井; Akio Aoki; 昭夫青木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-05-19
Filing date: 1989-05-19
Publication date: 1990-12-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は画像情報伝送方式に関し、特に高能率符号化を
可能とした画像情報伝送方式に関するものである。

［従来の技術］従来から、この種の画像情報伝送方式として、例えばテ
レビジョン信号の高能率符号化方式か知られている。こ
のテレビジョン信号高能率符号化方式ては、伝送帯域を
狭くする必要性から、■画素当たりの平均ビット数を小
さくする所謂旧Ｎ−ＭＡＸ法が採られている。以下、こ
のＭＩＮ−ＭＡＸ法について説明する。

テレビジョン信号は強い時空間の相関を有している。そ
して、画像を微小なブロックに分割すると、各ブロック
は局所的相関により、小さなタイナミツクレンジしか持
たないことか多い。従って、各ブロックでタイナミツク
レンシを求め、適応的に符号化することにより非常に効
率の良い圧縮かてきることになる。

そこて、この符号化について具体的に図面を参照して、
説明していく。

第３図は、従来技術の一例としての画像情報伝送システ
ムの概略構成を示す図である。図中の３０１は入力端子
であり、例えばテレビジョン信号等のラスタースキャン
されたアナロク画像信号を所定の周波数で標本化し、１
ザンプル当たりｎビットのデータにディジタル化された
ディジタル画像データか入力される。この２ｎ階調のデ
ィジタル画像データは、画素ブロック分割回路３０２に
供給される。

第４図は１画面分の全画素データを画素ブロックに分割
する様子を示す図である。画素ブロック分割回路３０２
においては、いったん一画面分の全画素データをメモリ
等に記憶し、第４図に示すように、水平方向（以下、Ｈ
方向と称す）に文画素、垂直方向（以下、■方向と称す
）にｍ画素の（文ｘｍ）個の画素より構成される画素ブ
ロック単位て画素データを読み出す。即ち、この各画素
ブロックのデータ毎に出力か行われる。

第５図は各画素ブロックの構成を示す。図中、Ｄｌ、　
ｌ〜Ｄ−１？は各画素データを示している。

画素ブロック分割回路３０２より出力される画像データ
は最大値検出回路３０３．最小値検出回路３（１４なら
ひにタイミンク調整回路３０５に入力される。これによ
って各画素ブロック内の全画素データ（Ｄ、１〜Ｄ、、
　、　）中、最大イイ（を有するもの（Ｄ、ａ、）と最
小値を有するもの（Ｄｌ、。）か検出回路３０３，３０
４により検出され、出力される。

一方、タイミンク調整回路３０５においては最大値検出
回路３（１３並びに最小値検出回路３（）４てＤ□。＋
Ｄｍｉ’ｎを検出するのに必要な時間たけ、全画素デー
タを遅延させ、各画素ブロック毎に予め定められた順序
で画素データを分割値変換回路３０６に送出する。例え
ば、各画素ブロック毎にＤｌ、　ｌ、　Ｄ２．１１０３
．１＋・・・、Ｄ１□＋Ｄ１．２＋・・・＋ＤＩｍ、２
＋＋＋＋　＋　　　Ｄｌ、　　（Ｊ−＋１　　＋　　　
−”　　＋　　　Ｄｍ　　　く（６−１１＋　　Ｄｌ、
／？　　　”’　　＋　　　Ｄ香Aｌ　　という具合に送出する。

このようにして各画素ブロック内の全画素データ（Ｄｌ
、＋〜Ｄ−，，）及びこれらの最大値（Ｄ、、、Ｘ）及
び最小値（Ｄ□、。）は分割値変換回路３０６に入力さ
れ、各画素データについて、Ｄ　、ｌｌ　ａＸとＤｍｉ
ｎの間を２に分割した量子化レベルと比較されたにビッ
トの分割符号（△１１〜△ヨ１．）を得る。ここてｋは
ｎより小さい整数であり、その量子化の様子を第６図（
ａ）に示す。

第６図（ａ）にて示したように△、Ｊはにビットの２値
打号として出力される。このようにして得たにビットの
分割符号△１．．及びｎビットのり。ａＸ及びＤｍｉｎ
はそれぞれパラレル−シリアル（ｐ−ｓ）変換器３０７
，３０７　’　、３０７″にてシリアルデータとされ、
データセレクタ３０８において、第７図（ａ）に示す如
きシリアルデータとされる。

データセレクタ３０８より出力されたデータは誤り訂正
符号付加回路３０９にて第７図（ｂ）に示す様にｐビッ
トの誤り訂正符号か付加された後、ファーストイン・フ
ァーストアウト（ＦＩＦＯ）メモリ３１（）にて一定の
データ伝送レーＩ〜となる様に時間軸調整処理か施され
、更に同期イ」加回路３１１により同期信号か（＝Ｊ加
され、出力端ｒ−３１２より伝送路（例えばＶＴＲ等の
磁気記録再生系）に送出される。

ここて同期信号の付加については、各画素ブロック毎、
複数の画素ブロック毎に行えばよい。なお、上述各回路
の動作タイミンクはタイミンクコントロール部３１３よ
り出力されるタイミンク信号に基づいて決定される。

第８図は、第３図に示したデータ送信側に対応する受信
側の概略構成を示すクロック図である。第８図において
、８２１は前述した送信側にて高能率符号化された伝送
データか入力される端子てあり、入力された伝送データ
は同期信号分離回路８２２、誤り訂正回路８２３に供給
される。

同期信号分離回路８２２では、入力された伝送データよ
り同期信号を分離し、誤り訂正回路８２３、タイミング
コントロール回路８３］に供給する。

そして、誤り訂正回路８２３ては、同期信号分離回路８
２２より供給される同期信号に同期して、伝送データ中
の誤り訂正符号を分離し、該誤り訂正符号に従って、伝
送路」−で発生したデータの誤りを検出し、これを訂正
した後、データセレクタ８２４に供給する。

また、タイミンクコン１へロール回路８３１は同期信号
分離回路８２２より供給される同期信号に基づいて、こ
の受信側の各回路の動作タイミンクを制御している。

他方、データセレクタ８２４においては前述の伝送デー
タ中口ヒツトのデータＤｍａ＊＋Ｄｍｔｎと、各画素デ
ータなり、、Ｘ、Ｄ□、ｎ間てにビット量子化した符号
△□、ｊとに振り分けられる。これはそれぞれシリアル
−パラレル（ｓ−ｐ）変換器８２５゜８２５′にてパラ
レルデータに変換される。　ｓ−ｐ変ｉ　器８２５にて
パラレルデータとされた各画素ブロック内の最大値デー
タＤｍａｘ及び最小値データＤ□、。はそれぞれラッチ
回路８２６，８２７にてラッチされ、ラッチされた最大
値データＤＩＩｌａＭおよび最小値データＤｍｉｎはそ
れぞれ分割値逆変換回路８２８に出力される。他方、各
画素ブロック内の各画素データに係る分割符号△１，４
は前述したような所定の順序てＳ−Ｐ変換器８２５′に
より出力され、分割値逆変換回路８２８に供給される。

第６図（ｂ）は分割符号△ｉ、ｊ及びＤ　ｍｎｋ＋　Ｄ
ｍｉ。

から元の画素データに係る代表値データＤ’；、ｊを復
号する様子を示す図て、図示の如く、代表値は例えばＩ
ｌ’１ｌｌａｘｌ　Ｄｍｉ。を２に分割した各量子化レ
ベルの中間に設定する。このようにして分割値逆変換回
路８２８より得たｎビットの代表イｒｌｉデータＣＤ’
　ｒ、　＋〜ｏ　Ｌ　、、、　）は、前述の順序て各画
素ブロック毎に出力されることになる。スキャンコンバ
ータ回路８２９においては分割値逆変換回路８２８の出
力データを、ラスタースキャンに対応する順序に変換し
、復号画像データとして出力端子８３０に出力すること
になる。

［発明か解決しようとする問題点］しかしながら、上記従来例ては、伝送路」二で発生した
データの誤りを訂正する為に送信側て伝送データに誤り
訂正符号を付加した後、伝送路−にに送出し、受信側て
該誤り訂正符号を用いて伝送路上で発生したデータの誤
りを訂正する様にしており、該誤り訂正符号分だけ伝送
データの冗長度か増し、伝送効率かあまり良くないもの
であった。

そこて、本発明の目的は上述の点に鑑み、高品位の画像
情報を効率よく伝送する事かてきる画像情報伝送方式を
提供することにある。

［問題を解決する為の手段］本発明の画像情報伝送方式は前記一画面分の複数の画素
データを所定数の画素データ毎に複数の画素ブロックに
分割し、各ブロック毎にブロック内の画素データの値の
分布を表わす分布データと、ブロック内の各画素データ
が該分布データか表わす画素データの値の分布のどこに
位置するかを表わす位置データとを伝送路上に送出し、
該伝送路上てデータに誤りが発生した場合には、誤りが
発生したデータと同し画面に対応し、かつ誤りが発生し
ていないデータを用いて、該誤りの発生しているデータ
を補間する為の補間データを形成する事を特徴とするも
のである。

［作用］上述の方式により、画像情報を伝送する際に、伝送路上
でデータか誤った場合ても、誤りが発生したデータと同
し画面に対応し、かつ誤りが発生していないデータによ
り、誤りが発生したデータを補間する事かてきる様にな
る。

［実施例］以下１本発明を本発明の実施例を用いて説明する。

第１図（ａ）は本発明の実施例としての画像情報伝送シ
ステムにおける送信系の概略構成を示したものである。

尚、第１図（ａ）中、第３図と同様の構成には同じ符番
を利し、詳細な説明は省略する。

第１図（ａ）に示した送信系ては前述の第３図に示１ノ
だ送信系と異なり、データセレクタ３０８ａより出力さ
れたシリアルデータに誤り検出符号イ４加回路１０１に
て、第１図（ｂ）に示す様にｑビット及びｒピッｌ−の
誤り検出符号か付加し、ＦＴＦＯメモリ３１０に供給す
る様に構成されている。

上述の様な構成により、誤り検出符号付加回路１０１に
おいて付加される誤り検出符号はデータに誤りが発生し
ているか否かを検出する為、誤り訂正符号よりも極めて
少ないビット数のもので良く、伝送データの冗長度を減
少させる事ができる。

また、第２図は本発明の実施例としての画像情報伝送シ
ステムに８ける受信系の概略構成を示したものである。

第２図において、２０１は第１図（ａ）に示した送信系
にて高能率符号化された伝送データ（第１図（ｂ）参照
）か入力される入力端子であり、入力された伝送データ
はメモリ２０２．２０３、誤り検出回路２０４、同期信
号分離回路２０５に供給される。

同期信号分離回路２０５ては、入力された伝送データよ
り同期信号を分離し、誤り検出回路２１１４、タイミン
グコントロール回路２１７に供給する。

タイミンクコントロール回路２１７は同期信号分離回路
２０５より供給される同期信号に基づいて、この受信側
の各回路の動作タイミンクを制御している。

また、入力端子２０１より入力された伝送データはメモ
リ２０２．２０３に順次記憶され、誤り検出回路２０４
ては入力端子２０１より入力された伝送データ中の最大
値データＤ□ａＸ＋最小値データＤｍｉｎ＋分割符号△
０．のうちどれが誤っているかを示す誤り検出データを
出力し、該誤り検出回路２０４より出力された誤り検出
データは誤り検出データメモリ２０６に記憶される。

以上の様にして、エフイールド分の画像データに対応し
た伝送データかメモリ２　ｆｌ　２　、２　［１３に記
憶され、該伝送データに対応した誤り検出データか誤り
検出データメモリ２０６に記憶された後、各メモリに記
憶されているデータの読み出しを開始する。尚、各メモ
リがデータの読み出しを行っている最中、各メ干りには
新たに入力された伝送データあるいは誤り検出データが
供給されており、各メモリては読み出されたデータの代
わりに新たに供給されたデータを記憶して行く。

メモリ２０３に記憶されている伝送データは記憶された
順に従って読み出され、データセレクタ２０７の図中の
Ｂ端子に供給される。

また、アドレス発生回路２０８では誤り検出データメモ
リ２０６より供給される誤り検出データに応答して、最
大値データＤｍａｘあるいは最小値データＤｍｉｎか誤
っている場合には、画面」＝て周囲に位置する画素ブロ
ックに対応した伝送′データ中のＤｏつあるいはＤｍｉ
ｎを読み出す為の読み出しアドレスをメモリ２０２に対
し出力し、分割符号△ｉ、ｊか誤っている場合には、画
素ブロック内で周囲に位置する画素に対応した△Ｉ＋Ｊ
を読み出す為の読み出しア１〜レスをメモリ２０２に対
し出力し、メモリ２０２からはアドレス発生回路２０８
より出力される読み出しアドレスに従って、記憶されて
いるデータが読み出され、演算回路２０９に供給される
。

そして、演算回路２０９ては、メモリ２０２より供給さ
れるデータを用いて補間最大値データＤＩＲａｌ＋’＋
補間最小値データＤ。、ｎ′、補間分割符号△０．Ｊ′
を算出し、データセレクタ２０７の図中のＡ端子に供給
する。

一方、誤り検出データメモリ２（）ｂより読み出された
誤り検出データはデータセレクタ制御回路２１０にも供
給されており、データセレクタ制御回路２１０は、供給
される誤り検出データにより、データ誤りが発生してい
ると指示された場合にはデータセレクタ２０７を図中の
Ａ端子側に接続し、データ誤りが発生していないと指示
された場合にはデータセレクタ２０７を図中のＢ端子側
に接続し、メモリ２０３より読み出される伝送データ中
に誤りが発生している場合には、誤りの発生したデータ
を、演算回路２０９より出力される補間データと入れ換
え、出力される。

そして、データセレクタ２０７より出力された伝送デー
タはデータセレクタ２１’ｌにおい゛て、ｎビットのデ
ータＤｍＲつ＋　Ｄ　ｍ　ｉ　ｎと分割符号へ１．。

とに振り分けられ、夫々シリアル−パラレル（Ｓ−Ｐ）
変換器２　］、　２　、２１３にてパラレルデータに変
換される。

そして、Ｓ＋Ｐ変換器２１２にてパラレルデータとされ
た最大値データＤｍａｗ及び最小値データＤｍｉｎは夫
々ラッチ回路２１４，２１．５にてラッチされ、ラッチ
された最大値データＤｍａｘ及び最小値データＤ０、□
は夫々、分割値逆変換回路２１６に供給される。

また、Ｓ−＋Ｐ変換器２］３によりパラレルデータとさ
れた分割符号△ｉ、ｊも分割値逆変換回路２１６に供給
される。

そして、分割値逆変換回路２１６においては、前記第８
図に示した受信系と同様に分割符号△□、Ｊ及びＤ　Ｉ
ｌｌ　、、Ｘ　＋　Ｄ　ｍ　Ｉ。から元の画素データに
係るｎヒツトの代表値データＤ０．Ｊを復号し、スキャ
ンコンバート回路２１８に供給し、スキャンコンバー１
〜回路２１８により、分割値逆変換回路２］６の出力デ
ータをラスタースキャンに対応する順序に変換し、復号
画像データとして出力端子２１９より出力する。

以上、説明して来た様に、画像データの伝送時に誤り訂
正符号等の冗長度の高いデータを伺加しなくても、伝送
路−■二て発生したデータの誤りを画質の劣化か目立た
ない程度に補正する事ができ、余分なデータを伝送しな
い為、伝送効率を向」ニさせる事ができる様になる。

［発明の効果］以上説明して来た様に、本発明によれば高品位の画像情
報を効率良く伝送する画像情報伝送方式を提供する事か
できる様になる。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例としての画像情報伝送
システムの送信系の概略構成図、第１図（ｂ）は第１図
（ａ）に示した送信系より出力される伝送データ列を示
した図、第２図は本発明の一実施例としての画像情報伝送システ
ムの受信系の概略構成図、第３図は従来技術による画像情報伝送ラスタムの送信側
の概略構成図、第４図は全画像データを画素ブロック群に分割する様子
を示す図、第５図は各画素ブロックのデータ配置を示す図、第６図（ａ）は第３図における分割値変換部の変換特性
を示す図、第６図（ｂ）は第８図における分割値逆変換部の変換特
性を示す図、第７図（ａ）は第３図のデータセレクタ３０８より出力
されるデータ列を示した図、第７図（ｂ）は第３図に示した送信系より出力される伝
送データ列を示した図、第８図は第３図に示した画像情報伝送システムの送信側
に対応する受信側の概略構成を示す図である。１０１・・・誤り検出符号付加回路２０２．２０３・・・メモリ２０４・・・誤り検出回路２０６・・・誤り検出データメモリ１７　　　　　　　　　　　　　　　　　　　　　　　
　　　　　、−２０７・・・データセレクタ２０８・・・アドレス発生回路２０９・・・演算回路２１０・・・データセレクタ制御回路＾＾　　　　　　　　　　１８

Claims

【特許請求の範囲】一画面分が複数の画素データにより構成されている画像
情報を伝送する方式であって、前記一画面分の複数の画
素データを所定数の画素データ毎に複数の画素ブロック
に分割し、各ブロック毎にブロック内の画素データの値
の分布を表わす分布データと、ブロック内の各画素デー
タが該分布データが表わす画素データの値の分布のどこ
に位置するかを表わす位置データとを伝送路上に送出し
、該伝送路上でデータに誤りが発生した場合には、誤りが
発生したデータと同じ画面に対応し、かつ誤りが発生し
ていないデータを用いて、該誤りの発生しているデータ
を補間する為の補間データを形成する事を特徴とする画
像情報伝送方式。