JPH0230530B2 - - Google Patents

Description

【発明の詳細な説明】

（産業上の利用分野） 本発明は概して固定および浮動小数点演算装置
を用いるデータ処理システムに関し、さらに詳細
には浮動小数点計算結果を「丸める」ための技術
と、その計算におけるオーバーフローおよびアン
ダーフローを処理するための技術と、さらに乗除
算に用いられる独自の演算ワード拡張論理を与え
るための技術との３つの技術に関する。 （従来の技術） データ処理システムにおいて、非整数の数の表
示には表記法に小数点を導入する必要がある。例
えば、データ処理システムは「固定小数点表記」
を採用することができ、この表記法では、小数点
は最下位ビツトのすぐ右に置かれるか、最初の情
報ビツトの前の符号ビツトのすぐ右に置かれる。 その他に「浮動小数点表記」を選ぶことがで
き、そこでは、数は符号、指数、および仮数によ
り表わされる。そのような技術は多くの文献に記
載されており、１例として1976年にニユーヨーク
のVan Nostrand Reinhold社により発行された
Caxton C.Fosterの「コンピユータ・アーキテク
チヤ」の16ページ以下があげられる。 仮数についての計算は仮数ワードに含まれるビ
ツト・グループ（即ち「ビツト・スライス」）に
対する演算により行なうことができ、各ビツト・
スライスに対する計算は、その計算がワード全体
について完了するまで隣接するビツト・スライス
に加えられるべき「けた上げ」ビツトを発生す
る。例えば、32ビツトを有する仮数ワード全体に
対してはそのような計算において８個の４ビツ
ト・スライス論理装置を使用できる。 そのようなビツト・スライスに対する計算が生
じた後にのみ各ビツト・スライスがその「けた上
げ」ビツトを発生することが許され、その後にそ
のけた上げビツトが次のビツト・スライスに加え
られるとすれば、全体的な計算時間は必要以上に
相当長くなる。 全体的な計算時間を減少させるため、けた上げ
ビツトを時間的に先行して計算する技術、すなわ
ち種々のけた上げビツトがスライス計算動作と並
行しかつ同時に計算されるいわゆる「ルツク・ア
ヘツド（Iook ahcad）」けた上げビツト技術が考
えられた。そのような技術は長年にわたり用いら
れており、当業者には周知である。 （発明の解決しようとする問題点） 計算全体が完了した後に「丸め」ビツトが計算
されて最後のビツト・スライスに加えられる。丸
めビツトは、しばしば「ガード」ビツトと呼ばれ
る複数のビツトにより決定され、ガード・ビツト
は丸めビツトを発生するように適切に復号されね
ばならない特定のコードを形成する。丸めビツト
は通常全体の計算に続いて計算され、次いで適当
なけた上げビツト位置において丸められていない
浮動小数点計算結果の最下位ビツトに加えられ
る。すなわち、効果的にマルチプレクス操作と考
えることのできる操作であり、丸めビツトは丸め
サイクルの間に関連するけた上げビツトの代わり
に挿入される。例えば、32ビツト・ワードを使う
とすると、丸められていない浮動小数点計算結果
は32ビツトから成り、次に24ビツトを有する最終
結果に丸められる。この場合、偏りのない丸めア
ルゴリズムが最下位８ビツトを用いて最終的な24
ビツトの結果をいかに丸めるかを決定する。しか
し、有効なマルチプレクス技術により最終の浮動
小数点計算結果に丸めビツトを挿入することは仮
数計算に要する計算全体に対して余分な時間を付
け加える。この時間を節約する技術を考案するこ
とが望まれる。 さらに、浮動小数点計算結果の指数部の計算に
おいて、この計算が特定の指数値範囲に入る値
（すなわち、特定の数のビツトを有する値）を生
成しないときは「オーバーフロー」または「アン
ダーフロー」状態が生じる。そのような状態のい
ずれかが発生すると、そのような状態を処理する
適当なサブルーチンが呼び出されるようにシステ
ムは指示を与えねばならず、また浮動小数点の状
態はシステム全体に適切に伝達されねばならな
い。演算全体の時間を節約するため、指数のオー
バーフローおよびアンダーフロー状態の検出と伝
達を加速することが望ましい。 さらに、乗算や除算においては、そのような演
算に用いられる従来のアルゴリズムはオペランド
が拡張されること、すなわち追加ビツトがオペラ
ンド・ワードに加えられることを要求する。例え
ば、ある特定の乗算アルゴリズムでは、そのよう
なオペランドは２ビツト拡張されねばならず、一
方、ある特定の除算アルゴリズムでは、そのよう
なオペランドは１ビツト拡張されねばならない。
余分なビツト・スライス論理装置の使用を要求す
る前記拡張技術は演算装置や浮動小数点演算装置
のハードウエアの複雑さを増大させる。このよう
なハードウエアの複雑さを避けるため、上記の目
的のためのもつと取扱いの容易な拡張技術を考え
出すことが望ましい。 （問題点を解決するための手段） (1) 発明の要約 本発明は、上記の算術演算における３つの問題
点を解決するために為されたもので、これらの算
術演算を行う為の３つの独特の手段を用いるデー
タ処理システムである。 即ち、第１には浮動小数点仮数の算術演算にお
いて、システムは仮数計算時間を全体的に減少さ
せる目的のためにルツクアヘツド桁上げビツト発
生装置を用いて、浮動小数点計算結果の適切なビ
ツトに丸めビツトを挿入する新規な技術を用い
る。 即ち仮数計算の丸めを行うため、本発明におい
て従来の「ルツク・アヘツド」けた上げ技術に対
して新規な修正が行われた。本発明では、現存の
「ルツク・アヘツド」ステージの一部（すなわち、
丸められていない浮動小数点計算結果の最下位の
ビツト・スライスに加えられるべきけた上げビツ
トを生成するため通常用いられるステージ）が丸
めビツトの計算のため使用され、次にこの丸めビ
ツトが、残りの並列するルツク・アヘツド・ステ
ージにより計算されたその他のけた上げビツトと
並行して丸められていない浮動小数点計算結果の
最下位ビツトにけた上げビツトとして加えられ
る。 第２にこのシステムは、最終的な指数計算結果
にオーバーフローやアンダーフロー状態が起こる
か否かを効果的に予測し、どちらの状態が起こつ
たかをシステムに通知するための、浮動小数点指
数計算と並行して働く独特の論理装置を用いる。 即ち、指数計算の間の比較的速い時期にオーバ
ーフローおよびアンダーフローを検出するため、
指数値の完全な加算を行なつた後にオーバーフロ
ーおよびアンダーフロー状態を検出する代りに、
本発明によるシステムは、最終的な指数計算と並
行して作用して、その最終的な指数計算にオーバ
ーフローまたはアンダーフロー状態が存在するか
否かを実際に予測するオーバーフロー／アンダー
フロー論理装置を用いる。好適な実施例では、そ
のような論理装置オーバーフローやアンダーフロ
ー状態が存在するという指示をシステムに与える
信号を発生するための関連の論理とともに特別な
加算ステージを１つ使用する。 第３に、本発明は、乗除算の間のオペランドの
拡張のための簡単な技術を与えるために、あまり
複雑でないプログラム可能アレー論理装置および
加算ステージを用いた単純化された演算ユニツト
拡張論理装置を使用する。 即ち、このシステムは、乗除算において必要な
拡張ビツトを計算するための、プログラム可能ア
レー論理装置と４ビツト加算装置が組み合わせて
用いられる、単純化された技術を用いる。 (2) 実施例の説明 本発明は添付の図面を参照しながらさらに詳細
に記述される。 (イ) 「丸め」技術の説明 ここに開示されている発明はRasala等によ
り1980年４月25日に出願された米国特許出願第
143561号に開示されたような特定のデータ処理
システムと関連して最もよく説明できる。そこ
で用いられている演算論理装置（ALU）の概
略的なブロツク図は上記出願の第１５４図に示
されるが、本願では第１図として示される。本
発明を理解するために必要な詳細な論理図は第
２図乃至第５図、第７および第８図に示され
る。そのようなシステムでの計算は、32ビツト
の仮数計算にとつて通例であるように、４ビツ
トのマイクロプロセツサ・スライス論理装置１
０Ａ―１０Ｈにより示すような４ビツトのスラ
イスにおいて行なわれる。２つの４ビツトの値
が処理され、その結果に１ビツトの桁上げ値が
加算されて４ビツトの出力（DS出力）が発生
される。したがつて、スライス装置は次に示す
ような４ビツト・スライスとして形成される丸
められていない浮動小数点計算結果を生成す
る。

【表】 〓

Claims (1)

1. 【特許請求の範囲】 １ データ処理システムにおいて、浮動小数点演
   算結果の偏りのない丸めを要求する浮動小数点演
   算を実行するための演算論理装置であつて、 複数のビツト・グループから成る丸められてい
   ない浮動小数点計算結果を計算する装置を備え、
   第１の選択された数の前記ビツト・グループは丸
   められた浮動小数点計算結果を形成するために用
   いられ、第２の選択された数の前記ビツト・グル
   ープは前記丸められた結果に対する丸めビツトを
   決定するため用いられ、 前記丸められていない浮動小数点計算結果の前
   記ビツト・グループの選択されたものへの挿入の
   ため、前記丸められていない浮動小数点計算結果
   の計算とほぼ同時にけた上げビツトを発生する複
   数のルツク・アヘツド論理装置、 前記丸められていない浮動小数点計算結果の前
   記第２の選択された数のビツト・グループに応答
   して前記丸めビツトを決定する装置を備え、 前記ルツク・アヘツド論理装置の選択されたも
   のの一部分は前記丸められた浮動小数点計算結果
   を発生するため、前記第１の選択された数のビツ
   ト・グループの最下位のビツト・グループへの前
   記丸めビツトの挿入を前記第１の選択された数の
   ビツト・グループの残りのビツト・グループへの
   けた上げビツトの挿入とほぼ同時に行うため前記
   丸めビツトに応答することを特徴とするデータ処
   理システム。 ２ 前記丸めビツト決定装置は前記第２の選択さ
   れた数のビツト・グループに応答してデコードさ
   れたビツトを発生する装置と、前記デコードされ
   たビツトに応答して前記丸めビツトを発生し、前
   記丸めビツトを前記ルツク・アヘツド論理装置の
   前記選択されたものの前記部分に供給する付勢論
   理装置を備えることを特徴とする第１項記載のデ
   ータ処理システム。 ３ 前記丸められていない浮動小数点計算結果
   は、前記丸められた浮動小数点計算結果を形成す
   るため用いられるビツト０―２３として表示され
   た24ビツトと、前記丸めビツトを決定するため用
   いられるビツト２４―３１として表示された８ビ
   ツトを含むビツト０〜３１として表示された32ビ
   ツトから成ることを特徴とする第１項または第２
   項記載のデータ処理システム。 ４ 前記丸められていない浮動小数点計算結果は
   ８個の４ビツト・グループを有し、前記丸められ
   た浮動小数点計算結果は６個の４ビツト・グルー
   プを有し、前記丸めビツト決定ビツトは２個の４
   ビツト・グループを有することを特徴とする第３
   項記載のデータ処理システム。 ５ 前記けた上げビツトはそれぞれ前記丸められ
   ていない浮動小数点計算結果のビツト３，７，１
   １，１５，１９，２３および２７への挿入のため
   けた上げビツトCRY４，CRY８，CRY１２，
   CRY１６，CRY２０，CRY２４およびCRY２
   ８として形成され、前記丸めビツトは前記丸めら
   れた浮動小数点計算結果を形成するためビツト２
   ３へCRY２４として挿入されることを特徴とす
   る第４項記載のデータ処理システム。 ６ 丸められた浮動小数点計算結果を形成するた
   め用いられる第１の部分と、前記丸められた浮動
   小数点計算結果において使用される丸めビツトを
   決定するため用いられる第２の部分から成る丸め
   られていない浮動小数点計算結果を計算するこ
   と、 前記丸められていない浮動小数点計算結果の前
   記第２の部分から前記丸めビツトを決定するこ
   と、 丸められた浮動小数点計算結果を発生するた
   め、前記丸められていない浮動小数点計算結果の
   計算とほぼ同時に、前記丸めビツトを前記丸めら
   れていない浮動小数点計算結果の前記第１の部分
   の最下位ビツトにおいてけた上げビツトとして直
   接挿入することから成る浮動小数点演算結果の偏
   りのない丸めを実施するための方法。 ７ 前記丸められていない浮動小数点計算結果の
   計算とほぼ同時にその選択されたビツトにおける
   挿入のため、複数のけた上げビツトを計算するこ
   とをさらに含み、前記丸めビツトの挿入は前記丸
   められていない浮動小数点計算結果の前記第１の
   部分の選択されたビツトにおける前記複数のけた
   上げビツトの挿入とほぼ同時に成されることを特
   徴とする第６項記載の方法。 ８ 前記丸められていない浮動小数点計算結果は
   ビツト０―３１として表示された32ビツトを有し
   その前記第１の部分はビツト０―２３として表示
   された24ビツトを有し、その前記第２の部分はビ
   ツト２４―３１として表示された８ビツトを有
   し、前記丸めビツトは前記丸められた浮動小数点
   計算結果を形成するため前記第１の部分のビツト
   ２３に挿入されることを特徴とする第６項または
   第７項記載の方法。 ９ データ処理システムにおいて、算術演算装置
   が一対の指数オペランドに作用して１つの演算指
   数結果を与える装置を備え、前記オペランドの１
   つは、オーバーフローまたはアンダーフロー状態
   が全く存在しない中間域、オーバーフローまたは
   アンダーフロー状態が存在する上方または下方域
   またはオーバーフローまたはアンダーフロー状態
   が前記指数オペランドの他方の値に依存する横断
   域に存在することができる値を有し、前記算術演
   算装置はさらに、 最終の演算指数結果の計算と並行して、最初の
   指数値が前記域のどれに存在するかを検出するた
   め作用する装置を備えたことを特徴とするデータ
   処理システム。 １０ 前記検出する装置は、 前記オペランドの１つに応答して一対の第１の
   指数指示ビツトを発生する装置、 前記１つのオペランドの第２の選択されたビツ
   トに応答して第３の指数指示ビツトを発生する装
   置、 前記１つのオペランドの第１の選択されたビツ
   トと前記オペランドの他方の選択されたビツトに
   応答して第２の指数指示ビツトを発生する他の装
   置、 前記第１の指数指示ビツトの状態と、前記第２
   の指数指示ビツトと、前記第３の指数指示ビツト
   と、前記他方のオペランドの選択された１ビツト
   状態に応答して、前記最終の演算指数結果にオー
   バーフロー状態が存在するとき第１の指示を発生
   し、アンダーフロー状態が存在するとき第２の指
   示を発生する装置を備えることを特徴とする第９
   項記載のデータ処理システム。 １１ 前記他の装置は加算論理装置であることを
   特徴とする第１０項記載のデータ処理システム。 １２ 前記指数オペランドはそれぞれ８ビツトか
   ら成り、前記演算指数結果を与える前記装置は２
   個の４ビツト・スライス論理装置を含み、前記加
   算論理装置は４ビツト加算器であることを特徴と
   する第１１項記載のデータ処理システム。 １３ 前記第９項記載のデータ処理システムであ
   つて、最終の演算指数結果の計算と並行して作用
   してオーバーフローまたはアンダーフロー状態が
   存在するかどうかを示す信号を前記システムに対
   して発生する装置をさらに備えることを特徴とす
   るデータ処理システム。 １４ 前記指示信号発生装置は、 前記１つのオペランドの第１の選択されたビツ
   トと、前記オペランドの他方の選択されたビツト
   に応答して第１の指数指示ビツトを発生する装
   置、 前記１つのオペランドの前記第２の選択された
   ビツトに応答して第２の指数指示ビツトを発生す
   る装置、 前記１つのオペランドの一対の選択されたビツ
   トの状態と、前記第１の指数指示ビツトの状態と
   前記第２の指数指示ビツトの状態と、前記オペラ
   ンドの他方の選択されたビツトの状態に応答して
   前記指示信号を発生する装置を備えることを特徴
   とする第１３項記載のデータ処理システム。 １５ 前記最終の演算指数結果は＋128から−129
   の値の範囲に存在し、前記結果が加算、減算およ
   び乗算演算に対して＋64から＋126の範囲に、除
   算演算に対して＋64から＋128の範囲に入るとき
   オーバーフロー状態が存在し、前記結果が加算、
   減算または除算演算に対して−64から−127の範
   囲に、乗算演算に対して−64から−129の範囲に
   入るときアンダーフロー状態が存在することを特
   徴とする第９項乃至第１３項のいずれか１項記載
   のデータ処理システム。 １６ 複数の計算サイクルを必要とする乗算また
   は除算演算を実行する演算装置を有するデータ処
   理システムにおいて、前記サイクルの各々はその
   結果が選択された数のビツトだけ拡張されること
   を要求し、前記演算装置は、 実行されている計算の選択された特徴を識別す
   る選択されたビツトに応答してオペランド拡張ビ
   ツトを発生するプログラム可能アレー論理装置、 前記オペランド拡張ビツトに応答して、そのと
   きの計算サイクルの間計算結果を拡張するため前
   記選択された数の拡張ビツトを発生する他の論理
   装置を備えることを特徴とするデータ処理システ
   ム。 １７ 複数の計算サイクルを必要とする乗算演算
   を実行する演算装置を有するデータ処理システム
   において、前記サイクルの各々は部分積オペラン
   ドおよび被乗数オペランドの符号または零拡張を
   要求し、前記演算装置は、 それぞれ各オペランドの最上位ビツトを表わす
   ２個の選択されたビツトと、そのときのサイクル
   が符号拡張されるかまたは零拡張されるのかを識
   別する１個の選択されたビツトと、そのときの乗
   算サイクルが最初の乗算サイクルかまたはそれ以
   外の他の乗算サイクルかを識別する１個の選択さ
   れたビツトと、そのときのサイクルが加算または
   減算演算を要求するかどうかを識別する１個の選
   択されたビツトと、前記そのときのサイクルにお
   ける前記被乗数の形式を識別する一対の選択され
   たビツトに応答する、複数の拡張ビツトを発生す
   るプログラム可能アレー論理装置、 前記拡張ビツトに応答して、そのときの乗算サ
   イクルの間部分積結果を拡張するため複数の拡張
   ビツトを発生する他の論理装置を備えることを特
   徴とするデータ処理システム。 １８ 前記論理装置は一対の拡張ビツトを発生す
   ることを特徴とする第１７項記載のデータ処理シ
   ステム。 １９ 前記乗算演算は各乗算サイクルの間部分積
   結果を発生するため32ビツトのオペランドを用
   い、前記他の論理装置は34ビツトの結果を発生す
   るため２個の拡張ビツトを発生することを特徴と
   する第１７項または第１８項記載のダデータ処理
   システム。 ２０ 前記被乗数は±０、±被乗数または±２×
   被乗数の形式であることができることを特徴とす
   る第１９項記載のデータ処理システム。 ２１ 前記乗算演算は各乗算サイクルの間部分積
   結果を発生するため64ビツトのオペランドを用
   い、前記他の論理装置は66ビツトの結果を与える
   ため２個の拡張ビツトを発生することを特徴とす
   る第１７項または第１８項記載のデータ処理シス
   テム。 ２２ 複数の計算サイクルを必要とする除算演算
   を実行する演算装置を有するデータ処理システム
   において、前記サイクルの各々は被除数オペラン
   ドの拡張を要求し、前記演算装置は、 そのときの除算サイクルにおいて、前の除算サ
   イクルの結果の第１の選択されたビツトと、その
   ときの除算サイクルのため加算または減算演算が
   要求されるかどうかを識別する第２の選択された
   ビツトに応答して複数の拡張ビツトを発生するプ
   ログラム可能アレー論理装置、 前記拡張ビツトに応答して、そのときの除算サ
   イクルの間商のビツトを発生する他の論理装置を
   備えることを特徴とするデータ処理システム。 ２３ 前記除算演算は各除算サイクルの間前記商
   のビツトを発生するため32ビツトのオペランドを
   用いることを特徴とする第２２項記載のデータ処
   理システム。 ２４ 前記第１の選択されたビツトは前の除算サ
   イクルの結果の最上位ビツトであることを特徴と
   する第２３項記載のデータ処理システム。 ２５ 前記除算演算は各除算サイクルの間前記商
   のビツトを発生するため64ビツトのオペランドを
   用いることを特徴とする第２２項記載のデータ処
   理システム。