JPH02306355A - バスロックシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の分野〉 本発明は、プロセッザインタロックを有する多重プロセ
ッサ計算装置に関し、特に、排他ロックへの公平アクセ
スを有する計算装置に関する。

〈発明の背禁〉 多重プロセッサシステムは、一時に１個のプロセッサに
保護資源への排他的アクセスを許す方法を必要とする。

バスベースの多重プロセッサにおいて、ＭＷな接近は、
システムバスのプロトコルを増大させることになる。こ
の接近は、システムバスがプロセッサ間での指定法（命
令セットによる指定コマンドの表現のみを必要とする）
を既に有しなければならないので１周知である。

このバスアクセス技術の一例は、「成功した」プロセッ
サがバスアクセスを終了するまで他の全てのバス動作を
停止するのを可能とすることである。この手法は、相互
排除の基礎を与えることを確実にする。しかし、全ての
バス動作を禁止することにおいて、この手法は、システ
ム効率を著しく低下させる虞がある。これは、指定が凍
結されている間、動作のうち最も簡単なもの１例えば、
「検査およびセット」のみを許すことにより若干補信す
ることができる。この手法の他の欠点は。

一時に１個のロックしか存在し得ないことである。

より高級なロック技術においては、バス指定プロトコル
が、一旦、確保されると他のプロセッサが獲得できない
「ロック」資源へのアクセスを一時に１個の競争者にの
み許す手段としてのみ使用される。換言すれば、バス指
定メカニズムは、資源ロックへの戸口に過ぎないから、
実際には、各ロックが別々の代表資源を確保する複数の
ロックが生じる虞がある。

一時に１個のプロセッサのみによって保持されつるシス
テムバスロックがなければならないとすれば、当然の問
題は、ロック獲得競争における公平さをどのようにして
確保するかである。１つの方法は、バスの第１位指定方
法の基本的公平さによることである。しかし、この手法
は、２つの欠陥を有する。第１の欠陥は、バスを確保す
ることが必ずしもロック確保を保証し得ないことである
。

これは、ロック獲得再試行においても相当のパスタイム
が浪費される結果となる。第２の欠陥は、バスロック保
持Ｍ間が多数のバス指定サイクルに渡る可能性があるの
で、第１位バス指定７０１・コルが提供しうる公平保証
の全てが失われてしまったことである。これら２つの問
題を解決する１つの方法は、ランダムおよびに数的再試
行を使用することである。

〈発明の要約〉 本発明の方法および装置は、システムバスど称される。

メモリへの共通路」二における相互排除ロック（ＭＵＴ
ＥＸ）への確定的公平アクセスを有する多重プロセッサ
システムを提供する。

上述の通り５本発明のプロトコルは、確定的である１本
発明のプロトコルは、ロックが保持されている間、ブロ
モ・１すがバスを要求するのを禁止するだけで、ロック
獲得再試行時のバス帯域幅を回避する０本発明プロトコ
ルは、先の口・７り保持者が後のロック要求者に服従す
るように要求することにより、ロック獲得における公平
さを達成する。後のロック要求者に対する服従により、
いずれの１個のプロセッサも他のプロセッサに機会を許
すことなくバスロックを繰返して獲得することがないよ
うに保証される。

く実！ｆｆｉ例〉 第１図に示されているように、システムバス５８の２個
の信号は、プロセッサ５２．５４および５６がアクセス
する全ての相互排除口・７りにあてられる。ロック保持
と称されるリード６４上の第１信号は。これと関連する
相互排除ロックが保持されると、常に表明される（ＰＡ
えば、素子７２によって）、ロック要求と称されるリー
ド６２上の第２信号は、典型的には、これと関連する相
互排除ロックを現時点で保持しない、上記プロセッサ５
２．５４および５６のうち１個が関連する相互ｕ１除ロ
ックを望む場合に、常に、表明される。信号は、プロセ
ッサ５２．５４および５６の各】個によって論理的また
は直接に結合され駆動される外観を呈する。相互排除ロ
ックを開始するのに使用される免除命令コード技術は、
本願と同時に出願された１発明の名称「最小単位コンピ
ュータ動作期間中のバスロック方法および装置」の米国
特許出願ＡＰＯＬＬ−１０６ＸＸに記載されており、こ
の記載は、この引用により本願明ｍ書に組入れられる。

信号のプロトコルによれば、例えば、プロセッサ５２が
相互排除ロックを確保する、ことを望み、これと関連す
るロック保持信号およびロック要求信号が表明されない
場合は、常に、プロセッサ５２がバスを指定する唯一の
ユニットである。

プロセッサ５２がバスを確保し、ロック保持信号が未だ
表明されない場合には、プロセッサ５２は、素子７４に
よってロック保持信号を表明することができ、これによ
り、プロセッサ５２が現時点でロックの排他的深持者と
して保証されうる。プロセッサ５２が一旦ロツク保持な
表明すると、１０セ・ツサ５２は、その素子７２にロッ
ク要求を表明撤回させるとともにアドレス　データ転送
素子７８およびアドレス・データリード６０を通しての
命令交換に関するデータの処理を開始させなければなら
ない。極めて重層したバス指定プロトコルを有する具体
例においては、他のプロセッサがバス獲得に成功するの
を止めるのに遅すぎるーのプロセッサによるロック獲得
の報告に終る虞がある。

この場合には、成功したプロセッサは、バス獲得に成功
した後、表明されたロック保持信号を認めて「不意打ち
」される虞がある。この重層プロトコル環境においては
、プロセッサは、あたかも、最初の試行が全く生じなか
ったかのように支援し再試行する命令および実行論理を
内蔵するという問題がある。このようなプロセッサの論
理および技術は、１９８８年１０月１８日に出願された
。

発明の名称「中央処理装置条件コード方法および装置」
の係属中の米国特許出願ＡＰＯＬＬ−１０７××、およ
び、１９８８年ｌＯ月１９日に出願された１発明の名称
「命令バイブライン深さの誤組合せを生じたパイプライ
ンプロセッサにおける例外処理方法および装置」の係属
中の米国特許出願ＡＰＯＬＬ−１０９ＸＸに詳細に記載
されている。これらの記載は、この引例により本願明細
書に組入れられる０本発明は、ロッキングプロセッサ以
外の全てのロック競争者がロック保持の表明を認め、指
定ビットを撤回することが確定するまでバス指定を禁止
するロッキングプロセッサを有することによって、上記
の問題を回避する。

上記プロトコルによれば、プロセッサが相互排除ロック
を確保することを望み、これと関連するロック保持信号
が表明撤回され、素子７６によってロック要求信号が表
明され、または、タスクに割当てられた場合は、常に、
行われる動作は、ロック要求が中断されることなく表明
されていた時間内において、プロセッサが先にロックを
保持したか否かによる。プロセッサが先にロックを保持
しなかった場合は、該プロセッサは、さらにバス指定に
進むことができ、かつ、ロック要求信号を表明すべきで
ある。プロセッサは、ロック確保、すなわち、ロック保
持の表明に成功するまで、ロック要求を表明し続けるべ
きである。しかし、ロック要求表明期間内に、プロセッ
サがロックを保持すれば、ロック要求信号が表明撤回さ
れるまで、該プロセッサは、バス指定を控えなければな
らない。

また、プロセッサ５２が、例えば、Ｒ小単位動作中に相
互排除ロックを確保することを望み、これと関連するロ
ック保持信号が表明された場合は。

常に、プロセッサ５２は、バス要求３控える。次いで、
ロック要求信号が表明されない場合、または、ロック要
求が中断することなく表明されていた時間内に、プロセ
ッサ５２が先にロックを保持しなかった場合は、プロセ
ッサ５２は、これと関連するロック要求を表明し、該プ
ロセッサ５２がロック獲得に成功するか、または、ロッ
ク獲得に利益を失うまで、ロック要求を表明し続ける０
次いで、ロック要求信号が表明され、ロック要求信号が
中断することなく表明されていた時間内に。

プロセッサ５２が先にロックを獲得した場合には、プロ
セッサ５２は、ロック要求信号が再び表明撤回されるま
て゛、待機する。プロセッサ５２は、この表明撤回時に
、ロック獲得を争うことができる１相互排除ロツクを解
除することを望むプロセッサは、これと関連するロック
保持信号を表明撤回するだけで、いつでも相互排除ロッ
クを解除することができる。バイブライン制御バスプロ
トコルを有する他の実施例においては５メモリ動作の使
用中再試行に終る虞が強い。このような環境において、
アンロックがメモリ６６のトランザクシコンに付随する
ように意図さノ１でいる場合には、ロック保持信号は、
メモリ動作が完了するか、または、失敗するかが確定す
るまで、表明撤回されるべきでない。

本発明は、デッドロック回避のため採られる複数のステ
ップを提供する。同一プロセッサによる。

入れ子にされた同一ロックの獲得は、単に進行すること
ができる０丈な、１個のプロセッサが多数のロックの獲
得に成功する場合には、これらのロックに関する全体（
または、特定）順序が存在するべきであり、したがって
、これらのロックは。

常に、厳しくこの順序に従って獲得さｉるべきである。

また、プロセッサが現時点でロックを保持している場合
には、このプロセッサは、ロック期間制限タイマを起動
させるべきである。ロックが解除される前にタイマが終
了した場合には、全てのロックは、自動的に放棄される
べきであり、保有プロセッサの動作は、自動的に中断さ
れるべきである。タイマのＭ間は１、ロックすなは複数
の連続したロックが正常動作中のシステム中に保持され
うる最長時間の複数倍に設定されるべきである。

第２図に示されているように、バスインタフェイスの指
定ブロックおよびロック制御ブロックは、システムバス
５８およびプロセッサの局所的要求発生論理回路７３の
両方に付随している０局所的要求発生論理回路により出
方される。または、受入れられる信号の簡単な用語解は
以下の通りである。

「ロック需要Ｊ　（ＮＥＥＤ　　ＬＯＣＫ）は、サービ
スと受けるものとして読込Ｊれな次のプロセッサがバス
ロックの獲得を要求することを識別するなめに表明され
る。

［ロック保持確認Ｊ　　（ＣＯＮＦＩＲＭ　　ＬＯＣＫ
　　ＨＥＬＤ）は、プロセッサの生じたばかりの［読込
み、および、口・／り」がバス上で正当に確認されたこ
とと識別するために表明される。

［ロック解除、（ＲＥＬＥＡＳＥ　　ＬＯＣＫ）は、プ
ロセッサがバスロックの放棄を望む場合に表明される。

プロセッサは、［読込み、および。

アンロック」もしくは［書込み、および、アンロック］
動作がバス上で正当に確認された場合に、バスロックを
放棄するように決定する。プロセッサは、例えば、休止
期間中のロック保持のような局所的誤りが存在していた
場合にも、バスロックを放棄するように決定してもよい
。

「指定成功Ｊ　（ＡＲ，Ｂ　　ＷＩＮ）は、ブロモ・ソ
サがバス５８上で転送する権利を与えられた時、バス指
定論理回路によって表明される。

「ミックスファＪ　　（ＭＹＸＦＥＲ＞は、アト１／ス
またはデータ転送が進行中に、バスインターフェイスの
アドレス／データ転送論理回路７８にＪ：つて表明され
る。

「バス需要Ｊ　（ＮＥＥＤ　　Ｂｕｓ）は、保留中およ
びサービスを受けていないプロセッサの読込み、または
、書込みが存在する場合に、プロセッサによって表明さ
れる。

「バス需要予定Ｊ（ＷＩＬＬ〜ＮＥＥＤ　　ＢＬＪＳ）
は、次のサイクルに保留中およびサービスを受けていな
い読込み、または、書込みが存在する予定の時、プロセ
ッサによって表明される。サービスに対する需要の先回
り警告により、バス要求信号の早期表明が可能となる。

［多重サイクル禁止Ｊ　（ＭＵＬＴＩＣＹＣＩＮ）（Ｉ
ＢＩＴ）は、継続し中断しないバスの使用と要求する要
求が進行中の場合、アトｌ／ス／データ転送論理回路に
より表明される。

また、第２図に示されているように、ロッキングおよび
指定プロトコルには、多くのバス＄制御信号が存在する
。用語解は、以下の通りである６［ロック要求Ｊ　（Ｌ
ＯＣＫ　　ＲＥＱＬＪＥＳＴ）−（６２）は、プロセッ
サがバスロックへのアクセスを望み公平さ理由によりロ
ック獲得を妨げられていない時に、該ブロモ・ノザによ
り表明される。

「ロック保持Ｊ　　（＋、ＯＣＫ　　ＨＥＬＤ）　　　
（６４）は、プロセッサがバスロックを保持する時、該
プロセッサにより表明される。

ＢＨ３−、ＢＨ３−、Ｂｒ（１−およびＢＲＯ−（６１
）は、４個のプロセッサと接続する４本のバス要求ライ
ンである。

［指定禁止−ＢＪ　　（ＡＲＢ　　ＩＮＨＩＢＩＴ−Ｂ
）　−（６３Ｂ）は、Ｂレベルのバス要求者がバス指定
を禁止されるべき場合に表明される。

［指定禁止−ＡＪ　（ＡＲ，Ｂ　　ＩＮＨＩＢＩＴ−Ａ
−（６３Ａ）は、Ａレベルのバス要求者がバス指定を禁
止されるべき場合に表明される。

「ロック指定可能Ｊ　　（＋＝ＯＣＫ　　Ａｒ（Ｂ　　
ＥＮＡＢ）信号は、ロック獲得および要求ブロック２０
２　＜７２＞によってバス指定ブロック（７５）へ表明
され駆動され、プロセッサ（５２）の要求が進行しても
よいことを指摘する。

上記ロック獲得および要求ブロックは、第３図に訂細に
示されている。バス制御信号「ロック要求」および「ロ
ック保持Ｊを駆動し解釈する４個の状態素子２５０，２
５２．２５４および２５６が存在する。プロセッサがバ
スロックを要求する時、該プロセッサは、「ロック需要
」信号を表明することによりロック需要を指摘する。「
ロック需要」がゲート２５８において状態素子２５２に
より状態素子２５０をセットすることを禁止されていな
い場合には、「ロック需要」は、状態素子２５０をセッ
トする。状態素子２５０がセットされた場合、ゲート２
６０は、オーブンコレクタ信号「ロック要求」をバック
ブレーン上に駆動する。

「ロック需要」は、正しい時に要求が撤回されるように
、プロセッサがバスへのアクセスを許された時、見掛は
上、表明撤回される。状態素子２５２は、「ロック要求
−」が中断することなく表明されていた時間内に、本プ
ロセッサが一旦バスロックを保持した場合に、「ロック
要求−」の表明を禁止し、バスロックの獲得における公
平さの基礎を提供する。［ロック服従Ｊ　（ＬＯＣＫ　
　ＤＥＦＥＲ）は、本プロセッサが「ロック要求−」信
号を表明するのを禁止し、次の段落に記載するように、
本プロセッサがバスを獲得するのを禁止する。状態素子
２５２中に記録された５この「ロック服従」状況は、「
ロック保持確認」信号がゲート２６２に入力された時、
セットされる。ゲート２６２は、また、状！３素子２５
４によるロック保持の本プロセッサによる表明期間中、
および／または、外部の「ロック要求−」信号の中断の
ない表明期間中ロック服従状況を持続させる。オーブン
コレクタの信号「ロック保持−」は、状態素子２５４が
セットされた場合は、常に、ゲート２６４によって駆動
される。状態素子２５４は、プロセッサにバスが与えら
れ（すなわち、「ロック獲得」が表明され）、プロセッ
サがバスを需要するくすなわち、「ロック需要」が表明
される）場合５セツトされる。ゲート２６６がこれご確
定する。

ゲート２６６は、また、「ロック解除」信号がプロセッ
サから入力されるまで５０ツク保持を持続する。状態素
子２５６は、他のプロセッサによるアクセスに対してバ
スがロックされる場合、常に、セットされる。ゲート２
６８は、「ロック保持−」信号が表明され、局所的ロッ
ク保持状態素子２５４がセットされないことな注釈する
ことにより、状態素子２５６の上記状況を確定する。状
態素子２５６がセットされた場合、ロックを獲得したプ
ロセッサの読込みは、進行が許されない、この確定は、
ゲート２７０および２７２の組合せによってなされ、「
ロック指定可能」信号としてバス指定論理回路に入力さ
れる。「ロック指定可能」は、プロセッサがバスロック
を需要しない（すなわち。

「ロック需要」が表明撤回される）時、常に、セ・１ト
される。他の実施例として、「ロック指定可能」は、バ
スがロックされず（すなわち、状態素子２５６がセット
されず）、ゲート２７２に従って、２個の状態のいずれ
かが有効な場合、セットされる。第１状懸は、単に本プ
ロセッサが既にバスロックを保持する（すなわち、状態
素子２５４がセットされた）ことである、第２状態は、
効果においてロック獲得公平さの差が全くない（ずなわ
ち、状態素子２５２により駆動される「ロック服従」が
表明されない）ことである。

上記バス指定および要求ブロックは、第４図に詳しく示
されている３ｍ単化のために、このバス指定および要求
ブロックは、プロセッサがあたかも固定的にバス要求レ
ベル３に付属するかのように描かれている。実際の具体
化においては、付加的論理回路は、プロセッサがいずれ
のレベルにおいても要求するのを可能とするように存在
し、第４図の詳細に従って提供できる。また、現時点で
の具体例においては、４個の要求者のみを支持するが、
この数に、基本的制約は、存在せず、この数は、多くて
ら少なくてもよい。以下の記載において、「Ｂレベル要
求者」および［プロセッサ（５２，５４，５６）Ｊは同
義語と判断されるべきである。しかし、他の具体例にお
いては、このように判断する必要がない。

第４図において、５個の状態素子３００，３０２．３０
４．３０６および３０８が存在し、これらの状態素子３
００，３０２，３０４，３０６および３０８は、５個の
バス制御ｆス号６１．ＢＲ３−，ＢＲ２−、ＢＲ−１，
ＢＲＯ−および［指定禁止Ｂ−Ｊを駆動し解釈する。状
態素子３００は。

バス要求フリップフロップである。状態素子３０２．３
０４および３０６は、本プロセッサの公平性差アルゴリ
ズムに使用される他のプロセッサのバス要求信号の状態
をスナップシＪッ卜する。状態素子３０８は、本プロセ
ッサがバスの不行使保有者であるかどうかを記録する。

ゲート３２０，３２２．３２４および３２６は。

上記４個のプロセッサのうちの１個が次のサイクルにお
いてバスを確保するとすれば、これを確定する。ｒＢＲ
ｏ成功」は、より高い優先順位の要求（ＢＲ３，ＢＲ２
およびＢＲＩ）の全てが表明されず、かつ、Ｂレベル要
求指定が禁止されない（すなわち、指定禁止Ｂが表明さ
れない）場合、ゲート３２６によって表明される。同様
に、「ＢＲ１成功」は、ゲート３２４によって表明され
、ｒＢＲ２成功」は、ゲート３２２によって表明され＋
　　ｒＢＲ３成功」は、ゲート３２０によって表明され
る。「指定禁止Ｂ」が表明された場合には、要求レベル
３と関係するプロセッサのみがバス獲得に成功できない
。［指定禁止Ｂ−Ｊは、２個の理由のうち］個により１
本プロセッサまたは他のプロセッサによりバス上に表明
される。第１の理由は、現時点での転送が複数個の中断
されないバスサイクルを要求することである。この場合
、「指定禁止Ｂ−Ｊおよび「指定禁止Ａ−」は、アドレ
ス／データ転送ブロック７８によって駆動され、バスに
対する全ての新たな指定を保留する。

第２の理由は、Ａレベル要求者がバスへのアクセスを望
むことである。Ａレベル素子がバスを要求した場合には
、バスインターフェイスも、［指定禁止Ｂ−Ｊ信号を駆
動することにより、全てのＢレベル素子の指定を保留し
なければならない、このようにして、Ａレベル素子は、
Ｂレベル素子に対する全体的優先順位が保証される。

上記バス要求フリップフロップ３００は、プロセッサが
バスの使用を望み（すなわち、「バス需要予定」が表明
される）、プロセッサが未だバスの使用を確保せず（す
なわち、「指定成功」が表明されない＞、ｆｔ！１の３
個のプロセッサのいずれにも服従していない場合に、セ
ットされる。この諸事象の組合せは、ゲート３１０によ
って確定される。フリップフロップ３００が一旦セット
されると、ゲート３１２は、他のプロセッサも指定を決
定しうるように、条件にかかわりなくバス信号ＢＲ３−
を駆動する。バス要求差は、ゲート３１４゜３１６また
は３１８により駆動される３個の信号が表明された場合
に、現れる。概念的には、これらのゲート３１４．３１
６および３１８は、関連のバス要求信号が現時点で表明
され、バス要求者が次にサービスを受けられない場合、
または、本プロセッサが最後にバス上を転送され、その
時以来、何らのサービスも与えられていなかった場合に
おいて、関連のバス要求信号が表明されなかった場合に
表明される。特に、例えば、ゲート３］４は、ＢＲ２が
表明され、かつ、ＢＲ２が次のサイクルにおいてバスと
与えられない（すなわち。

ｒＢＲ２成功」が表明されず）、２個の条件のうち１つ
が有効な場合に表明される。第１条件は、現時点のパス
ザイクルが本プロセッサにより保有される（すなわち、
「ミックスファＪが表明される）ことである、第２条件
は、状態素子３０２がセットされることである。状態素
子３０２は、表明されたｒＢＲ２Ｊおよび表明されない
ｒＢＲ２成功」の状態が本プロセッサによる直前のバス
操作時に真であった場合にセソｔ・される。この諸条件
の組合せは、一のプロセッサ以外の他の全てのプロセッ
サが連続して２回バスを獲得する機会を有していなけれ
ば、一のプロセッサも連続して２回バスを獲得すること
がないのを保証する。

「現時点での保有者」である状態素子３０８は。

本プロセッサがバス上の直前の転送者である場合にセッ
トされ、他の一のＢレベル要求者がバスを獲得するまで
セットされ続ける。特に、ゲート３２８は、状態素子３
０８がすでにセットされるか、または、現時点での転送
が本ブロセ・ｌすに反しくゲート３３３により決定され
る）、他のプロセッサがいずれも次のサイクルにおいて
バスと獲得しない場合に、状耶素子３０８がセットされ
るのを可能とする。他のプロセッサは、「指定禁止Ｂ」
が表明されるか、または、他のプロセッサがいずれもバ
スを要求していないかのいずれかの理由により、バスを
獲得できない、これらの事象は、ゲート３３０において
、ゲート３３２が他のＢレベルの要求者の不在を検出す
ることと結合される。

最後に、「指定成功」は、本プロセッサに次のサイクル
におけるバスへのアクセスが与えられた場合に表明され
る。ゲー）−３３６は、ロック獲得が存在し、要求ブロ
ック７４および７２が「ロック指定可能」信号と駆動し
１本プロセッサが他の手段でバスを与えられた場合に信
号を駆動する。

この制限により、一のプロセッサがロック獲得をも要求
する場合に、このプロセッサは、ロックされたバスへの
アクセスをうる。二とができない、ゲート３３４は、本
プロセッサが他の手段でバスを与えられるか否かを決定
する９本プロセッサは。

２個の理由によりバスを獲得しうる。第１の場合におい
て１本１０セツサは、バスが需要され（バス需要）。関
連のバス要求ラインが表明され（ＢＦ２）、バス優先順
位決定論理回路がより高い優先順位の要求者が存在しな
いことを告げた（ＢＲ３成功）場合に、バスを与えられ
る。第２状況は、不行使保有者を有する場合である。再
び、バスは、需要されなければならないしく「バス需要
」）、「指定禁止Ｂ」は、必要がない、実際１本プロセ
ッサは、ゲート３２８によってずでに決定された不行使
保有者である。ゲート３３４は、これら全ての事象を結
合する。

バス指定およびバス構造に関する池の詳細は、本願と同
時に出願された、発明の名称［不行使保有者加速付準公
平バス指定スキーマ」の米国特許比！ＱＡＰＯＬＬ−１
１２ＸＸに開示されている。

また、当業者によってなされる、上記実施例の変形例お
よび代替例は、本発明の範囲に属するものと判断され、
特許請求の範囲以外によってはル１限されるべきでない
。

【図面の簡単な説明】

第１図は、共通メモリへのアクセス用バスに接続されな
複数台のプロセッサを含む一実施例のブロック線図であ
る。第２図は、バスインターフェイスのロック獲得ブロ
ックおよびバス指定ブロックの相互接続関係の一実施例
を示すブロック線図である。第３図は、第１図および第
２図の実施例におけるロック獲得ブロック７４およびロ
ック要求ブロック７２の詳細を示すスキーマ線図である
。 第４図は、第１図および第２図の実施例のバスインター
フェイスのバス指定ブロック７５の詳細図である。 手続を汀正狽：（方式） （特許庁審査官　殿　） １、事件の表示 平成１年特　許願第２７５７５３号 ２、発明の名称 パスロックシステム ３、補正をする者 事件との関係　　特許出願人 名　称　　アボロ・コンピューター・インコーホレーテ
ッド４、代理人 住　所　　東京都港区南青山−丁目１番１号５、補正命
令の日付（） （発送日）平成　２年　２月２７日 ６、補正の対象 願　　書

Claims (1)

1. 【特許請求の範囲】 １）バス、複数個のアクセス要求ユニット、および、バ
   スに接続された少なくとも１個の要求資源を有するコン
   ピュータシステムに使用するためのバスロックシステム
   であって、 各アクセス要求ユニット内に配置されバスに接続された
   複数のロック要求信号発生手段であって、各手段が独立
   してバスにロック要求を与える複数のロック要求信号発
   生手段と、 少なくとも１個のアクセス要求ユニット内に配置されロ
   ック要求信号を受入れ上記１個のアクセス要求ユニット
   がロック保持信号を供給するのを可能とする指定手段と
   を有し、 各ロック要求信号発生手段は、ロック保持信号を有しな
   いロック要求信号を終了させ、他の一のアクセス要求ユ
   ニットにより発生されたロック保持信号に応答して動作
   する手段、および 上記指定手段を禁止する手段であって、ロック保持信号
   に応答しロック要求信号を保留し、保留中ロック要求信
   号が除去されるまで動作する禁止手段を有するバスロッ
   クシステム。 ２）各アクセス要求ユニット内に配置されロック要求信
   号の連続表明を検出する手段と、 検出された連続表明期間中に選定されたアクセス要求ユ
   ニットによって先のロック要求信号の発生が生じたこと
   を検出する手段とを有し、 選定されたアクセス要求ユニット中の上記ロック要求信
   号発生手段は、検出された連続表明期間中であって、該
   検出された連続表明期間中における先のロック要求信号
   の発生を検出した時に禁止されることを特徴とする請求
   項１記載のバスロックシステム。 ３）アクセス要求ユニットがロック保持信号を供給した
   時に、ロック要求信号発生手段によるロック要求信号の
   発生を禁止する手段を有することを特徴とする請求項２
   記載のバスロックシステム。 ４）ロック保持信号の特定期間後に、アクセス要求ユニ
   ットにロック保持信号を除去させるように動作するタイ
   マ手段を有することを特徴とする請求項３記載のバスロ
   ックシステム。