JPH02309633A - Dry etching - Google Patents
Dry etchingInfo
- Publication number
- JPH02309633A JPH02309633A JP13008689A JP13008689A JPH02309633A JP H02309633 A JPH02309633 A JP H02309633A JP 13008689 A JP13008689 A JP 13008689A JP 13008689 A JP13008689 A JP 13008689A JP H02309633 A JPH02309633 A JP H02309633A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- oxide film
- silicon oxide
- polycrystalline silicon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路で必要とされる微細バタンを
形成するためのエツチング方法に関し、特にシリコン酸
化膜からなる下地膜上に堆積した多結晶シリコン膜をエ
ツチングするドライエツチング方法に関するものである
。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to an etching method for forming fine patterns required in semiconductor integrated circuits, and in particular to an etching method for forming fine patterns required in semiconductor integrated circuits. This invention relates to a dry etching method for etching a crystalline silicon film.
シリコン半導体集積回路では、速度性能の向上のためバ
タン寸法の微細化が要求され、その微細化に伴ってゲー
ト酸化膜の極薄膜化も要求されるようになってきた。こ
の丸め、多結晶シリコンゲート電極のエツチングでは、
薄いシリコン酸化膜からなる下地膜を損傷せずに微細パ
タンを実現できるエツチング技術が重要になっている。In silicon semiconductor integrated circuits, miniaturization of batten dimensions is required to improve speed performance, and along with this miniaturization, there is also a demand for extremely thin gate oxide films. In this rounding and etching of the polycrystalline silicon gate electrode,
Etching techniques that can create fine patterns without damaging the underlying film, which is a thin silicon oxide film, are becoming important.
従来の多結晶シリコン膜をエツチングする方法には、例
えば(43ガスのみを反応ガスとする方法があった。こ
の方法でエツチングしたバタンは裾が残シ易く順台形状
のバタン形状になシ易い上に、バタン裾近傍のエツチン
グ速度が局部的に速くその部分の下地シリコン酸化膜が
他の部分よりも早く露出するため、第4図に示すように
バタン裾近傍の下地シリコン酸化膜2がオーバエツチン
グ中に消失してしまい、その結果下地膜損傷部8が生じ
るという問題があった。したがって、特に下地シリコン
酸化膜が極薄の場合の試料では、オーバエツチングが制
限されるため順台形状のバタン実用に供しているのが実
状であつ九。Conventional methods for etching polycrystalline silicon films include, for example, a method in which only 43 gas is used as a reactant gas.The batten etched by this method tends to leave tails and easily forms a trapezoidal batten shape. On the other hand, the etching rate near the bottom of the button is locally high and the underlying silicon oxide film in that area is exposed earlier than in other parts, so the underlying silicon oxide film 2 near the bottom of the button is overgrown as shown in FIG. There is a problem in that it disappears during etching, resulting in the formation of a damaged base film 8. Therefore, especially in samples where the base silicon oxide film is extremely thin, over-etching is limited, resulting in a trapezoidal shape. The actual situation is that it is used for practical purposes.
一方、Ct!に少量のSF・を添加した2種混合ガスを
反応ガスとするエツチングプロセスでは、Fラジカルに
伴う等方性エツチングが発生するため、オーバエツチン
グをするとパタンの裾が後退したアンダカットの大きい
逆台形状のバタン(第5図参照)罠なってしまりという
欠点かあった。また、この条件では局部エツチングは無
いが、エツチング選択比(81/810g)が前者(約
20)よシも小さ°いため、極薄の下地シリコン酸化膜
がオーバエツチング中に消失する恐れがあるという欠点
があった。ただし、第4図及び第5図において、1はS
tウェハ、2は下地シリコン酸化膜、4はエツチングマ
スク、Tは多結晶シリコンのエツチングパタンをそれぞ
れ示している。On the other hand, Ct! In the etching process using a two-component mixed gas containing a small amount of SF as the reaction gas, isotropic etching occurs due to F radicals, so over-etching results in an inverted platform with a large undercut where the bottom of the pattern recedes. There was a drawback of the shape being a trap (see Figure 5). In addition, although there is no local etching under these conditions, the etching selectivity ratio (81/810g) is smaller than the former (approximately 20), so there is a risk that the extremely thin underlying silicon oxide film may disappear during overetching. There were drawbacks. However, in Figures 4 and 5, 1 is S
t wafer, 2 a base silicon oxide film, 4 an etching mask, and T an etching pattern of polycrystalline silicon, respectively.
他方、Ct2に少量のSF、と02を添加した3種混合
ガスを反応ガスとするエツチングプロセスでは、100
以上という非常に大きなエツチング選択比(si/5t
oz)を容易に得られる丸め、下地シリコン酸化膜がほ
とんどエツチングされないように改善された。しかし、
2m混合ガスと同様にFラジカルに伴う等方性エツチン
グによるア/ダカットが発生し、バタン形状が逆台形状
(第5図参照)になってしまうという欠点が残ってしま
っていた。On the other hand, in an etching process using a three-component mixture of Ct2, a small amount of SF, and 02 as the reaction gas, 100
Very large etching selection ratio (si/5t
oz) can be easily obtained, and the underlying silicon oxide film is improved so that it is hardly etched. but,
As with the 2m mixed gas, a/da cut occurred due to isotropic etching accompanying F radicals, and the drawback remained that the batten shape became an inverted trapezoid (see FIG. 5).
このように従来の多結晶シリコン膜のドライエツチング
方法では、極薄の下地シリコン酸化膜を保設しつつアン
ダカットの小さい高精度で急峻なバタンを確保するとい
う条件を同時に満足することが困難であった。In this way, with the conventional dry etching method for polycrystalline silicon films, it is difficult to simultaneously maintain the extremely thin underlying silicon oxide film and ensure a highly precise and steep pattern with little undercut. there were.
本発明は以上の点に鑑みてなされたもので、その目的は
、上述した従来技術の欠点を解決し、下地シリコン酸化
膜の保設と高精度で急峻なバタン形状の確保という両条
件を同時に満足する新しいドライエツチング方法を提供
することにある。The present invention has been made in view of the above points, and its purpose is to solve the above-mentioned drawbacks of the prior art, and simultaneously satisfy the requirements of preserving the underlying silicon oxide film and ensuring a highly accurate and steep button shape. The objective is to provide a new and satisfying dry etching method.
上記目的を達成するため、本発明は、シリコン酸化膜上
に堆積した多結晶シリコン膜をエツチングするドライエ
ツチング方法において、Ct2を反応ガスとする第1の
エツチングで多結晶シリコン膜を途中までエツチングし
て裾引きの有るバタンを形成し、それ以降のエツチング
をCt2とSF−と0!の混合ガスを反応ガスとする第
2のエツチングで行うことにより、下地シリコン酸化膜
を保護しつつパタンの裾引き部分を除去して高精度で急
峻なパタンを実現することを特徴とするものである。To achieve the above object, the present invention provides a dry etching method for etching a polycrystalline silicon film deposited on a silicon oxide film, in which the polycrystalline silicon film is etched halfway through the first etching using Ct2 as a reactive gas. Form a batten with a hem, and then perform etching with Ct2, SF-, and 0! By carrying out the second etching using a mixed gas as the reactive gas, the base silicon oxide film is protected and the trailing portion of the pattern is removed, resulting in a highly precise and steep pattern. be.
本発明においては、Cl2を反応ガスとする第1のエツ
チングと、Cl2とSF−とO3の3y11混合ガスを
反応ガスとする第2のエツチングを行うことによって、
下地シリコン酸化膜を保、1!iしつつ高精度で急峻な
多結晶シリコンパタンを得ることができる。In the present invention, by performing a first etching using Cl2 as a reactive gas and a second etching using a 3y11 mixed gas of Cl2, SF-, and O3 as a reactive gas,
Preserves the underlying silicon oxide film, 1! It is possible to obtain a highly accurate and steep polycrystalline silicon pattern while keeping the temperature high.
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。Hereinafter, the present invention will be described in detail based on embodiments shown in the drawings.
第1図(a)〜(d)は本発明によるドライエツチング
方法の一実施例を示すエツチング工程図であシ、1はS
1ウエハ、2は下地シリコン酸化膜、3は多結晶シリコ
ン膜、4はエツチングマスク、5は第1のエツチングの
反応ガスとして用いるCt2ガス、8は第2のエツチン
グの反応ガスとして用いるCt2とSF6と02の3種
混合ガス、γは多結晶シリコンのエツチングバタンつま
り完成した多結晶シリコンバタンである。FIGS. 1(a) to 1(d) are etching process diagrams showing an embodiment of the dry etching method according to the present invention;
1 wafer, 2 is a base silicon oxide film, 3 is a polycrystalline silicon film, 4 is an etching mask, 5 is Ct2 gas used as a reaction gas for the first etching, and 8 is Ct2 and SF6 used as a reaction gas for the second etching. and 02, and γ is a polycrystalline silicon etching batt, that is, a completed polycrystalline silicon batt.
すなわち、第1図(a)において、S1ウエハ1の上に
7OA厚の下地用シリコン酸化膜2を形成したのち、3
000A厚の多結晶シリコン膜3を堆積する。That is, in FIG. 1(a), after forming a base silicon oxide film 2 with a thickness of 7 OA on the S1 wafer 1,
A polycrystalline silicon film 3 having a thickness of 0.000A is deposited.
次に第1図(b)において、まず多結晶シリコン膜3上
にエツチングマスク材料とするシリコン酸化膜を堆積し
、その上にさらに所望のレジストパタンを形成する。次
いでレジストパタンをマスクに上層のシリコン酸化膜を
ドライエツチングし、続いて、レジストをアッシング除
去することによってエツチングマスク4を完成する。次
に第1図(c)において、マイクロ波励起による電子サ
イクロトロン共鳴(ECR)プラズマを利用するECR
エツチング装置にOt3ガス5を導入してガス圧0.6
mTorr、マイクロ波パワーsoowのエツチングプ
ラズマを形成し、多結晶シリコ/の途中まで第1のエツ
チングを行う。この時、同エツチング量は多結晶シリコ
ンの厚さや下地シリコン酸化膜の厚さおよびそれらの膜
厚比などの試料条件によって決定されるが、バタン近傍
の異常エツチング部(トレンチングと呼ばれる)におい
ても下地シリコン酸化膜が露出しない範囲内に設定する
。しかる後、第1図(d)において、ECRエツチング
装置にCL!とSF・と02からなる3種混合ガス6を
導入しガス圧0.6mTorr。Next, in FIG. 1(b), first, a silicon oxide film to be used as an etching mask material is deposited on the polycrystalline silicon film 3, and a desired resist pattern is further formed thereon. Next, the upper silicon oxide film is dry etched using the resist pattern as a mask, and then the resist is removed by ashing to complete the etching mask 4. Next, in Fig. 1(c), ECR using electron cyclotron resonance (ECR) plasma by microwave excitation is shown.
Ot3 gas 5 is introduced into the etching device and the gas pressure is 0.6.
An etching plasma of mTorr and microwave power of so low is formed, and the first etching is performed to the middle of the polycrystalline silicon. At this time, the amount of etching is determined by the sample conditions such as the thickness of the polycrystalline silicon, the thickness of the underlying silicon oxide film, and the ratio of these film thicknesses, but even in the abnormally etched area (called trenching) near the button, Set within a range where the underlying silicon oxide film is not exposed. After that, in FIG. 1(d), CL! is applied to the ECR etching device. A three-component mixed gas 6 consisting of , SF, and 02 was introduced, and the gas pressure was 0.6 mTorr.
マイクロ波パワー600Wの条件の下でオーバエツチン
グを含むそれ以降の第2のエツチングを行うことKよシ
、高精度で急峻な多結晶シリコンバタンTを完成する。A subsequent second etching including overetching is performed under the condition of a microwave power of 600 W, thereby completing a highly precise and steep polycrystalline silicon batten T.
第2図は、第2のエツチングに採用した3種混合ガス(
Ctz−SF6−02)を反応ガスとする多結晶シリコ
ンとシリコン酸化膜のエツチング速度およびエツチング
選択比特性の一例を示すものであシ、図中Xで示す実線
は多結晶シリコンのエツチング速度(シリコンエッチ速
度ともいう)特性を示し、同じくYで示す破線はシリコ
ン酸化膜のエツチング速度特性を、2で示す点線はエツ
チング選択比特性をそれぞれ示す。このとき、カス流量
は、Clz = 24aaem18F@−3secmは
一定に保ち、02ガス添加量を変化させた場合の結果で
ある。−ガス圧は0.6mTorr 、 マイクロ波パ
ワーは600Wである。ここで、多結晶シリコンのエツ
チング速度はその特性Xのように02ガスの添加量に係
わらすほぼ一定であるのに対し、シリコン酸化膜の速度
は特性Yのように徐々に低下するため、例えば、Cl,
2−24meem、 SF1m3secm、 0202
−1acの条件では約300という極めて高いエツチン
グ選択比(st/5toz)が確保でき(%性2)、こ
の条件では下地シリコン酸化膜はほとんどエツチングさ
れないことがわかる。Figure 2 shows the three types of mixed gas (
This figure shows an example of the etching rate and etching selectivity characteristics of polycrystalline silicon and a silicon oxide film using Ctz-SF6-02) as a reaction gas. The dotted line indicated by Y indicates the etching rate characteristic of the silicon oxide film, and the dotted line indicated by 2 indicates the etching selectivity characteristic. At this time, the results are obtained when the waste flow rate was kept constant at Clz = 24aaem18F@-3sec and the amount of 02 gas added was varied. - Gas pressure is 0.6 mTorr and microwave power is 600W. Here, the etching rate of polycrystalline silicon is almost constant regardless of the amount of 02 gas added, as shown by its characteristic ,Cl,
2-24meem, SF1m3secm, 0202
It can be seen that under the -1ac condition, an extremely high etching selectivity (st/5toz) of about 300 can be secured (%2), and the underlying silicon oxide film is hardly etched under this condition.
第3図に、本発明の2段エツチング法によってエツチン
グした多結晶シリコンパタンの断面形状の一例を示す。FIG. 3 shows an example of the cross-sectional shape of a polycrystalline silicon pattern etched by the two-stage etching method of the present invention.
ここでは、C20を反応ガスとする第1のエツチングで
全エツチング量の約50%をエツチングして裾引きの有
るバタンを形成し、オーバエツチングを含む残シの50
%のエツチングをct2とSF−と02の混合ガスを反
応ガスとする第2のエツチングで行つ九ものである。そ
の結果、下地シリコン酸化膜の損傷は全く発生せず、か
つ、高精度で急峻なバタンか実現できた。この場合のバ
タンの寸法変化量は、2種または381混合ガスだけで
100%エツチングした場合の寸法変化量の約172で
あり、予想通シの結果であった。このように、本エツチ
ング法は寸法精度の向上に非常に効果的であることが確
認された。Here, approximately 50% of the total etching amount is etched in the first etching using C20 as a reaction gas to form a pattern with a tail, and 50% of the remaining etching amount including over-etching is etched.
% etching is performed in the second etching using a mixed gas of ct2, SF-, and 02 as the reaction gas. As a result, there was no damage to the underlying silicon oxide film, and it was possible to achieve a highly accurate and steep slam. The amount of dimensional change in the batten in this case was about 172 times the amount of dimensional change in the case of 100% etching using only two or 381 mixed gases, which was as expected. Thus, it was confirmed that the present etching method is very effective in improving dimensional accuracy.
なお、本発明の2段エツチングにおいて行う第1 (C
20)と第2 (Ctz +13F@ +02 )のエ
ツチング量の設定は、次のように決定すれば良い。例え
ば、多結晶シリコンの膜厚差が大きい試料(例えば、段
差布多試料)は、長いオーバエツチングが必要である。Note that the first (C
20) and the second (Ctz +13F@+02) etching amount settings may be determined as follows. For example, a sample with a large difference in polycrystalline silicon film thickness (for example, a sample with multiple steps) requires a long overetch.
したがって、下地シリコン酸化膜が極めて薄い場合には
、バタン裾近傍のシリコン酸化膜が早期に消失する危険
が大きいため、第1のエツチングは多結晶シリコン膜厚
が最も薄く下地シリコン酸化膜が最も早く露出する部分
の露出が開始するまでと設定すれば良い。これに対し同
様の段差試料であっても下地シリコン酸化膜が厚い試料
では、シリコン酸化膜が早期に消失する危険は小さくな
るため、第1のエツチングは多少延長することができる
ようになシ、下地膜がさらに厚い試料では、多結晶シリ
コン膜厚が最も厚く下地シリコン酸化膜の露出が最も遅
い部分の露出が完了するまでとさらに延長することがで
きる。他方、多結晶シリコンの膜厚が比較的均一な試料
(例えば、平担試料)のオーバエツチングは前者(段差
布多試料)K比べて短かくなるため、多結晶シリコンの
膜厚差に伴う下地シリコン酸化膜のオーバエツチング量
も前者(段差布多試料)に比べて少なくなる。このため
、このような平担試料における第1のエツチングは、前
者(段差有り試料)の各試料よシも多少長く設定するこ
とが可能と言える。Therefore, if the underlying silicon oxide film is extremely thin, there is a high risk that the silicon oxide film near the bottom of the button will disappear quickly. All you have to do is set it until the exposure of the exposed part starts. On the other hand, for samples with similar step differences but with a thick underlying silicon oxide film, there is less risk of the silicon oxide film disappearing early, so the first etching can be extended to some extent. For a sample with a thicker base film, the process can be extended until the exposure of the portion where the polycrystalline silicon film is the thickest and the base silicon oxide film is exposed the slowest is completed. On the other hand, since the overetching of a sample with a relatively uniform polycrystalline silicon film thickness (for example, a flat sample) is shorter than that of the former (a multi-step sample), The amount of overetching of the silicon oxide film is also smaller than in the former (sample with multiple steps). For this reason, it can be said that the first etching for such a flat sample can be set to be somewhat longer than for each of the former samples (sample with steps).
このように、本発明の2段エツチングにおける第1 (
Ctz)と第2 (Cl2+ SF s 十Ox )の
エツチング量の設定は、試料条件等に応じて決定される
ものであシ、特定の値に限定するものではない。しかし
、これに関する本方式の基本的な考え方は、第1のエツ
チングにおいて下地シリコン酸化膜を損傷しない範囲で
出来るだけ多くの多結晶シリコンをエツチングし、下地
シリコン酸化膜を保護しつつ行う第2のエツチングを短
縮することによって、アンダカットの発生を最小限に抑
えて寸法変化の少ないバタンを実現することでおる。し
たがって、無用に第1のエツチング量を少なく、第2の
エツチング量を多くすることが大きなアンダカットを発
生させるという点から不適尚であることは言うまでもな
い。上述の実施例で用いたエツチング配分(第1で50
%、第2で50%)は試料内における多結晶シリコン厚
さの分布と下地シリコ/酸化膜の厚さから決定したもの
である。In this way, the first (
The setting of the etching amount of Ctz) and the second (Cl2+ SF s +Ox) is determined according to the sample conditions, etc., and is not limited to a specific value. However, the basic idea of this method regarding this is that as much polycrystalline silicon as possible is etched in the first etching without damaging the underlying silicon oxide film, and the second etching is performed while protecting the underlying silicon oxide film. By shortening the etching, the occurrence of undercuts can be minimized and a batten with little dimensional change can be realized. Therefore, it goes without saying that it is inappropriate to unnecessarily reduce the first etching amount and increase the second etching amount because it will cause a large undercut. The etching distribution used in the above example (50
%, second 50%) was determined from the distribution of polycrystalline silicon thickness within the sample and the thickness of the underlying silicon/oxide film.
このように本発明は、従来のctlだけで100%エツ
チングする方法において発生した下地シリコン酸化膜の
損傷問題と、F原子を含む2種混合ガス(CL2+B烏
)ま九は3種混合ガス(Cj、 + SF、 +02)
で100%エツチングする従来の方法において発生した
アンダカットによる寸法精度の劣化問題を同時に解決し
、高精度で急峻な多結晶シリコンパタン奢実現したもの
である。In this way, the present invention solves the problem of damage to the underlying silicon oxide film that occurred in the conventional method of 100% etching using only CTL, and also solves the problem of damage to the underlying silicon oxide film that occurs in the conventional method of etching 100% using only CTL. , +SF, +02)
This simultaneously solves the problem of deterioration in dimensional accuracy due to undercuts that occurred in the conventional method of 100% etching, and realized a highly accurate and steep polycrystalline silicon pattern.
なお、上記実施例では、第2のエツチングに用いる混合
ガスの一例として、Ct2 w 24accmXSF6
= 3secm、 02 = lsecmの場合につい
て述べたが、高いエツチング選択比(st/sto*)
は、例えば、Cl2−24acem、 SF6−6sc
cm、 02−2sccmなどの混合条件でも得られる
ことが確認できている。In the above example, Ct2 w 24accmXSF6 is used as an example of the mixed gas used for the second etching.
= 3secm, 02 = lsecm, high etching selection ratio (st/sto*)
For example, Cl2-24acem, SF6-6sc
It has been confirmed that it can be obtained under mixing conditions such as cm, 02-2 sccm, etc.
このように、第2のエツチングに用いる混合ガス流量は
上記条件だけに限定するものでなく、下地シリコン酸化
膜の膜厚に対して十分に大きなエツチング選択比を確保
できる条件ならば他の流量条件でも構わないことは言う
までもない。なお、02の代シに酸化性をある程度有す
るN2、CO2などのガスの添加とすることもできる。In this way, the mixed gas flow rate used for the second etching is not limited to the above conditions, but other flow rate conditions may be used as long as a sufficiently large etching selectivity can be ensured with respect to the thickness of the underlying silicon oxide film. But it goes without saying that it doesn't matter. Note that instead of 02, a gas such as N2 or CO2 having some oxidizing properties may be added.
また、上記実施例では、エツチングマスク材料としてシ
リコン酸化膜を用いる場合について述べ九が、シリコン
と十分なエツチング選択比をもつ材料ならば、例えば、
レジスト、シリコン窒化膜などでも構わないことは言う
までもない。Furthermore, in the above embodiments, the case where a silicon oxide film is used as the etching mask material is described; however, if the material has a sufficient etching selectivity with silicon, for example,
Needless to say, resist, silicon nitride film, etc. may also be used.
また、本発明は多結晶クリコン膜単層のエツチングに対
してばかりでなく、ポリサイドと呼ばれる高融点金属シ
リサイドと多結晶シリコン膜の多層構造、あるいは高融
点金属と多結晶シリコン膜の多層構造における多結晶シ
リコン膜層のエツチングにも適用できること紘言うまで
もない。Furthermore, the present invention is applicable not only to the etching of a single layer of polycrystalline silicon film, but also to the multilayer structure of high melting point metal silicide called polycide and polycrystalline silicon film, or the multilayer structure of high melting point metal and polycrystalline silicon film. Needless to say, this method can also be applied to etching crystalline silicon film layers.
以上説明したように、本発明のドライエツチング方法は
、下地シリコン酸化膜上の多結晶シリコン膜をエツチン
グするに際し、Ct!を反応ガスとする第1のエツチン
グを行った後、Cl2とSF、と02の3種混合ガスを
反応ガスとする第2のエツチングを行うことによ〕、下
地シリコン酸化膜の保独と急峻なバタン形状の確保とい
う両条件を同時に満足できる丸め、薄い下地シリコン酸
化膜上においても微細で高精度の多結晶シリコンパタン
をエツチングすることができるという大きな利点がある
。As explained above, in the dry etching method of the present invention, Ct! After performing the first etching process using a reaction gas of This method has the great advantage of being able to simultaneously satisfy both conditions of securing a good batten shape, and etching a fine and highly accurate polycrystalline silicon pattern even on a thin underlying silicon oxide film.
よって、このような下地薄膜上でのエツチングを可能と
する本発明技術は従来には全くなく、今後の超LSI製
造に対して不可欠であシ、その貢献度は工業上極めて重
要である。Therefore, the technology of the present invention that enables etching on such a base thin film has never existed before, and is essential for future VLSI manufacturing, and its contribution is extremely important industrially.
第1図(a)〜(d)は本発明の一実施例を説明するエ
ツチング工程図、第2図は本発明の実施例において3m
混合ガス系でエツチングした時のシリコンとシリコン酸
化膜のエツチング速度および選択特性の一例を示す図、
第3図は本発明の多段エツチング法によって形成した極
薄シリコ/酸化膜上の多結晶シリコンパタンの拡大断面
図、第4図はCt2ガスを反応ガスとする従来のエツチ
ング法によって形成した極薄シリコン酸化膜上の多結晶
シリコンバタンの拡大断面図、第5図は(Cjz s
r@)混合ガスま九は(Cl2SF6 02)混合ガス
を反応ガスとする従来のエツチング法によって形成した
極薄シリコン酸化膜上の多結晶シリコンパタンの拡大断
面図である。
1−・・・Siウェハ、2・・・嗜下地シリコン酸化膜
、3−・・・多結晶シリコン膜、4・曇争・エツチング
マスク、5・・・・ct2 カス、6・・・・3種混合
ガス(Ct2−8Fa O2)、Tφ自龜・多結J%
シリコンのエツチングバタン。
第1図
第3図
第2図
第4図 第5図1(a) to (d) are etching process diagrams explaining one embodiment of the present invention, and FIG.
A diagram showing an example of the etching rate and selection characteristics of silicon and silicon oxide films when etched with a mixed gas system,
FIG. 3 is an enlarged cross-sectional view of a polycrystalline silicon pattern on an ultra-thin silicon/oxide film formed by the multi-stage etching method of the present invention, and FIG. An enlarged cross-sectional view of a polycrystalline silicon baton on a silicon oxide film, FIG.
r@)Mixed gas is an enlarged sectional view of a polycrystalline silicon pattern on an ultra-thin silicon oxide film formed by a conventional etching method using a (Cl2SF602) mixed gas as a reactive gas. DESCRIPTION OF SYMBOLS 1--Si wafer, 2--Based silicon oxide film, 3--Polycrystalline silicon film, 4-Mirror/etching mask, 5--CT2 residue, 6--3 Seed mixed gas (Ct2-8Fa O2), Tφ self-condensed/polymerized J%
Silicone etching button. Figure 1 Figure 3 Figure 2 Figure 4 Figure 5
Claims (1)
リコン膜をエッチングするドライエッチング方法におい
て、Cl_2を反応ガスとする第1のエッチングを行つ
たのち、Cl_2とSF_6とO_2の3種混合ガスを
反応ガスとする第2のエッチングを行うことにより、上
記多結晶シリコン膜の微細パタンを形成することを特徴
とするドライエッチング方法。In a dry etching method for etching a polycrystalline silicon film deposited on a base film made of a silicon oxide film, after performing the first etching using Cl_2 as a reaction gas, a mixture of three gases of Cl_2, SF_6, and O_2 is reacted. A dry etching method characterized in that a fine pattern of the polycrystalline silicon film is formed by performing a second etching using gas.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130086A JP2824584B2 (en) | 1989-05-25 | 1989-05-25 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130086A JP2824584B2 (en) | 1989-05-25 | 1989-05-25 | Dry etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02309633A true JPH02309633A (en) | 1990-12-25 |
| JP2824584B2 JP2824584B2 (en) | 1998-11-11 |
Family
ID=15025641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1130086A Expired - Lifetime JP2824584B2 (en) | 1989-05-25 | 1989-05-25 | Dry etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2824584B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5560804A (en) * | 1991-03-19 | 1996-10-01 | Tokyo Electron Limited | Etching method for silicon containing layer |
| US5871659A (en) * | 1995-06-19 | 1999-02-16 | Nippondenso Co., Ltd. | Dry etching process for semiconductor |
| WO1999033095A1 (en) * | 1997-12-23 | 1999-07-01 | Lam Research Corporation | Improved techniques for etching with a photoresist mask |
| KR100221625B1 (en) * | 1996-10-25 | 1999-09-15 | 문정환 | How to form wires |
-
1989
- 1989-05-25 JP JP1130086A patent/JP2824584B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5560804A (en) * | 1991-03-19 | 1996-10-01 | Tokyo Electron Limited | Etching method for silicon containing layer |
| US5871659A (en) * | 1995-06-19 | 1999-02-16 | Nippondenso Co., Ltd. | Dry etching process for semiconductor |
| KR100221625B1 (en) * | 1996-10-25 | 1999-09-15 | 문정환 | How to form wires |
| WO1999033095A1 (en) * | 1997-12-23 | 1999-07-01 | Lam Research Corporation | Improved techniques for etching with a photoresist mask |
| US6121154A (en) * | 1997-12-23 | 2000-09-19 | Lam Research Corporation | Techniques for etching with a photoresist mask |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2824584B2 (en) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| KR0181513B1 (en) | Dry etching method | |
| JP3165047B2 (en) | Dry etching method for polycide film | |
| JPH1027849A (en) | Method for transferring a multilevel photoresist pattern | |
| US5387312A (en) | High selective nitride etch | |
| US5685950A (en) | Dry etching method | |
| US6372082B1 (en) | Method and apparatus for semiconductor device fabrication | |
| JPH02309633A (en) | Dry etching | |
| US5989979A (en) | Method for controlling the silicon nitride profile during patterning using a novel plasma etch process | |
| JP2650970B2 (en) | Dry etching method | |
| US6544896B1 (en) | Method for enhancing etching of TiSix | |
| JP3259529B2 (en) | Selective etching method | |
| US6475915B1 (en) | Ono etch using CL2/HE chemistry | |
| JPH06209017A (en) | Manufacture of semiconductor device | |
| JP2687769B2 (en) | Dry etching method | |
| JPH053178A (en) | Method for manufacturing semiconductor device | |
| JP3645658B2 (en) | Manufacturing method of semiconductor device | |
| JPH03222417A (en) | Manufacture of semiconductor device | |
| JP3033128B2 (en) | Dry etching method | |
| JP2003534659A (en) | Method for removing antireflection film of semiconductor device by dry etching | |
| JP3399494B2 (en) | Low gas pressure plasma etching method for WSiN | |
| JPH08115900A (en) | Patterning method for silicon-based material layer | |
| JPH05343366A (en) | Dry etching method | |
| JPH07263406A (en) | Method for manufacturing semiconductor device | |
| TW434796B (en) | Method for forming shallow trench structure on the semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070911 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090911 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090911 Year of fee payment: 11 |