JPH02309729A - 速度変換装置 - Google Patents
速度変換装置Info
- Publication number
- JPH02309729A JPH02309729A JP1131107A JP13110789A JPH02309729A JP H02309729 A JPH02309729 A JP H02309729A JP 1131107 A JP1131107 A JP 1131107A JP 13110789 A JP13110789 A JP 13110789A JP H02309729 A JPH02309729 A JP H02309729A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- signal
- data
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 43
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 230000003111 delayed effect Effects 0.000 claims description 18
- 238000005259 measurement Methods 0.000 claims description 3
- 230000010363 phase shift Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、同期式データ伝送装置の速度変換手段に関す
る。
る。
本発明は、同期式データ伝送装置の速度変換手段におい
て、 各伝送路からの受信したフレーム信号とそれぞれの送信
フレーム信号との位相比較を行い、この位相差に相応の
遅延量を遅延回路に設定することにより、 ジッタワンダなどに起因する位相ずれによるデータ誤り
の発生を防止することができるようにしたものである。
て、 各伝送路からの受信したフレーム信号とそれぞれの送信
フレーム信号との位相比較を行い、この位相差に相応の
遅延量を遅延回路に設定することにより、 ジッタワンダなどに起因する位相ずれによるデータ誤り
の発生を防止することができるようにしたものである。
従来例では、第２図に示すように、各伝送路ごとに受信
データ信号１０１を受信クロック信号２０１を用いてフ
レーム同期回路１１でフレーム同期をとりデータ信号１
１１ とフレーム信号２１１ とを得る。
データ信号１０１を受信クロック信号２０１を用いてフ
レーム同期回路１１でフレーム同期をとりデータ信号１
１１ とフレーム信号２１１ とを得る。
データ信号１１１とフレーム信号２１１ とを遅延回路
２１に入力し、遅延データ信号１２１′ と遅延フレー
ム信号２２１′ とを得る。選択回路５１でデータ信号
１１１か遅延データ信号１２１′、また、フレーム信号
２１１か遅延フレーム信号２２１′を選択し、選択デー
タ信号１２１ ”と選択フレーム信号１８０とを得る。
２１に入力し、遅延データ信号１２１′ と遅延フレー
ム信号２２１′ とを得る。選択回路５１でデータ信号
１１１か遅延データ信号１２１′、また、フレーム信号
２１１か遅延フレーム信号２２１′を選択し、選択デー
タ信号１２１ ”と選択フレーム信号１８０とを得る。
また、選択フレーム信号１８０と送信フレーム信号１５
０との位相差を位相比較回路６１で測定し、エラスティ
ックストア３１で受信クロック２０１から送信クロック
１４０に乗り換えるときにジγタワンダおよび速度変換
によりデータに誤りが起こらない方の位相のデータ信号
＄よびフレーム信号に選択信号１７０で切替を行ってデ
ータを正しく速度変換している。
０との位相差を位相比較回路６１で測定し、エラスティ
ックストア３１で受信クロック２０１から送信クロック
１４０に乗り換えるときにジγタワンダおよび速度変換
によりデータに誤りが起こらない方の位相のデータ信号
＄よびフレーム信号に選択信号１７０で切替を行ってデ
ータを正しく速度変換している。
〔発明が解決しようとする問題点〕
このような従来例では、データ伝送を行っている最中に
伝送路からの受信信号がジッタワンダにより位相がずれ
て速度変換時に誤りが生じる位相になったときに、デー
タ信号およびフレーム信号に遅延を入れるか入れないか
を選択回路で切り替えてエラステイクストアに書き込む
位相を変えるので、切替瞬間にバーストエラーが生じる
欠点がある。
伝送路からの受信信号がジッタワンダにより位相がずれ
て速度変換時に誤りが生じる位相になったときに、デー
タ信号およびフレーム信号に遅延を入れるか入れないか
を選択回路で切り替えてエラステイクストアに書き込む
位相を変えるので、切替瞬間にバーストエラーが生じる
欠点がある。
本発明はこのような欠点を除くもので、ジッタワンダに
よる位相ずれによる伝送データの誤り発生を防止するこ
とができる速度変換装置を提供することを目的とする。
よる位相ずれによる伝送データの誤り発生を防止するこ
とができる速度変換装置を提供することを目的とする。
本発明は、８組のフレーム同期化されたデータ信号およ
びフレーム信号のそれぞれの組を入力し、与えられた遅
延量データに相当の遅延をこのデータ信号およびフレー
ム信号に与えて遅延データ信号および遅延フレーム信号
を生成するＮ個の遅延回路と、上記遅延回路と一対一対
応に設けられ、上記遅延回路が与える遅延データ信号右
よび遅延フレーム信号が受信クロγり信号で書き込まれ
、送信データ信号がこの送信データ信号にかかわる送信
クロック信号で読み出されるエラスチックストアとを備
えた速度変換装置において、上記Ｎ個の遅延回路に入力
されるフレーム信号のひとつを選択する選択回路と、こ
の選択回路で選択されたフレーム信号とこのフレーム信
号が入力された遅延回路に対応するエラスチックストア
に入力される送信フレーム信号との位相差の計測結果に
基づき生成した遅延量データのそれぞれを上記選択回路
で選択したフレーム信号が与えられる遅延回路に与える
遅延量データ付与手段とを備えたことを特徴とする。
びフレーム信号のそれぞれの組を入力し、与えられた遅
延量データに相当の遅延をこのデータ信号およびフレー
ム信号に与えて遅延データ信号および遅延フレーム信号
を生成するＮ個の遅延回路と、上記遅延回路と一対一対
応に設けられ、上記遅延回路が与える遅延データ信号右
よび遅延フレーム信号が受信クロγり信号で書き込まれ
、送信データ信号がこの送信データ信号にかかわる送信
クロック信号で読み出されるエラスチックストアとを備
えた速度変換装置において、上記Ｎ個の遅延回路に入力
されるフレーム信号のひとつを選択する選択回路と、こ
の選択回路で選択されたフレーム信号とこのフレーム信
号が入力された遅延回路に対応するエラスチックストア
に入力される送信フレーム信号との位相差の計測結果に
基づき生成した遅延量データのそれぞれを上記選択回路
で選択したフレーム信号が与えられる遅延回路に与える
遅延量データ付与手段とを備えたことを特徴とする。
選択したフレーム信号と送信フレーム信号との位相差を
計測し、このデータに基づき適切な遅延量に変換し、記
憶回路に書き込む。この記憶したデータを続出してラッ
チし、遅延回路に送出し、それぞれの伝送路に対し適切
な遅延量を設定する。
計測し、このデータに基づき適切な遅延量に変換し、記
憶回路に書き込む。この記憶したデータを続出してラッ
チし、遅延回路に送出し、それぞれの伝送路に対し適切
な遅延量を設定する。
これにより、ジッタワンダおよび速度変換によるデータ
誤りを起さずに速度変換が可能になる。
誤りを起さずに速度変換が可能になる。
・〔実施例〕
以下、本発明の一実施例を図面に基づき説明する。
この実施例は、第１図に示すように、受信データ信号１
０１ないしＩＯＮと受信クロック信号２０１ないし２Ｏ
Ｎとを入力するＮ個のフレーム同期回路１１ないしＩＮ
と、データ信号１１１ないし１１Ｎとフレーム信号２１
１ないし２１Ｎをそれぞれ入力とするＮ個の遅延回路２
１ないし２Ｎと、遅延データ信号１２１ないし１２Ｎと
遅延フレーム信号２２１ないし２２Ｎと受信クロック信
号２０１ないし２ＯＮをそれぞれ入力とし、送信クロッ
ク信号１４０ と送信フレーム信号１５０を入力するこ
とにより送信データ１３１ないし１３Ｎを出力するＮ個
のエラスティックストア３１ないし３Ｎと、Ｎ個のフレ
ーム信号２１１ないし２１Ｎを入力し、制御回路９から
の制御信号１６３により１本を選択する選択回路５と、
選択回路５の出力信号上送信フレーム信号１５０との位
相差を計測して出力する位相比較回路６と、位相比較回
路６の出力信号と制御回路９の出力である制御信号１６
２とを入力し、適切な遅延量データをデータバスに送出
する変換回路７と、データバスで接続され遅延量データ
を記憶する記憶回路８と、記憶回路８とデータバスで接
続され、制御回路９からのう・ソチ信号１６１ないし１
６Ｎを入力し、遅延回路２１ないし２Ｎに遅延信号を送
出するＮ個からなるラッチ回路４１ないし４Ｎを備える
。すなわち、この実施例は、Ｎ組のフレーム同期化され
たデータ信号およびフレーム信号のそれぞれの組を入力
し、与えられた遅延量データに相当の遅延をこのデータ
信号およびフレーム信号に与えて遅延データ信号および
遅延フレーム信号を生成するＮ個の遅延回路２１ないし
２Ｎと、遅延回路２１ないし２Ｎと一対一対応に設けら
れ、遅延回路２１ないし２Ｎが与える遅延データ信号お
よび遅延フレーム信号が受信クロック信号で書き込まれ
、送信データ信号がこの送信データ信号にかかわる送信
クロック信号で読み出されるエラスチックストア３１な
いし３Ｎとを備え、さらに、本発明の特徴とする手段と
して、Ｎ個の遅延回路２１ないし２Ｎに入力されるフレ
ーム信号のひとつを選択する選択回路５と、この選択回
路５で選択されたフレーム信号とこのフレーム信号が入
力された遅延回路に対応するエラスチックストアに入力
される送信フレーム信号との位相差の計測結果に基づき
生成した遅延量データのそれぞれを選択回路５で選択し
たフレーム信号が与えられる遅延回路に与える遅延量デ
ータ付与手段である位相比較回路６、変換回路７、記憶
回路８およびラッチ回路４１ないし４Ｎとを備える。
０１ないしＩＯＮと受信クロック信号２０１ないし２Ｏ
Ｎとを入力するＮ個のフレーム同期回路１１ないしＩＮ
と、データ信号１１１ないし１１Ｎとフレーム信号２１
１ないし２１Ｎをそれぞれ入力とするＮ個の遅延回路２
１ないし２Ｎと、遅延データ信号１２１ないし１２Ｎと
遅延フレーム信号２２１ないし２２Ｎと受信クロック信
号２０１ないし２ＯＮをそれぞれ入力とし、送信クロッ
ク信号１４０ と送信フレーム信号１５０を入力するこ
とにより送信データ１３１ないし１３Ｎを出力するＮ個
のエラスティックストア３１ないし３Ｎと、Ｎ個のフレ
ーム信号２１１ないし２１Ｎを入力し、制御回路９から
の制御信号１６３により１本を選択する選択回路５と、
選択回路５の出力信号上送信フレーム信号１５０との位
相差を計測して出力する位相比較回路６と、位相比較回
路６の出力信号と制御回路９の出力である制御信号１６
２とを入力し、適切な遅延量データをデータバスに送出
する変換回路７と、データバスで接続され遅延量データ
を記憶する記憶回路８と、記憶回路８とデータバスで接
続され、制御回路９からのう・ソチ信号１６１ないし１
６Ｎを入力し、遅延回路２１ないし２Ｎに遅延信号を送
出するＮ個からなるラッチ回路４１ないし４Ｎを備える
。すなわち、この実施例は、Ｎ組のフレーム同期化され
たデータ信号およびフレーム信号のそれぞれの組を入力
し、与えられた遅延量データに相当の遅延をこのデータ
信号およびフレーム信号に与えて遅延データ信号および
遅延フレーム信号を生成するＮ個の遅延回路２１ないし
２Ｎと、遅延回路２１ないし２Ｎと一対一対応に設けら
れ、遅延回路２１ないし２Ｎが与える遅延データ信号お
よび遅延フレーム信号が受信クロック信号で書き込まれ
、送信データ信号がこの送信データ信号にかかわる送信
クロック信号で読み出されるエラスチックストア３１な
いし３Ｎとを備え、さらに、本発明の特徴とする手段と
して、Ｎ個の遅延回路２１ないし２Ｎに入力されるフレ
ーム信号のひとつを選択する選択回路５と、この選択回
路５で選択されたフレーム信号とこのフレーム信号が入
力された遅延回路に対応するエラスチックストアに入力
される送信フレーム信号との位相差の計測結果に基づき
生成した遅延量データのそれぞれを選択回路５で選択し
たフレーム信号が与えられる遅延回路に与える遅延量デ
ータ付与手段である位相比較回路６、変換回路７、記憶
回路８およびラッチ回路４１ないし４Ｎとを備える。
次に、この実施例の動作をＮ＝２の場合について説明す
る。
る。
１番目の伝送路から受信データ１０１および受信クロッ
ク２０１を入力し、フレーム同期回路１０１でフレーム
信号２１１を得る。同様に、２番目の伝送路から到来し
た信号に対応するフレーム信号２１Ｎが得られる。まず
選択回路５でフレーム信号２１１を選択し、これを送信
フレーム信号１５との位相差を位相比較回路６で測定し
、その結果を変換回路７に送出する。変換回路７は位相
差の値を参照して速度変換およびジッタワンダによって
もデータ誤りを起さない遅延量に変換する。その値を制
御回路９の制御信号１０４の制御により記憶回路８たと
えばＲＡＭに書き込む。つぎに、選択回路５で切り替え
て、同様に、２番目の伝送路についても遅延量を記憶回
路８の別のアドレスに書き込む。
ク２０１を入力し、フレーム同期回路１０１でフレーム
信号２１１を得る。同様に、２番目の伝送路から到来し
た信号に対応するフレーム信号２１Ｎが得られる。まず
選択回路５でフレーム信号２１１を選択し、これを送信
フレーム信号１５との位相差を位相比較回路６で測定し
、その結果を変換回路７に送出する。変換回路７は位相
差の値を参照して速度変換およびジッタワンダによって
もデータ誤りを起さない遅延量に変換する。その値を制
御回路９の制御信号１０４の制御により記憶回路８たと
えばＲＡＭに書き込む。つぎに、選択回路５で切り替え
て、同様に、２番目の伝送路についても遅延量を記憶回
路８の別のアドレスに書き込む。
次に、制御回路９の制御により記憶回路８を読み出しモ
ードにし、アドレスを１番目のアドレスに設定して遅延
量を読み出し、その値をラッチ回路４１でラッチして遅
延回路２１の遅延量を決定する。
ードにし、アドレスを１番目のアドレスに設定して遅延
量を読み出し、その値をラッチ回路４１でラッチして遅
延回路２１の遅延量を決定する。
同様に、記憶回路８のアドレスを２番目のアドレスに設
定し、ラッチ回路４Ｎで２番目の伝送路の遅延量を決定
する。これにより、速度変換およびジッタワンダによっ
て誤ることなくエラスティックストア３１および３Ｎで
速度変換が実現できる。
定し、ラッチ回路４Ｎで２番目の伝送路の遅延量を決定
する。これにより、速度変換およびジッタワンダによっ
て誤ることなくエラスティックストア３１および３Ｎで
速度変換が実現できる。
また、記憶回路１１２にＥ２ ＰＲＯＭを使用すること
により、電源立ち上げ時に各伝送路の位相比較をするこ
となく直ちにデータ伝送が可能になる。
により、電源立ち上げ時に各伝送路の位相比較をするこ
となく直ちにデータ伝送が可能になる。
本発明は、以上説明したように、各伝送路から受信した
信号の位相の異なるフレーム信号をそれぞれ送信フレー
ム信号と位相比較し、その位相差を最適な遅延量に変換
し、それを記憶回路に記憶し、そのデータを各伝送路ご
とに読み出して遅延回路に設定するので、ジッタワンダ
などにより位相がずれてもデータ伝送中のデータ誤り発
生を防止することができる効果がある。
信号の位相の異なるフレーム信号をそれぞれ送信フレー
ム信号と位相比較し、その位相差を最適な遅延量に変換
し、それを記憶回路に記憶し、そのデータを各伝送路ご
とに読み出して遅延回路に設定するので、ジッタワンダ
などにより位相がずれてもデータ伝送中のデータ誤り発
生を防止することができる効果がある。
また、従来伝送路ごとにもっていた位相比較回路を複数
の伝送路で共通にできるので、ハードウェア規模を小さ
くする効果がある。
の伝送路で共通にできるので、ハードウェア規模を小さ
くする効果がある。
また、メモリにＥ” ＦＲＯＭを使用すれば装置の電源
が断になっても遅延量を記憶することが可能になり、電
源投入と同時に正しい伝送が行える。
が断になっても遅延量を記憶することが可能になり、電
源投入と同時に正しい伝送が行える。
第１図は本発明実施例の構成を示すブロック構成図。
第２図は従来例の構成を示すブロック構成図。
１１ないしＩＮ・・・フレーム同期回路、２１ないし２
Ｎ・・・遅延回路、３１ないし３Ｎ・・・エラスティッ
クストア、４１ないし４Ｎ・・・ラッチ回路、５・・・
選択回路、６・・・位相比較回路、７・・・変換回路、
訃・・記憶回路、９・・・制御回路。
Ｎ・・・遅延回路、３１ないし３Ｎ・・・エラスティッ
クストア、４１ないし４Ｎ・・・ラッチ回路、５・・・
選択回路、６・・・位相比較回路、７・・・変換回路、
訃・・記憶回路、９・・・制御回路。
Claims (1)
- 【特許請求の範囲】 １、Ｎ組のフレーム同期化されたデータ信号およびフレ
ーム信号のそれぞれの組を入力し、与えられた遅延量デ
ータに相当の遅延をこのデータ信号およびフレーム信号
に与えて遅延データ信号および遅延フレーム信号を生成
するＮ個の遅延回路と、上記遅延回路と一対一対応に設
けられ、上記遅延回路が与える遅延データ信号および遅
延フレーム信号が受信クロック信号で書き込まれ、送信
データ信号がこの送信データ信号にかかわる送信クロッ
ク信号で読み出されるエラスチックストアとを備えた速
度変換装置において、 上記Ｎ個の遅延回路に入力されるフレーム信号のひとつ
を選択する選択回路と、この選択回路で選択されたフレ
ーム信号とこのフレーム信号が入力された遅延回路に対
応するエラスチックストアに入力される送信フレーム信
号との位相差の計測結果に基づき生成した遅延量データ
のそれぞれを上記選択回路で選択したフレーム信号が与
えられる遅延回路に与える遅延量データ付与手段とを備
えたことを特徴とする速度変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131107A JPH02309729A (ja) | 1989-05-24 | 1989-05-24 | 速度変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131107A JPH02309729A (ja) | 1989-05-24 | 1989-05-24 | 速度変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02309729A true JPH02309729A (ja) | 1990-12-25 |
Family
ID=15050144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1131107A Pending JPH02309729A (ja) | 1989-05-24 | 1989-05-24 | 速度変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02309729A (ja) |
-
1989
- 1989-05-24 JP JP1131107A patent/JPH02309729A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60229521A (ja) | デジタル信号遅延回路 | |
| US3626307A (en) | Counting system for measuring a difference between frequencies of two signals | |
| JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
| US3959639A (en) | Calculating unit for serial multiplication including a shift register and change-over switching controlling the transmission of the multiplicand bits to form the product | |
| US4755817A (en) | Data transmission system having transmission intervals which are adjustable for data words of various lengths | |
| JP2998366B2 (ja) | Ｃｒｃチェック方法 | |
| JPH02309729A (ja) | 速度変換装置 | |
| US3505478A (en) | Clock frequency converter for time division multiplexed pulse communication system | |
| JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| US5146478A (en) | Method and apparatus for receiving a binary digital signal | |
| US4755758A (en) | Wave formatter for a logic circuit testing system | |
| CN109101074B (zh) | 一种加入随机扰动的多相时钟生成电路 | |
| JP3437407B2 (ja) | 半導体試験装置用タイミング発生器 | |
| US4924314A (en) | Semiconductor device containing video signal processing circuit | |
| JPH0769996B2 (ja) | 同時計測デ−タの伝送方式 | |
| JPH03171945A (ja) | ディジタルシステム | |
| JP3501923B2 (ja) | 半導体試験装置用タイミング発生器 | |
| JP3013767B2 (ja) | フレームタイミング位相調整回路 | |
| JPS61243527A (ja) | ビツトバツフア回路 | |
| US3728629A (en) | Automatic time interval ranging circuit for delay interval measurements | |
| JPH01208791A (ja) | 半導体記憶回路 | |
| JP2806683B2 (ja) | プレジオクロナス／ドップラーバッファ | |
| KR0127133B1 (ko) | 디지탈 레이다의 리타임 메모리 전환회로 | |
| SU1096658A1 (ru) | Цифрова контрольно-измерительна система |