JPH02309821A - ファノ型逐次復号器 - Google Patents
ファノ型逐次復号器Info
- Publication number
- JPH02309821A JPH02309821A JP13215589A JP13215589A JPH02309821A JP H02309821 A JPH02309821 A JP H02309821A JP 13215589 A JP13215589 A JP 13215589A JP 13215589 A JP13215589 A JP 13215589A JP H02309821 A JPH02309821 A JP H02309821A
- Authority
- JP
- Japan
- Prior art keywords
- replica
- backward
- memory
- internal code
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要］
ファノ型逐次復号器に関し、
■クロックの間での前方レプリカ及び後方レプリカの処
理時間を短く、内部処理時間を短く出来、従って送信側
の生成行列を長くして、誤り訂正能力を上げることが出
来るファン型逐次復号器の提供を目的とし、 レプリカメモリを設け、又内部符号部の前方レプリカ生
成回路を、前方レプリカ用の排他的論理和回路（以下Ｅ
Ｘ−ＯＲと称す）を上記双方向フリップフロップ（以下
双方向ＦＦと称す）の間に設けたものとし、 該内部符号部にて前方レプリカを生成する時に其の時の
後方レプリカを生成して該レプリカメモリに蓄えておき
、該レプリカメモリより蓄えた後方レプリカを読み出し
該内部符号部に入力するようにし、該内部符号部より前
方レプリカと後方レプリカを該パス探索部に与えるよう
に構成する。
理時間を短く、内部処理時間を短く出来、従って送信側
の生成行列を長くして、誤り訂正能力を上げることが出
来るファン型逐次復号器の提供を目的とし、 レプリカメモリを設け、又内部符号部の前方レプリカ生
成回路を、前方レプリカ用の排他的論理和回路（以下Ｅ
Ｘ−ＯＲと称す）を上記双方向フリップフロップ（以下
双方向ＦＦと称す）の間に設けたものとし、 該内部符号部にて前方レプリカを生成する時に其の時の
後方レプリカを生成して該レプリカメモリに蓄えておき
、該レプリカメモリより蓄えた後方レプリカを読み出し
該内部符号部に入力するようにし、該内部符号部より前
方レプリカと後方レプリカを該パス探索部に与えるよう
に構成する。
〔産業上の利用分野］
本発明は、送信側のデータ及び、該データをウォンゼン
クラフト型符号器、マツシイ型符号器等の符号器により
生成行列とした信号を送信し、受信側にて近似的な最尤
復号を実現するファン型逐次復号器の改良に関する。
クラフト型符号器、マツシイ型符号器等の符号器により
生成行列とした信号を送信し、受信側にて近似的な最尤
復号を実現するファン型逐次復号器の改良に関する。
ファン型逐次復号器としては、内部動作を高速に出来、
訂正能力の高いことが望ましい。
訂正能力の高いことが望ましい。
第７図は従来例のファン型逐次復号器のブロック図、第
８図は従来例の内部符号部のブロック図である。
８図は従来例の内部符号部のブロック図である。
第７図の１はシンボルメモリで、送信側のデータ及び、
該データを符号器により生成行列とした信号を受信し蓄
えておくものである。
該データを符号器により生成行列とした信号を受信し蓄
えておくものである。
２はパス探索部で、シンボルメモリ１から読み出した受
信信号と、内部符号部３′で生成した前方レプリカ又は
後方レプリカで演算を行い最も確からしい復号データを
求め１ビットづつ該内部符号部３′に与えるものである
。
信信号と、内部符号部３′で生成した前方レプリカ又は
後方レプリカで演算を行い最も確からしい復号データを
求め１ビットづつ該内部符号部３′に与えるものである
。
３゛は内部符号部で、パス探索部２で求めた復号データ
の、送信側の生成行列により定まるｎビットを、前方、
後方に方向変換出来る双方向ＦＦよりなるシフトレジス
タに蓄積し、係数乗算器及びＥＸ−ＯＲを用いて符号化
し前方レプリカ及び後方レプリカとして該パス探索部２
に与え又蓄積したｎビットの復号データを１ビットづつ
順次パスメモリ４に与えるものである。
の、送信側の生成行列により定まるｎビットを、前方、
後方に方向変換出来る双方向ＦＦよりなるシフトレジス
タに蓄積し、係数乗算器及びＥＸ−ＯＲを用いて符号化
し前方レプリカ及び後方レプリカとして該パス探索部２
に与え又蓄積したｎビットの復号データを１ビットづつ
順次パスメモリ４に与えるものである。
４はパスメモリで、内部符号部３′よりの復号データを
蓄えておきメモリ容量一杯になると順次出力するもので
ある。
蓄えておきメモリ容量一杯になると順次出力するもので
ある。
このファン・アルゴリズムを用いたファン型逐次復合器
は、時刻ｔ０において、パス探索部２で求めた最も確か
らしいと思われる復号データを１ビットづつ順次内部符
号部３″の、前方、後方に方向変換出来る双方向ＦＦよ
りなるｎビットのシフトレジスタに順次与え、内部符号
部３°にて生成した前方レプリカを用いて、時刻ｔ０よ
り１クロック分後の時刻ｔ１における最も確からしいと
思われる復号データを検索する（これを前を見ると言う
）。
は、時刻ｔ０において、パス探索部２で求めた最も確か
らしいと思われる復号データを１ビットづつ順次内部符
号部３″の、前方、後方に方向変換出来る双方向ＦＦよ
りなるｎビットのシフトレジスタに順次与え、内部符号
部３°にて生成した前方レプリカを用いて、時刻ｔ０よ
り１クロック分後の時刻ｔ１における最も確からしいと
思われる復号データを検索する（これを前を見ると言う
）。
しかし時刻ｔ１において時刻ｔｌ以前の復号データに誤
りがあると判断した場合は、時刻ｔ、又はそれ以前に後
戻りする為に、パスメモリ４より復号データを１ビット
づつ順次読み出し、内部符号部３°にて符号化し後方レ
プリカとしてパス探索部２に与える（これを後を見ると
言う）。
りがあると判断した場合は、時刻ｔ、又はそれ以前に後
戻りする為に、パスメモリ４より復号データを１ビット
づつ順次読み出し、内部符号部３°にて符号化し後方レ
プリカとしてパス探索部２に与える（これを後を見ると
言う）。
このように前を見る動作と後を見る動作を繰り返し、最
も確からしいデータ列を復号結果としてパスメモリ４よ
り出力する。
も確からしいデータ列を復号結果としてパスメモリ４よ
り出力する。
向上記各部の制御は制御ブロック図６にて行う。
次に内部符号部３′につき第８図を用いて説明する。
第８図は送信側の符号器での生成行列がＡ （ｘ） ＝
ａ０＋ａ＋ｘ ＋ａｚＸ”＋ＨＨ、ａ 、 ｘ ”の場
合の内部符号部を示すもので、拘束長はｎである。
ａ０＋ａ＋ｘ ＋ａｚＸ”＋ＨＨ、ａ 、 ｘ ”の場
合の内部符号部を示すもので、拘束長はｎである。
図中１１は前方レプリカ用ＥＸ−ＯＲで、生成行列のタ
ップ数−２個あり、１２は後方レプリカ用ＥＸ−ＯＲで
生成行列のタップ数−１個ある。
ップ数−２個あり、１２は後方レプリカ用ＥＸ−ＯＲで
生成行列のタップ数−１個ある。
１０は双方向ＦＦで、生成行列のタップ数だけありシフ
トレジスタを構成しており、又第８図（Ａ）に示す如く
フリップフロップ（以下ＦＦと称す）２０とセレクタ２
１で構成され、セレクタ２１は前方に進む時はＡ側を選
択し、後方に進む時はＢ側を選択するものである。
トレジスタを構成しており、又第８図（Ａ）に示す如く
フリップフロップ（以下ＦＦと称す）２０とセレクタ２
１で構成され、セレクタ２１は前方に進む時はＡ側を選
択し、後方に進む時はＢ側を選択するものである。
１３は送信側の生成行列の係数に対応して１又はＯを乗
算する前方レプリカ用乗算器で、生成行列のタップ数−
１個ある。
算する前方レプリカ用乗算器で、生成行列のタップ数−
１個ある。
１４は送信側の生成行列の係数に対応して１又はＯを乗
算する後方レプリカ用乗算器で、生成行列のタップ数だ
けある。
算する後方レプリカ用乗算器で、生成行列のタップ数だ
けある。
そして、前方レプリカを生成する時は双方向ＦＦｌ０は
セレクタ２１にてＡ側を選択し各双方向ＦＦｌ０のＦＦ
２０に記憶しているデータに乗算器１３にて所定の１又
はＯを乗じＥＸ−ＯＲＩＩにて排他的論理和をとりバス
探索部２に与える。
セレクタ２１にてＡ側を選択し各双方向ＦＦｌ０のＦＦ
２０に記憶しているデータに乗算器１３にて所定の１又
はＯを乗じＥＸ−ＯＲＩＩにて排他的論理和をとりバス
探索部２に与える。
尚、時刻ｔ１における前方レプリカと、その時検索して
求めた確からしいデータに、係数３７に相当する乗算器
１１で１又はＯを乗算したものとを、１個のＥＸ−ＯＲ
１２にて排他的論理和をとったものは時刻ｔ２における
後方レプリカに等しくなっており、これを後方レプリカ
としてバス探索部２に与えている。
求めた確からしいデータに、係数３７に相当する乗算器
１１で１又はＯを乗算したものとを、１個のＥＸ−ＯＲ
１２にて排他的論理和をとったものは時刻ｔ２における
後方レプリカに等しくなっており、これを後方レプリカ
としてバス探索部２に与えている。
又以前の後方レプリカを生成する時は、双方向ＦＦｌ０
のセレクタ２１にてＢ側を選択させＦＦ２０に記憶して
いるデータ及び、順次パスメモリ４より読み出し双方向
ＦＦｌ０のＦＦ２０に記憶したデータに、乗算器１４に
て所定の１又は０を乗じ、ＥＸ−ＯＲ１２にて排他的論
理和をとりバス探索部２に与える。
のセレクタ２１にてＢ側を選択させＦＦ２０に記憶して
いるデータ及び、順次パスメモリ４より読み出し双方向
ＦＦｌ０のＦＦ２０に記憶したデータに、乗算器１４に
て所定の１又は０を乗じ、ＥＸ−ＯＲ１２にて排他的論
理和をとりバス探索部２に与える。
〔発明が解決しようとする課題］
ファノ型逐次復号器にて誤り訂正能力を上げる為には、
送信側の生成行列を長くし拘束長を長くせねばならない
が、ごれに伴い前方レプリカ用ＥＸ−ＯＲＩＩ、後方レ
プリカ用ＥＸ−ＯＲ１２（７）数が増大する。
送信側の生成行列を長くし拘束長を長くせねばならない
が、ごれに伴い前方レプリカ用ＥＸ−ＯＲＩＩ、後方レ
プリカ用ＥＸ−ＯＲ１２（７）数が増大する。
この数が増大すると前方レプリカ用ＥＸ−ＯＲ１１、後
方レプリカ用ＥＸ−ＯＲ１２による処理時間は長くなり
、この処理は１クロツタの間に処理せねばならず、内部
処理を高速に出来なくなる。
方レプリカ用ＥＸ−ＯＲ１２による処理時間は長くなり
、この処理は１クロツタの間に処理せねばならず、内部
処理を高速に出来なくなる。
即ち、従来例の内部符号部では、あまり送信側の生成行
列を長くし、誤り訂正能力を上げることが出来ない問題
点がある。
列を長くし、誤り訂正能力を上げることが出来ない問題
点がある。
本発明は、１クロツクの間での前方レプリカ及び後方レ
プリカの処理時間を短く、内部処理時間を短く出来、従
って送信側の生成行列を長くして、誤り訂正能力を上げ
ることが出来るファノ型逐次復号器の提供を目的として
いる。
プリカの処理時間を短く、内部処理時間を短く出来、従
って送信側の生成行列を長くして、誤り訂正能力を上げ
ることが出来るファノ型逐次復号器の提供を目的として
いる。
第１図は本発明の原理ブロック図である。
第１図に示す如く、送信側のデータ及び、該データを符
号器により生成行列とした信号を受信し蓄えておくシン
ボルメモリ１と、 該シンボルメモリ１から読み出した受信信号と、内部符
号部３で生成した前方レプリカ又は後方レプリカで演算
を行い最も確からしい復号データを求め１ビットづつ該
内部符号部３に与えるバス探索部２と、 該バス探索部２で求めた復号データの、送信例の生成行
列により定まるｎビットを、前方、後方に方向変換出来
る双方向ＦＦよりなるシフトレジスタに蓄積し、係数乗
算器及び排他的論理和回路を用いて符号化し前方レプリ
カ及び後方レプリカとして該バス探索部２に与え又蓄積
したｎビットの復号データを１ビットづつ順次パスメモ
リ４に与える内部符号部３と、 該内部符号部３よりの復号データを蓄えておき順次出力
する該バスメモリ４よりなるファノ型逐次復号器におい
て、 レプリカメモリ５を設け、又該内部符号部３の前方レプ
リカ生成回路を、前方レプリカ用のＥＸ−ＯＲを上記双
方向ＦＦ０間に設けたものとする。
号器により生成行列とした信号を受信し蓄えておくシン
ボルメモリ１と、 該シンボルメモリ１から読み出した受信信号と、内部符
号部３で生成した前方レプリカ又は後方レプリカで演算
を行い最も確からしい復号データを求め１ビットづつ該
内部符号部３に与えるバス探索部２と、 該バス探索部２で求めた復号データの、送信例の生成行
列により定まるｎビットを、前方、後方に方向変換出来
る双方向ＦＦよりなるシフトレジスタに蓄積し、係数乗
算器及び排他的論理和回路を用いて符号化し前方レプリ
カ及び後方レプリカとして該バス探索部２に与え又蓄積
したｎビットの復号データを１ビットづつ順次パスメモ
リ４に与える内部符号部３と、 該内部符号部３よりの復号データを蓄えておき順次出力
する該バスメモリ４よりなるファノ型逐次復号器におい
て、 レプリカメモリ５を設け、又該内部符号部３の前方レプ
リカ生成回路を、前方レプリカ用のＥＸ−ＯＲを上記双
方向ＦＦ０間に設けたものとする。
そして、該内部符号部３にて前方レプリカを生成する時
に其の時の後方レプリカを生成して該レプリカメモリ５
に蓄えておき、該レプリカメモリ５より蓄えた後方レプ
リカを読み出し該内部符号部３に入力するようにし、該
内部符号部３より前方レプリカと後方レプリカを該バス
探索部２に与えるようにする。
に其の時の後方レプリカを生成して該レプリカメモリ５
に蓄えておき、該レプリカメモリ５より蓄えた後方レプ
リカを読み出し該内部符号部３に入力するようにし、該
内部符号部３より前方レプリカと後方レプリカを該バス
探索部２に与えるようにする。
前方レプリカ用ＥＸ−ＯＲを双方向ＦＦ０間に設ければ
、１クロツクの間に１つのＥＸ−ＯＲの処理を行えばよ
く、１クロツクの時間を高速に出来る点に着目し、前方
レプリカ生成回路としては、前方レプリカ用のＥＸ−Ｏ
Ｒを双方向ＦＦの間に設け、誤り訂正能力を上げる為に
送信側の生成行列が長くなり、前方レプリカ用ＥＸ−Ｏ
Ｒの数が多くなっても、内部処理時間を高速に出来るよ
うにしている。
、１クロツクの間に１つのＥＸ−ＯＲの処理を行えばよ
く、１クロツクの時間を高速に出来る点に着目し、前方
レプリカ生成回路としては、前方レプリカ用のＥＸ−Ｏ
Ｒを双方向ＦＦの間に設け、誤り訂正能力を上げる為に
送信側の生成行列が長くなり、前方レプリカ用ＥＸ−Ｏ
Ｒの数が多くなっても、内部処理時間を高速に出来るよ
うにしている。
又内部符号部３で、時刻りにて生成する後方レプリカは
、１クロツク前の時刻ｔ−１において生成した前方レプ
リカと、その時パス探索部２にて求めた確からしいデー
タに、送信部の生成符号のｎビット目の係数ａ、に相当
するｌ又はＯを乗算器で乗算したものとの排他的論理和
をとったものと等しい点に着目し、前方レプリカを生成
した時後方レプリカを生成し、後方レプリカをレプリカ
メモリ５に蓄え、該レプリカメモリ５より蓄えた後方レ
プリカを読み出し該内部符号部３を介してパス探索部２
に与えることで、誤り訂正能力を上げる為に送信側の生
成行列が長くなっても内部処理時間を高速に出来るよう
にしている。
、１クロツク前の時刻ｔ−１において生成した前方レプ
リカと、その時パス探索部２にて求めた確からしいデー
タに、送信部の生成符号のｎビット目の係数ａ、に相当
するｌ又はＯを乗算器で乗算したものとの排他的論理和
をとったものと等しい点に着目し、前方レプリカを生成
した時後方レプリカを生成し、後方レプリカをレプリカ
メモリ５に蓄え、該レプリカメモリ５より蓄えた後方レ
プリカを読み出し該内部符号部３を介してパス探索部２
に与えることで、誤り訂正能力を上げる為に送信側の生
成行列が長くなっても内部処理時間を高速に出来るよう
にしている。
即ち、送信側の生成行列を長くし、ファノ型逐次復号器
の誤り訂正能力を増大することが出来る。
の誤り訂正能力を増大することが出来る。
第２図は本発明の実施例のファノ型逐次復号器の構成を
示すブロック図、第３図は本発明の実施例の第１の内部
符号部のブロック図、第４図は本発明の実施例の第２の
内部符号部のブロック図、第５図は本発明の実施例の第
３の内部符号部のブロック図、第６図は本発明の実施例
の第４の内部符号部のブロック図である。
示すブロック図、第３図は本発明の実施例の第１の内部
符号部のブロック図、第４図は本発明の実施例の第２の
内部符号部のブロック図、第５図は本発明の実施例の第
３の内部符号部のブロック図、第６図は本発明の実施例
の第４の内部符号部のブロック図である。
第２図は第１図に示す原理ブロック図の、パスメモリ４
とレプリカメモリ５を１つのメモリ７に設けるようにし
たもので、レプリカメモリとパスメモリはデータの読み
書きするタイミングが同じであるので、２ビット幅のＲ
ＡＭで実現したちのであり、制御部６は各部の制御を行
うもので、内部符号部３以外は、既に、従来例のところ
で説明した動作とかわりないので動作の説明は省略する
。
とレプリカメモリ５を１つのメモリ７に設けるようにし
たもので、レプリカメモリとパスメモリはデータの読み
書きするタイミングが同じであるので、２ビット幅のＲ
ＡＭで実現したちのであり、制御部６は各部の制御を行
うもので、内部符号部３以外は、既に、従来例のところ
で説明した動作とかわりないので動作の説明は省略する
。
レプリカメモリ５を設けることにより内部符号部３の構
成は従来と変わり、マツシイ型符号器とウォンゼンクラ
フト型符号器とを基本としたものが考えられるので、以
下第３図〜第６図を用いて内部符号部３について説明す
る。
成は従来と変わり、マツシイ型符号器とウォンゼンクラ
フト型符号器とを基本としたものが考えられるので、以
下第３図〜第６図を用いて内部符号部３について説明す
る。
第３図、第４図はマツシイ型符号器を基として構成した
ものであり、第５図、第６図はウォンゼンクラフト型符
号器を基として構成したものである。
ものであり、第５図、第６図はウォンゼンクラフト型符
号器を基として構成したものである。
尚第３図、第５図の場合の送信側の符号器の生成行列は
、Ａ （ｘ） ＝３ｏ ＋ａｌｘ ＋ａｚｘ”＋ ・・
・ａ、ｘ’で拘束長はｎ＋１であり、第４図、第６図の
場合の送信側の符号器の生成行列は、Ａ（ｘ ） −１
＋ｘ”＋ｘ’＋ｘ’＋ｘ’＋ｘ’＋ｘ”で拘束長は９で
あり、原則的には、第３図、第５図の場合と同じである
ので、以下の説明は第３図、第５図について説明する。
、Ａ （ｘ） ＝３ｏ ＋ａｌｘ ＋ａｚｘ”＋ ・・
・ａ、ｘ’で拘束長はｎ＋１であり、第４図、第６図の
場合の送信側の符号器の生成行列は、Ａ（ｘ ） −１
＋ｘ”＋ｘ’＋ｘ’＋ｘ’＋ｘ’＋ｘ”で拘束長は９で
あり、原則的には、第３図、第５図の場合と同じである
ので、以下の説明は第３図、第５図について説明する。
又図中３０．３１〜３５，６０．６１は第８図（Ａ）に
示す双方向ＦＦ、５０．５１〜５４は送信側の符号器の
生成行列の係数に対応して１又は０を乗算する乗算器、
４０．４１〜４４，９０゜９５はＥＸ−ＯＲ，４７，４
８，６４，６５はＦＦ、４５．４６，６２．６３はセレ
クタで前方に進む時はＡ側を選択し、後方に進む時はＢ
側を選択する。
示す双方向ＦＦ、５０．５１〜５４は送信側の符号器の
生成行列の係数に対応して１又は０を乗算する乗算器、
４０．４１〜４４，９０゜９５はＥＸ−ＯＲ，４７，４
８，６４，６５はＦＦ、４５．４６，６２．６３はセレ
クタで前方に進む時はＡ側を選択し、後方に進む時はＢ
側を選択する。
第３図、第４図の場合は、乗算器１０．８０の出力との
排他的論理和をとるＥＸ−〇Ｒ９０，９５を双方向ＦＦ
６０の間に設け、１クロツクの間に１つのＥＸ−ＯＲの
処理を行えばよいようにして内部処理時間を短く出来る
ようにしている。
排他的論理和をとるＥＸ−〇Ｒ９０，９５を双方向ＦＦ
６０の間に設け、１クロツクの間に１つのＥＸ−ＯＲの
処理を行えばよいようにして内部処理時間を短く出来る
ようにしている。
そして、双方向ＦＦ６０と、乗算器７０．ＥＸ−ＯＲ９
０を用いて前方レプリカを生成し、セレクタ６２を介し
てパス探索部２に与え、又その時、更に乗算器７１とＥ
Ｘ−ＯＲ９０を用いて後方レプリカを生成し、セレクタ
６３を介してパス探索部２に与え、又双方向ＦＦ６０を
介してレプリカメモリ５に書き込むようにしている。
０を用いて前方レプリカを生成し、セレクタ６２を介し
てパス探索部２に与え、又その時、更に乗算器７１とＥ
Ｘ−ＯＲ９０を用いて後方レプリカを生成し、セレクタ
６３を介してパス探索部２に与え、又双方向ＦＦ６０を
介してレプリカメモリ５に書き込むようにしている。
そしてレプリカメモリ５より読み出した後方レプリカは
双方向ＦＦ６０．ＦＦ６５．セレクタ６３を介してパス
探索部２に与え、この時は乗算器８０（係数８０相当）
の出力に乗算器８１にて１又は０を乗算し、この乗算し
た値と、後方レプリカとの排他的論理和をＥＸ−ＯＲ９
５にて求め、前方レプリカとして双方向ＦＦ６０．ＦＦ
６４．セレクタ６２を介してパス探索部２に与えるよう
にしている。
双方向ＦＦ６０．ＦＦ６５．セレクタ６３を介してパス
探索部２に与え、この時は乗算器８０（係数８０相当）
の出力に乗算器８１にて１又は０を乗算し、この乗算し
た値と、後方レプリカとの排他的論理和をＥＸ−ＯＲ９
５にて求め、前方レプリカとして双方向ＦＦ６０．ＦＦ
６４．セレクタ６２を介してパス探索部２に与えるよう
にしている。
尚、この内部符号部では、乗算器８０（係数ａ０相当）
の出力が、パス探索部２へ逆に送る場合の復号データと
なっている。
の出力が、パス探索部２へ逆に送る場合の復号データと
なっている。
このようにすれば、１クロツクの間に前方レプリカの１
つのＥＸ−ＯＲの処理を行えばよいので、生成行列が長
くなっても、内部処理時間を高速に出来、又後方レプリ
カはレプリカメモリ５より読み出せばよいので生成行列
が長くなっても、内部処理時間を高速に出来、送信部の
符号部の生成行列を長く出来るので、誤り訂正能力を増
大することが出来る。
つのＥＸ−ＯＲの処理を行えばよいので、生成行列が長
くなっても、内部処理時間を高速に出来、又後方レプリ
カはレプリカメモリ５より読み出せばよいので生成行列
が長くなっても、内部処理時間を高速に出来、送信部の
符号部の生成行列を長く出来るので、誤り訂正能力を増
大することが出来る。
第５図、第６図では、１クロツクでの前方レプリカのＥ
Ｘ−ＯＲによる処理時間を短くかくする為に、時間ｔ０
において、双方向ＦＦ３０及び、乗算器５０．ＥＸ−Ｏ
Ｒ４０を用い、Ａ （ｘ） ＝ａ、 ＋ａ、ｘ ＋ａｚ
ｘ”十−−°ａ ｎ−２Ｘ ｓＡ （ｘ ） −１
＋ｘ２＋ｘ’＋ｘ’＋ｘ”の演算を行い、時間ｔ、にお
いて、双方向ＦＦ３１．乗算器５１．ＥＸ−ＯＲ４１を
用い、 Ｂ（ｘ） ＝Ａ （ｘ） ＋ａ 、、−、ｘｎ−１、Ｂ
（ｘ） ＝Ａ（ｘ）＋ｘ’の演算を行い、前方レプリ
カとしてセレクタ４５を介してパス探索部２に与え、時
間ｔ２において、双方向ＦＦ３２．乗算器５２．ＥＸ−
ＯＲ４２を用いＧ （ｘ）＝Ｂ （ｘ）＋ａｎｘ”、Ｇ
（ｘ） ＝Ｂ （ｘ） ＋ｘ’の演算を行い後方レプ
リカとしてパス探索部２に与え、又時間ｔ、にて双方向
ＦＦ３３にて後方レプリカとしてレプリカメモリ５に書
き込む。
Ｘ−ＯＲによる処理時間を短くかくする為に、時間ｔ０
において、双方向ＦＦ３０及び、乗算器５０．ＥＸ−Ｏ
Ｒ４０を用い、Ａ （ｘ） ＝ａ、 ＋ａ、ｘ ＋ａｚ
ｘ”十−−°ａ ｎ−２Ｘ ｓＡ （ｘ ） −１
＋ｘ２＋ｘ’＋ｘ’＋ｘ”の演算を行い、時間ｔ、にお
いて、双方向ＦＦ３１．乗算器５１．ＥＸ−ＯＲ４１を
用い、 Ｂ（ｘ） ＝Ａ （ｘ） ＋ａ 、、−、ｘｎ−１、Ｂ
（ｘ） ＝Ａ（ｘ）＋ｘ’の演算を行い、前方レプリ
カとしてセレクタ４５を介してパス探索部２に与え、時
間ｔ２において、双方向ＦＦ３２．乗算器５２．ＥＸ−
ＯＲ４２を用いＧ （ｘ）＝Ｂ （ｘ）＋ａｎｘ”、Ｇ
（ｘ） ＝Ｂ （ｘ） ＋ｘ’の演算を行い後方レプ
リカとしてパス探索部２に与え、又時間ｔ、にて双方向
ＦＦ３３にて後方レプリカとしてレプリカメモリ５に書
き込む。
又レプリカメモリ５より読み出した時は、双方向ＦＦ３
３．ＦＦ４Ｂ、セレクタ４６を介して後方レプリカとし
てパス探索部２に与え、この時は、双方向ＦＦ３０ （
ＦＦ、−ｚ）の後方出力に、乗算器５３にて１又は０を
乗算し、この乗算した値と出力３３の後方出力との排他
的論理和をＥＸ−ＯＲ４３にて求めたデータをＦＦ４７
．セレクタ４５を介して前方レプリカとしてパス探索部
２に与えるようにしている。
３．ＦＦ４Ｂ、セレクタ４６を介して後方レプリカとし
てパス探索部２に与え、この時は、双方向ＦＦ３０ （
ＦＦ、−ｚ）の後方出力に、乗算器５３にて１又は０を
乗算し、この乗算した値と出力３３の後方出力との排他
的論理和をＥＸ−ＯＲ４３にて求めたデータをＦＦ４７
．セレクタ４５を介して前方レプリカとしてパス探索部
２に与えるようにしている。
このようにすれば、１クロツタの間で、前方レプリカを
生成する為のＥＸ−ＯＲは、双方向ＦＦ３１と３２の間
にＥＸ−ＯＲ４１を設けた分掛なくなり、第３図の場合
程ではないが、内部処理時間を高速にすることが出来る
。
生成する為のＥＸ−ＯＲは、双方向ＦＦ３１と３２の間
にＥＸ−ＯＲ４１を設けた分掛なくなり、第３図の場合
程ではないが、内部処理時間を高速にすることが出来る
。
後方レプリカに関しては第３図の場合と同様に、レプリ
カメモリ５より読み出せばよいので内部処理時間を高速
にすることが出来、送信部の符号部の生成行列を長く出
来るので、誤り訂正能力を増大することが出来る。
カメモリ５より読み出せばよいので内部処理時間を高速
にすることが出来、送信部の符号部の生成行列を長く出
来るので、誤り訂正能力を増大することが出来る。
（発明の効果］
以上詳細に説明せる如く本発明によれば、前方レプリカ
用ＥＸ−ＯＲを双方向ＦＦ０間に設は又、レプリカメモ
リ５を設は後方レプリカは該レプリカメモリ５に蓄積し
ておき、これを読み出すようにしているので、内部処理
時間を高速に出来、送信側の生成行列を長く出来るので
、誤り訂正能力を増大出来る効果がある。
用ＥＸ−ＯＲを双方向ＦＦ０間に設は又、レプリカメモ
リ５を設は後方レプリカは該レプリカメモリ５に蓄積し
ておき、これを読み出すようにしているので、内部処理
時間を高速に出来、送信側の生成行列を長く出来るので
、誤り訂正能力を増大出来る効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のファノ型逐次復号器の構成を
示すブロック図、 第３図は本発明の実施例の第１の内部符号部のブロック
図、 第４図は本発明の実施例の第２の内部符号部のブロック
図、 第５図は本発明の実施例の第３の内部符号部のブロック
図、 第６図は本発明の実施例の第４の内部符号部のブロック
図、 第７図は従来例のファノ型逐次復号器のブロック図、 第８図は従来例の内部符号部のブロック図である。 図において、 １はシンボルメモリ、 ２はバス探索部、 ３は内部符号部、 ４はパスメモリ、 ５はレプリカメモリ、 ６は制御部、 ７はメモリ、 １０．３０．３１〜３５，６０．６１は双方向フリップ
フロップ、 １３．１４，５０．５１〜５４は乗算器、１１．１２，
４０．４１〜４４，９０．９５は排他的論理和回路、 ４７．４８，６４．６５はフリップフロップ、４５、．
４６，６２．６３はセレクタを示す。 ：Ｉ ｈｌ。
示すブロック図、 第３図は本発明の実施例の第１の内部符号部のブロック
図、 第４図は本発明の実施例の第２の内部符号部のブロック
図、 第５図は本発明の実施例の第３の内部符号部のブロック
図、 第６図は本発明の実施例の第４の内部符号部のブロック
図、 第７図は従来例のファノ型逐次復号器のブロック図、 第８図は従来例の内部符号部のブロック図である。 図において、 １はシンボルメモリ、 ２はバス探索部、 ３は内部符号部、 ４はパスメモリ、 ５はレプリカメモリ、 ６は制御部、 ７はメモリ、 １０．３０．３１〜３５，６０．６１は双方向フリップ
フロップ、 １３．１４，５０．５１〜５４は乗算器、１１．１２，
４０．４１〜４４，９０．９５は排他的論理和回路、 ４７．４８，６４．６５はフリップフロップ、４５、．
４６，６２．６３はセレクタを示す。 ：Ｉ ｈｌ。
Claims (1)
- 【特許請求の範囲】 送信側のデータ及び、該データを符号器により生成行列
とした信号を受信し蓄えておくシンボルメモリ（１）と
、 該シンボルメモリ（１）から読み出した受信信号と、内
部符号部（３）で生成した前方レプリカ又は後方レプリ
カで演算を行い最も確からしい復号データを求め１ビッ
トづつ該内部符号部（３）に与えるパス探索部（２）と
、 該パス探索部（２）で求めた復号データの、送信側の生
成行列により定まるｎビットを、前方、後方に方向変換
出来る双方向フリップフロップよりなるシフトレジスタ
に蓄積し、係数乗算器及び排他的論理和回路を用いて符
号化し前方レプリカ及び後方レプリカとして該パス探索
部２に与え又蓄積したｎビットの復号データを１ビット
づつ順次パスメモリ（４）に与える内部符号部（３）と
、該内部符号部（３）よりの復号データを蓄えておき順
次出力する該パスメモリ（４）よりなるファノ型逐次復
号器において、 レプリカメモリ（５）を設け、又該内部符号部（３）の
前方レプリカ生成回路を、前方レプリカ用の排他的論理
和回路を上記双方向フリップフロップの間に設けたもの
とし、 該内部符号部（３）にて前方レプリカを生成する時に其
の時の後方レプリカを生成して該レプリカメモリ（５）
に蓄えておき、該レプリカメモリ（５）より蓄えた後方
レプリカを読み出し該内部符号部（３）に入力するよう
にし、該内部符号部（３）より前方レプリカと後方レプ
リカを該パス探索部（２）に与えるようにしたことを特
徴とするファノ型逐次復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13215589A JPH02309821A (ja) | 1989-05-25 | 1989-05-25 | ファノ型逐次復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13215589A JPH02309821A (ja) | 1989-05-25 | 1989-05-25 | ファノ型逐次復号器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02309821A true JPH02309821A (ja) | 1990-12-25 |
Family
ID=15074649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13215589A Pending JPH02309821A (ja) | 1989-05-25 | 1989-05-25 | ファノ型逐次復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02309821A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03253123A (ja) * | 1990-03-02 | 1991-11-12 | Kokusai Denshin Denwa Co Ltd <Kdd> | 誤り訂正符号の復号方法 |
| CN109324920A (zh) * | 2018-10-09 | 2019-02-12 | 上海兔小二科技有限公司 | 一种对字节数组进行校验修正的方法和智能设备 |
-
1989
- 1989-05-25 JP JP13215589A patent/JPH02309821A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03253123A (ja) * | 1990-03-02 | 1991-11-12 | Kokusai Denshin Denwa Co Ltd <Kdd> | 誤り訂正符号の復号方法 |
| CN109324920A (zh) * | 2018-10-09 | 2019-02-12 | 上海兔小二科技有限公司 | 一种对字节数组进行校验修正的方法和智能设备 |
| CN109324920B (zh) * | 2018-10-09 | 2022-03-04 | 杭州兔小二科技实业有限公司 | 一种对字节数组进行校验修正的方法和智能设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kautz | Fibonacci codes for synchronization control | |
| JP2717032B2 (ja) | ビタビ復号器 | |
| US5446746A (en) | Path memory apparatus of a viterbi decoder | |
| JPS6356728B2 (ja) | ||
| JPH09507117A (ja) | リードソロモン復号化器 | |
| US5465275A (en) | Efficient utilization of present state/next state registers | |
| JPS5827238A (ja) | ランレングス制限記号発生装置 | |
| JPS59157811A (ja) | デ−タ補間回路 | |
| US5619514A (en) | In-place present state/next state registers | |
| JPWO1999062183A1 (ja) | 畳み込み符号の軟出力復号装置及び軟出力復号方法 | |
| Chan et al. | IC design of an adaptive Viterbi decoder | |
| HK85794A (en) | Device for the processing of the viterbi algorithm comprising a processor and a specialized unit | |
| US7127667B2 (en) | ACS circuit and viterbi decoder with the circuit | |
| US5761265A (en) | Parallel architecture for generating pseudo-random sequences | |
| JPH0563582A (ja) | 辞書編集的に符号化／復号化する方法と装置 | |
| JPS63161731A (ja) | 逐次誤り訂正復号化装置 | |
| JPH02309821A (ja) | ファノ型逐次復号器 | |
| JP3753822B2 (ja) | ビタビ復号方法および装置 | |
| JPH11317676A (ja) | 有限フィ―ルドでの任意要素の逆数具現回路 | |
| CN115833993B (zh) | 一种面向下一代光纤通信标准的oFEC译码系统 | |
| JP3260714B2 (ja) | ビタビ復号化装置およびビタビ復号化方法 | |
| JPH07245567A (ja) | ビタビ復号演算装置 | |
| JP2571384B2 (ja) | シ−ケンシャル復号器 | |
| JPH0510850B2 (ja) | ||
| JPS63203019A (ja) | シ−ケンシヤル復号器 |