JPH02312251A - 電子部品実装用パッドの製造方法 - Google Patents
電子部品実装用パッドの製造方法Info
- Publication number
- JPH02312251A JPH02312251A JP1132674A JP13267489A JPH02312251A JP H02312251 A JPH02312251 A JP H02312251A JP 1132674 A JP1132674 A JP 1132674A JP 13267489 A JP13267489 A JP 13267489A JP H02312251 A JPH02312251 A JP H02312251A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- wire
- wires
- conductor
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ａ業上の利用分野］
本発明は、裏面に所定の間隔で配列された端子を有する
半導体チップ、チップを搭載したセラミック基板等の電
子部品をプリント配線板上に実装する際に用いる電子部
品実装用パッドに関するものである。
半導体チップ、チップを搭載したセラミック基板等の電
子部品をプリント配線板上に実装する際に用いる電子部
品実装用パッドに関するものである。
［従来の技術］
近年の半導体集積回路の高集積化は著しく、信号端子数
が増加する傾向にあり、プリント配線板への高密度実装
の要求も増々高まっている。これに伴って実装方法も種
々の方法が検討されているが、従来性なわれている１つ
の方法としては半導体チップの一方の面に所定の間隔で
凸電極（バンブ）を設け、このバンブをプリント配線板
上のパターンに直接半田付けする方法がある。
が増加する傾向にあり、プリント配線板への高密度実装
の要求も増々高まっている。これに伴って実装方法も種
々の方法が検討されているが、従来性なわれている１つ
の方法としては半導体チップの一方の面に所定の間隔で
凸電極（バンブ）を設け、このバンブをプリント配線板
上のパターンに直接半田付けする方法がある。
また、半導体チップの信号端子数が非常に多い場合には
、第４図に示されるようにいわゆるビングリッドアレイ
による実装が採用されている。ビングリッドアレイ３１
１においては絶縁板に二次元に設けられた導通孔の一方
の側から実装用の導通ビン３１１ｂが挿入されており、
半導体チップ３１１ａは絶縁板の中央部にボンディング
（絶縁板にはインナーリードと各導通孔を接続する回路
が形成されている）されている。そして、プリント配線
板３１２の透孔に挿入されて半田付けされているビング
リッドアレイ用ソケット３１３に、ビングリッドアレイ
３１１の導通ビン３１１ｂを挿入することにより実装が
行なわれる。
、第４図に示されるようにいわゆるビングリッドアレイ
による実装が採用されている。ビングリッドアレイ３１
１においては絶縁板に二次元に設けられた導通孔の一方
の側から実装用の導通ビン３１１ｂが挿入されており、
半導体チップ３１１ａは絶縁板の中央部にボンディング
（絶縁板にはインナーリードと各導通孔を接続する回路
が形成されている）されている。そして、プリント配線
板３１２の透孔に挿入されて半田付けされているビング
リッドアレイ用ソケット３１３に、ビングリッドアレイ
３１１の導通ビン３１１ｂを挿入することにより実装が
行なわれる。
［発明が解決しようとする課題］
しかし、上記のような従来の技術において、ビングリッ
ドアレイ用ソケットを用いる方法では、実装コストが大
変高価になってしまう。
ドアレイ用ソケットを用いる方法では、実装コストが大
変高価になってしまう。
このため、絶縁板に所望数の透孔を二次元に配列して設
け、この透孔に導電性の高い金属を挿入して表裏の導通
を図ったパッドをプリント配線板と電子部品の間に介在
させて実装（電子部品裏面端子と配線板の端子をパッド
の導体を介して導通させる）するという方法も一部で試
みられている。かかるパッドを用いると、ソケットが不
要となるので実装コストが安価となり、かつチップと基
板との距離も短くなるので接続信頼性も向上する。更に
、複雑な形状のソケットを用いないことから端子間のピ
ッチを小さくすることができ、高機能チップへの対応も
可能となる。
け、この透孔に導電性の高い金属を挿入して表裏の導通
を図ったパッドをプリント配線板と電子部品の間に介在
させて実装（電子部品裏面端子と配線板の端子をパッド
の導体を介して導通させる）するという方法も一部で試
みられている。かかるパッドを用いると、ソケットが不
要となるので実装コストが安価となり、かつチップと基
板との距離も短くなるので接続信頼性も向上する。更に
、複雑な形状のソケットを用いないことから端子間のピ
ッチを小さくすることができ、高機能チップへの対応も
可能となる。
しかしながら、かかる電子部品実装用パッドは、ガラス
エポキシ基板等の絶縁板にドリルを用いてｌ孔ずつ穿孔
した後、銅もしくは銅合金等からなるビンをそれぞれの
孔に挿入するという方法で製造されているため、パッド
自体の生産性が非常に悪いという問題があった。即ち、
この種の孔あけは数値制御された専用の孔あけ装置を用
いて行なわれるが、位置精度の点からは絶縁板を複数枚
重ねて穿孔することができず、電子部品の端子に対応す
るだけの多数の孔を穿設する工程に多大な時間がかかる
上、孔数が多いのでドリルの摩耗も激しく製造コストも
高くなってしまう。更に、多数の小孔（０，２１１ｖφ
程度）にビンを１木ずつ挿入する工程も極めて繁雑であ
った。
エポキシ基板等の絶縁板にドリルを用いてｌ孔ずつ穿孔
した後、銅もしくは銅合金等からなるビンをそれぞれの
孔に挿入するという方法で製造されているため、パッド
自体の生産性が非常に悪いという問題があった。即ち、
この種の孔あけは数値制御された専用の孔あけ装置を用
いて行なわれるが、位置精度の点からは絶縁板を複数枚
重ねて穿孔することができず、電子部品の端子に対応す
るだけの多数の孔を穿設する工程に多大な時間がかかる
上、孔数が多いのでドリルの摩耗も激しく製造コストも
高くなってしまう。更に、多数の小孔（０，２１１ｖφ
程度）にビンを１木ずつ挿入する工程も極めて繁雑であ
った。
この発明は、かかる点に鑑みてなされたものであり、表
裏を導通する導体が二次元に精度良く配列された電子部
品実装用パッドを効率良くかつ安価に製造することので
きる製造方法を提供することを目的とするものである。
裏を導通する導体が二次元に精度良く配列された電子部
品実装用パッドを効率良くかつ安価に製造することので
きる製造方法を提供することを目的とするものである。
［課題を解決するための手段］
本発明の製造方法においては、複数の導線を間に絶縁体
を介在させた状態で平行に配列して固定することにより
導線と絶縁体の複合体を作製し、しかる後、この複合体
を導線と直交する方向に所望の厚さに切断することによ
って、上記の課題を達成している。
を介在させた状態で平行に配列して固定することにより
導線と絶縁体の複合体を作製し、しかる後、この複合体
を導線と直交する方向に所望の厚さに切断することによ
って、上記の課題を達成している。
本発明における導線と絶縁体の複合体は、具体的には、
表面が絶縁体で被覆された複数の導線を平行に並べて固
定した多本平行導線を好ましくは絶縁シートを介して所
望数積層して圧着することによって作製することができ
る。又、かかる複合体は、多本平行線を中空の箱体内に
所望の間隔で平行に保持し、この箱体内に樹脂を充填し
て硬化させることによっても作製できる。
表面が絶縁体で被覆された複数の導線を平行に並べて固
定した多本平行導線を好ましくは絶縁シートを介して所
望数積層して圧着することによって作製することができ
る。又、かかる複合体は、多本平行線を中空の箱体内に
所望の間隔で平行に保持し、この箱体内に樹脂を充填し
て硬化させることによっても作製できる。
［作用］
本発明においては、従来のようにパッドの基体となる絶
縁板に個々に孔を設けて導通ビンを挿入するのではなく
、初めに導線を平行に配列して絶縁体を介して固定する
ことにより導線と絶縁体との棒状の複合体を作製するの
で、この複合体を所望の厚さに切断するだけで（切断さ
れた導線がそれぞれのパッドの導体を構成する）次々に
同じ構造の電子部品実装用パッドが製造される。また、
従来の製造方法ではパッドに配置する導体の数に比例し
て増々生産性が低下するのに対して、本発明の方法では
初めに平行に並べる導線の本数を増すだけであるので配
置する導体数が増えても生産性はほとんど低下しない。
縁板に個々に孔を設けて導通ビンを挿入するのではなく
、初めに導線を平行に配列して絶縁体を介して固定する
ことにより導線と絶縁体との棒状の複合体を作製するの
で、この複合体を所望の厚さに切断するだけで（切断さ
れた導線がそれぞれのパッドの導体を構成する）次々に
同じ構造の電子部品実装用パッドが製造される。また、
従来の製造方法ではパッドに配置する導体の数に比例し
て増々生産性が低下するのに対して、本発明の方法では
初めに平行に並べる導線の本数を増すだけであるので配
置する導体数が増えても生産性はほとんど低下しない。
更に、本発明で製造されるパッドは元々一体に形成され
ていた複合体を切断したものであるから、個々の絶縁板
にドリルで別々に孔をあけるという従来法に比較して位
置精度も格段に向上する。
ていた複合体を切断したものであるから、個々の絶縁板
にドリルで別々に孔をあけるという従来法に比較して位
置精度も格段に向上する。
〔実施例］
実施例：１
第１図を用いて本発明の詳細な説明する。まず、第１図
８は実施例で用いた装置の概念図である６本実施例では
、第１図ｅの断面図に示されるように、導線１ａの表面
がポリイミド樹脂からなる絶縁層１ｂ（厚さ０．０２５
ｍｍ ）で被覆され、更にその外側に半硬化状態のエポ
キシ樹脂からなる融着層１ｃ（厚さ０．０１０ｍ＋ａ）
が設けられた絶縁導線（０，２ｍ１Ｉｌφ）を用い、絶
縁電線を平行に並べた状態で第１図ａにおける矢印Ａの
方向に供給した。
８は実施例で用いた装置の概念図である６本実施例では
、第１図ｅの断面図に示されるように、導線１ａの表面
がポリイミド樹脂からなる絶縁層１ｂ（厚さ０．０２５
ｍｍ ）で被覆され、更にその外側に半硬化状態のエポ
キシ樹脂からなる融着層１ｃ（厚さ０．０１０ｍ＋ａ）
が設けられた絶縁導線（０，２ｍ１Ｉｌφ）を用い、絶
縁電線を平行に並べた状態で第１図ａにおける矢印Ａの
方向に供給した。
そして、絶縁電線に溶剤塗布手段３によって溶剤を塗布
した後、熱ロール４ａの外周に圧接した状態で絶縁電線
を加熱し、融着層ＩＣを互いに融着させて各絶縁導線を
固定し多本平行線１を作製した（多本平行線については
特願昭６３−３１９４１３号、特願昭６３−３２０４９
６号に詳しい）。
した後、熱ロール４ａの外周に圧接した状態で絶縁電線
を加熱し、融着層ＩＣを互いに融着させて各絶縁導線を
固定し多本平行線１を作製した（多本平行線については
特願昭６３−３１９４１３号、特願昭６３−３２０４９
６号に詳しい）。
また、絶縁シート２として、厚さ０．３Ｂｍｔｓの両面
エポキシプリプレグ（ノーメックス４１Ｏ）を用意し、
熱ロール４ａと逆方向に回転するロール４ｂから送り出
される多本平行線１と対向させて同じ方向に同じ速度で
供給した。このようにして供給された多本平行線１と絶
縁シート２は上下の送りだしロール５ａ、５ｂに挟持さ
れた状態でカッター６で所定の長さに切断され、型内に
順次積み重ねられる。
エポキシプリプレグ（ノーメックス４１Ｏ）を用意し、
熱ロール４ａと逆方向に回転するロール４ｂから送り出
される多本平行線１と対向させて同じ方向に同じ速度で
供給した。このようにして供給された多本平行線１と絶
縁シート２は上下の送りだしロール５ａ、５ｂに挟持さ
れた状態でカッター６で所定の長さに切断され、型内に
順次積み重ねられる。
その後、積み重ねられた多本平行線１と絶縁シート２を
加熱プレスによって圧着しく第１図ｂ）、第１図Ｃのよ
うな導線１と絶縁体（絶縁層ｌｂ、融着層１ｃ、絶縁シ
ート２）とからなる角柱状の複合体３を作製した。この
際、導体１ａのピッチは０．６３５ｍｍであった。
加熱プレスによって圧着しく第１図ｂ）、第１図Ｃのよ
うな導線１と絶縁体（絶縁層ｌｂ、融着層１ｃ、絶縁シ
ート２）とからなる角柱状の複合体３を作製した。この
際、導体１ａのピッチは０．６３５ｍｍであった。
しかる後、複合体３を導ｊＪ！ｌａに対して直交する方
向に厚さ１．ｏｎｏ＋＋に切断し、これにより第１図ｄ
に示されるような電子部品実装用バットを得た。
向に厚さ１．ｏｎｏ＋＋に切断し、これにより第１図ｄ
に示されるような電子部品実装用バットを得た。
実施例＝２
第２図は本発明の更に別の実施例の工程を説明するため
の模式的な断面図である。
の模式的な断面図である。
まず、実施例１と同様にして作製した多本平行線１０１
を、第２図ａのように所定の厚さのスペーサ１０８を両
端に介在させてコ字断面形状のチャック１０９で両端を
固定し、長手方向に２９６伸ばした状態で各多本平行線
１を平行に保持した。
を、第２図ａのように所定の厚さのスペーサ１０８を両
端に介在させてコ字断面形状のチャック１０９で両端を
固定し、長手方向に２９６伸ばした状態で各多本平行線
１を平行に保持した。
次に、所定の間隔で平行に保持した多本平行線１０１を
中空の箱体１０９の中に配置し、ここに樹脂を封入した
。樹脂を硬化させた後、成形物を取り出して（箱体内面
に離型剤を塗布しておくと良い）第３図Ｃに示されるの
ような各多本平行線＋０１の間に絶縁樹脂１０２が充填
され複合体１０３を得た。
中空の箱体１０９の中に配置し、ここに樹脂を封入した
。樹脂を硬化させた後、成形物を取り出して（箱体内面
に離型剤を塗布しておくと良い）第３図Ｃに示されるの
ような各多本平行線＋０１の間に絶縁樹脂１０２が充填
され複合体１０３を得た。
しかる後、この複合体１１０を導線１０１に対して直交
する方向に所定の厚さに切断し、第２図ｄに示されるよ
うな電子部品実装用パッド１１０を作製した。
する方向に所定の厚さに切断し、第２図ｄに示されるよ
うな電子部品実装用パッド１１０を作製した。
なお、上記の実施例では各導線を互いに平行にかつ二次
元に配置しているが、実装しようとする電子部品によっ
て端子が一列に並んでいるような場合は必ずしも導線を
二次元に配置する必要はない。また、導線の間隔も全て
同じである必要はな（、部分的に疎密があっても良い。
元に配置しているが、実装しようとする電子部品によっ
て端子が一列に並んでいるような場合は必ずしも導線を
二次元に配置する必要はない。また、導線の間隔も全て
同じである必要はな（、部分的に疎密があっても良い。
更に、実施例２の方法においては、多本平行線を用いな
いで導線をそれぞれ所定の間隔に保持して樹脂を封入す
ることによって複合体を作製することもできる。
いで導線をそれぞれ所定の間隔に保持して樹脂を封入す
ることによって複合体を作製することもできる。
端子数の多い半導体チップや数種の電子部品を搭載した
ユニット配線板を母板であるプリント配線板に実装する
際に、上記のような本発明の製造方法で得られたパッド
を用いてパッド上面に部品（ユニット配線板を含む）を
半田付けしく部品の端子とバット上面に露出している導
体端部を半田付けする）、その後にパッド裏面に露出し
ている導体端部とプリント配線板の端子を半田付けすれ
ば、パッドに部品を実装する際に位置ずれが生じても不
良となるのはその部品だけで済み、プリント配線板全体
が不良品になることがない。プリント配線板にパッドを
半田付けする際の位置ずれは手直しが可能であるので実
装工程の歩留りを向上させることができる。
ユニット配線板を母板であるプリント配線板に実装する
際に、上記のような本発明の製造方法で得られたパッド
を用いてパッド上面に部品（ユニット配線板を含む）を
半田付けしく部品の端子とバット上面に露出している導
体端部を半田付けする）、その後にパッド裏面に露出し
ている導体端部とプリント配線板の端子を半田付けすれ
ば、パッドに部品を実装する際に位置ずれが生じても不
良となるのはその部品だけで済み、プリント配線板全体
が不良品になることがない。プリント配線板にパッドを
半田付けする際の位置ずれは手直しが可能であるので実
装工程の歩留りを向上させることができる。
また、第３図に示されるようにピングリッドアレイのビ
ンを除去した状態で表面実装用素子２１１ （半導体チ
ップ２１１ａ）として本発明によって得られるパッド２
１０（導体２１０ａ）を介してプリント配線板２１２上
に半田付けすることもできる。ソケットを用いて実装す
る従来の方法に比べて、実装構造が簡単となり実装コス
トの引き下げ及び接続信頼性の向上を図ることができる
。更に、端子間ピッチもソケットを用いる場合より狭く
することが可能である。
ンを除去した状態で表面実装用素子２１１ （半導体チ
ップ２１１ａ）として本発明によって得られるパッド２
１０（導体２１０ａ）を介してプリント配線板２１２上
に半田付けすることもできる。ソケットを用いて実装す
る従来の方法に比べて、実装構造が簡単となり実装コス
トの引き下げ及び接続信頼性の向上を図ることができる
。更に、端子間ピッチもソケットを用いる場合より狭く
することが可能である。
［発明の効果］
以上のように本発明においては、導線を間に絶縁体を介
在させた状態で平行に配列した複合体を導線と直交する
方向に切断することによって電子部品実装用パッドを製
造するので、手間のかかるドリルによる孔あけ工程や導
通ビンの挿入工程が不要となり、生産効率の大幅な向上
を図ることができる。また、パッドに配置する導体数が
多くなっても、本発明の方法では導線の数を増すだけで
あるので生産効率がほとんど低下しない。また、従来法
のようにドリル等の高価な消耗品を使用しないので、製
造単価も一層引き下げることが可能である。
在させた状態で平行に配列した複合体を導線と直交する
方向に切断することによって電子部品実装用パッドを製
造するので、手間のかかるドリルによる孔あけ工程や導
通ビンの挿入工程が不要となり、生産効率の大幅な向上
を図ることができる。また、パッドに配置する導体数が
多くなっても、本発明の方法では導線の数を増すだけで
あるので生産効率がほとんど低下しない。また、従来法
のようにドリル等の高価な消耗品を使用しないので、製
造単価も一層引き下げることが可能である。
更に、初めに一体に成形した複合体を切断することによ
りパッドを製造することから、本発明の方法で得られる
パッドの導体（切断された導線）は位置のばらつきが非
常に小さく、端子数の非常に多い電子部品の実装にも好
適に用いることがてぎる。
りパッドを製造することから、本発明の方法で得られる
パッドの導体（切断された導線）は位置のばらつきが非
常に小さく、端子数の非常に多い電子部品の実装にも好
適に用いることがてぎる。
第１図ａ、ｂは本発明実施例の製造工程を説明するため
の概念図、第１図Ｃは本発明実施例にかかる複合体の斜
視図、第１図ｄは実施例で作製した電子部品実装用パッ
ドの斜視図、第１図ｅは融着前の多本平行線の断面図、
第２図ａ、ｂ、ｃ。 ｄは本発明の更に別の実施例の製造工程を説明するため
の断面図、第３図は本発明の方法で得られたパッドの使
用例を示す模式図、第４図は従来の実装例を示す模式図
である。 ［主要部分の符号の説明］ １．１０１・・・多本平行線 １ａ・・・・・・・・・・・・導線 １ｂ・・・・・・・・・・・・絶縁層 １ｃ・・・・・・・・・・・・融着層 ２・・・・・・・・・・・・・・・絶縁シート１０２・
・・・・・・・・・・・・・・絶縁樹脂３．１０３・・
・複合体 １０．１１０．２１０ ・・・電子部品実装用パッド
の概念図、第１図Ｃは本発明実施例にかかる複合体の斜
視図、第１図ｄは実施例で作製した電子部品実装用パッ
ドの斜視図、第１図ｅは融着前の多本平行線の断面図、
第２図ａ、ｂ、ｃ。 ｄは本発明の更に別の実施例の製造工程を説明するため
の断面図、第３図は本発明の方法で得られたパッドの使
用例を示す模式図、第４図は従来の実装例を示す模式図
である。 ［主要部分の符号の説明］ １．１０１・・・多本平行線 １ａ・・・・・・・・・・・・導線 １ｂ・・・・・・・・・・・・絶縁層 １ｃ・・・・・・・・・・・・融着層 ２・・・・・・・・・・・・・・・絶縁シート１０２・
・・・・・・・・・・・・・・絶縁樹脂３．１０３・・
・複合体 １０．１１０．２１０ ・・・電子部品実装用パッド
Claims (4)
- （１）複数の導線を間に絶縁体を介在させた状態で平行
に配列して固定することにより導線と絶縁体の複合体を
作製し、しかる後、この複合体を導線と直交する方向に
所望の厚さに切断することを特徴とする電子部品実装用
パッドの製造方法。 - （２）前記複合体を下記（イ）の方法で作製することを
特徴とする請求項１記載の電子部品実装用パッドの製造
方法。 （イ）表面が絶縁体で被覆された複数の絶縁導線を平行
に並べて固定した多本平行線を所望数積層して圧着する
。 - （３）前記多本平行線の間に所望の厚さの絶縁シートを
介在させて積層することを特徴とする請求項２記載の電
子部品実装用パッドの製造方法。 - （４）前記複合体を下記（イ）の方法で作製することを
特徴とする請求項１記載の電子部品実装用パッドの製造
方法。 （イ）表面が絶縁体で被覆された複数の絶縁導線を平行
に並べて固定した多本平行導線を中空の箱体内に所望の
間隔で平行に保持し、その後前記箱体内に樹脂を充填し
て硬化させることにより多本平行導線を固定する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132674A JPH02312251A (ja) | 1989-05-29 | 1989-05-29 | 電子部品実装用パッドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132674A JPH02312251A (ja) | 1989-05-29 | 1989-05-29 | 電子部品実装用パッドの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02312251A true JPH02312251A (ja) | 1990-12-27 |
Family
ID=15086850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1132674A Pending JPH02312251A (ja) | 1989-05-29 | 1989-05-29 | 電子部品実装用パッドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02312251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5495668A (en) * | 1994-01-13 | 1996-03-05 | The Furukawa Electric Co., Ltd. | Manufacturing method for a supermicro-connector |
| JP2022019542A (ja) * | 2020-07-16 | 2022-01-27 | キヤノン株式会社 | 中間接続部材の製造方法、中間接続部材、電子モジュールの製造方法、電子モジュール、及び電子機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226036A (ja) * | 1987-03-13 | 1988-09-20 | Canon Inc | 電気的接続部材及びそれを用いた電気回路部材 |
| JPS63246835A (ja) * | 1987-04-02 | 1988-10-13 | Canon Inc | 電気的接続部材及びそれを用いた電気回路部材 |
-
1989
- 1989-05-29 JP JP1132674A patent/JPH02312251A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226036A (ja) * | 1987-03-13 | 1988-09-20 | Canon Inc | 電気的接続部材及びそれを用いた電気回路部材 |
| JPS63246835A (ja) * | 1987-04-02 | 1988-10-13 | Canon Inc | 電気的接続部材及びそれを用いた電気回路部材 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5495668A (en) * | 1994-01-13 | 1996-03-05 | The Furukawa Electric Co., Ltd. | Manufacturing method for a supermicro-connector |
| JP2022019542A (ja) * | 2020-07-16 | 2022-01-27 | キヤノン株式会社 | 中間接続部材の製造方法、中間接続部材、電子モジュールの製造方法、電子モジュール、及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0179577B1 (en) | Method for making a semiconductor device having conductor pins | |
| JP3264147B2 (ja) | 半導体装置、半導体装置用インターポーザ及びその製造方法 | |
| US6917107B2 (en) | Board-on-chip packages | |
| JP2996510B2 (ja) | 電子回路基板 | |
| US7087514B2 (en) | Substrate having built-in semiconductor apparatus and manufacturing method thereof | |
| US7229293B2 (en) | Connecting structure of circuit board and method for manufacturing the same | |
| JP2855719B2 (ja) | 半導体装置 | |
| US20120228017A1 (en) | Wiring board for electronic parts inspecting device and its manufacturing method | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3851513B2 (ja) | 配線基板の製造方法 | |
| JP3096226B2 (ja) | 半導体装置の製造方法 | |
| JPH08288647A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JP3617264B2 (ja) | プラスチック回路基板の電解めっき方法 | |
| CN117954411B (zh) | 一种支持双面引脚的扁平式封装结构及工艺 | |
| JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
| JP2002084108A (ja) | 伝送線路チップとその製造方法及びマルチチップモジュール | |
| JP3578011B2 (ja) | 半導体装置の実装構造 | |
| JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| JPH0311568A (ja) | 導電パッド及びその製造方法 | |
| GB2093401A (en) | Composite film | |
| CN121793245A (zh) | 一种多层电路板 | |
| JP2023156805A (ja) | プリント回路板の製造方法、プリント回路板及びプリント回路板用構造体 | |
| JPH08306739A (ja) | 半導体装置の製造方法 | |
| JPH0319262A (ja) | 半導体装置の実装構造 | |
| KR100477176B1 (ko) | 반도체장치및이의제조방법 |