JPH0233283A - 高能率符号化装置及び高能率符号化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像信号に適用される高能率符号化装置、
特に、ディジタルビデオ信号を磁気テープに記録する場
合に、記録されるデータの伝送レートを伝送路と対応し
た所定の値に制御するのに適用される高能率符号化装置
に関する。

〔発明の概要〕

この発明では、ダイナミックレンジに応じて符号化ビッ
ト数が可変の可変長符号化を行う時に、発生情報量が伝
送路の伝送容量を超えないように制御する高能率符号化
装置において、動き量を導入した度数分布が形成され、
符号化ビット数を定めるだめのレベル方向のしきい値の
みならず、駒落とし処理のための動きしきい値も変えら
れて、発生情報量の制御がなされ、量子化誤差を増加さ
せずに、発生情報量の制御が良好になされる。

〔従来の技術〕

本願出願人は、特願昭５９−２６６４０７号明細書に記
載されているような、２次元ブロック内に含まれる複数
画素の最大値及び最小値の差であるダイナミックレンジ
を求め、このダイナミックレンジに適応した符号化を行
う高能率符号化装置を提案している。また、特願昭６０
−２３２７８９号明細書に記載されているように、複数
フレームに各々含まれる領域の画素から形成された３次
元ブロックに関してダイナミックレンジに適応した符号
化を行う高能率符号化装置が提案されている。更に、特
願昭６０−２６８８１７号明細書に記載されているよう
に、量子化を行った時に生じる最大歪みが一定となるよ
うに、ダイナミックレンジに応じてビット数が変化する
可変長符号化方法が提案されている。

上述のダイナミックレンジに適応した高能率符号化（Ａ
ＤＲＣと称する）は、伝送すべきデータ量を大幅に圧縮
できるので、ディジタルＶＴＲに適用して好適である。

特に、可変長ＡＤＲＣは、圧縮率を高くすることができ
る。しかし、可変長ＡＤＲＣは、伝送データの量が画像
の内容によって変動するため、所定量のデータを１トラ
ツクとして記録するディジタルＶＴＲのような固定レー
トの伝送路を使用する時には、バッファリングの処理が
必要である。

可変長ＡＤＲＣのバッファリングの方式として、本願出
願人は、特願昭６１−２５７５８６号明細書に記載され
ているように、積算型のダイナミックレンジ度数分布を
形成し、この度数分布に対して、予め用意されているし
きい値のセットを適用し、所定期間例えばｌフレーム期
間の発生データ量を求め、発生データ量が目標値を超え
ないように、制御するものを提案している。

第１１図は、上記の出願に示された積算型の度数分布グ
ラフを示す、第１１図の横軸がダイナミックレンジＤＲ
であり、縦軸がブロック単位の発生度数である。横軸に
記入されたＴ１〜Ｔ４がしきい値である。このしきいＩ
ＴＩ〜Ｔ４により、量子化ビット数が決定される。即ち
、（最大値〜Ｔｌ）の範囲のダイナミックレンジＤＲの
場合には、量子化ビット数が４ビツトとされ、（Ｔｌ−
１〜Ｔ２）の範囲の場合には、量子化ビット数が３ビツ
トとされ、（Ｔ２−１〜Ｔ３）の範囲の場合には、量子
化ビット数が２ビツトとされ、（Ｔ３−１〜Ｔ４）の範
囲の場合には、量子化ビット数が１ビツトとされ、（７
４−１〜最小値）の範囲の場合には、量子化ビット数が
０ビツト（コード信号が伝送されない）とされる。

積算型の度数分布は、１フレ一ム期間内のダイナミック
レンジＤＲの度数分布を求める場合、最大値からしきい
値Ｔｌ迄のダイナミックレンジＤＲの発生度数に対して
、しきい値（Ｔｌ〜１）からしきい値Ｔｌ迄の発生度数
を積算する０次のしきい値（Ｔ２−１）からしきい値Ｔ
３迄の発生度数も同様に積算する。以下、同様の処理を
繰り返す、従って、ダイナミックレンジＤＲが最小値の
発生度数は、１フレーム内に含まれるブロックの総数（
ＭＸＮ）と等しくなる。

このように、積算型の度数分布を形成すると、しきい値
Ｔｌ迄の積算度数がＸｌとなり、しきい値Ｔｌ迄の積算
度数が（ｘ＋＋ｘ２）となり、しきい値Ｔ３迄の積算度
数が（ＸＩ　十Ｘｔ　＋Ｘｓ　）となり、しきい値Ｔ４
迄の積算度数が（Ｘ、　＋Ｘｔ　＋　ｘ　３　＋　ｘ　
ａ　）となる、従って、ｌフレーム期間の発生情報量（
合計ビット数）は、次式で示すものとなる。

４　（ｘ＋　　　Ｏ）＋３　（（ＸＩ　＋Ｘ！　）　　
　ＸＩ　）＋２　（（ｘ＋　＋ｘｔ　＋Ｘ３）　　　（
ｘ＋　＋Ｘｚ　））＋１　（（ｘ＋　＋ｘ、＋Ｘ、＋Ｘ
４　）−（ｘ＋　＋ｘｚ　＋Ｘｓ　）　）　−４１＋　
＋３　Ｘ寞＋２ｘｓ十ｘ４上述の発生情報量が目標値を
超えないように、しきい値Ｔ１〜Ｔ４が設定される。し
きい値を変えて、最適なしきい値を求める場合、しきい
値に応じて上記のｘ１〜ｘ４の値が変えられ、各しきい
値のセット毎に発生情報量の算出がなされる。

従って、−旦、積算型の度数分布表を作成しておけば、
発生情報量の算出が迅速に行うことができる。

〔発明が解決しようとする課題〕

上述のように、レベル方向の例えば４個のしきい値を変
えて、伝送データのレートを目標値に収束させる方式は
、量子化雑音等の歪みを低減させる面で、性能上、不十
分であった。

従って、この発明の目的は、レベル方向のしきい値を変
えるのみならず、時間方向の駒落とし処理のためのしき
い値をも変えて、復元画質の劣化を抑えながら伝送デー
タのバッファリング処理を達成できる高能率符号化装置
を提供することにある。

〔課題を解決するための手段〕

この発明では、ディジタル画像信号の複数フレームに属
する領域からなるブロック内に含まれる複数の画素デー
タの最大値ＭＡＸ３、最小値ＭＩＮ３及びダイナミック
レンジＤＲ３を求める回路３と、 各ブロック毎の動き量を検出する回路３と、ブロック毎
のダイナミックレンジＤＲ３及び動き量をアドレスとし
てブロック毎の度数をメモリに入力し、所定期間におい
て度数を集計し度数分布を求める回路５と、 度数分布からダイナミックレンジＤＲ３のアドレス方向
及び動き量のアドレス方向に度数を順次積算して積算型
度数分布を求める回路６と、所定の動き量以下のブロッ
クについて、複数フィールド間の対応画素データの平均
をとり駒落とし処理を行う回路１０，１２と、 ブロック内の複数の画素データをそのブロックのダイナ
ミックレンジＤＲ３に応じて圧縮符号化する回路１１．
１３と、 積算型度数分布と伝送路の伝送容量に応じて、所定の動
き量及び符号化ビット数を設定する回路６．７と が備えられている。

Ｃ作用〕 この発明では、高能率符号化を行う時に、発生情報量が
伝送路の伝送容量を超えないように、制御する高能率符
号化装置において、１枚の画像が多数の３次元ブロック
に分割され、各ブロックに含まれる画素データの最大（
ＩＥＭＡＸ３、最小値ＭＩＮ３及びダイナミックレンジ
ＤＲ３が求められ、また、時間的に異なり、且つ同一の
ブロックに含まれる画素データから動き量（例えば最大
フレーム差ΔＦ）が検出される。この動き量が小さい静
止ブロックでは、駒落とし処理によって発生情報量が減
少される。

発生情報量を求める場合、ダイナミックレンジＤＲ３と
動き量を軸とする度数分布表が形成される。この度数分
布表は、ダイナミックレンジＤＲ３及び動き量を夫々ア
ドレスとしてブロック毎の度数をメモリに書き込み、所
定期間例えば２フレ一ム期間において度数を集計するこ
とで形成される。この度数分布表は、ダイナミックレン
ジＤＲ３の方向と動き量の方向との夫々に関して集計さ
れることにより、積算型の度数分布表に変換される。

積算型の度数分布表を用いて、発生情報量が目標値を超
えないようなレベル方向のしきい値Ｔ１〜Ｔ４及び動き
しきい値ＭＴＨが決定される。この動きしきい値ＭＴＨ
に対するブロックの動き量の大小関係に応じて駒落とし
処理がなされる。また、レベル方向のしきい値Ｔ１〜Ｔ
４によって、可変長の高能率符号化例えばＡＤＲＣにお
ける符号化ビット数が制御される。そして、可変長ＡＤ
ＲＣによって得られた符号化データが磁気テープに記録
される。

この発明では、駒落とし処理を行うかどうかの判定の基
準となる動きしきい値ＭＴＨも動かしているので、レベ
ル方向のしきい値の変化だけでは、達成できなかった良
好なバッファリングを行うことができる。

〔実施例〕

以下、この発明の一実施例について図面を参照し、下記
の順序に従って説明する。

ａ、記録側の構成 り、ＡＤＲＣエンコーダ ｃ、３次元度数分布表の形成 ｄ、３次元度数分布発生回路、積算型度数分布発生回路
及びしきい値決定回路の一例 ａ、記録側の構成 第１図は、この発明の一実施例の記録側の構成を示し、
第１図において、１で示す入力端子には、例えば１サン
プルが８ビツトに量子化されたディジタルビデオ信号が
供給される。このディジタルビデオ信号がブロック化回
路２に供給される。ブロック化回路２により、テレビジ
ョン走査の順序のデータがブロックの順序のデータに変
換される。

ブロック化回路２では、例えば（５２０ライン×７２０
画素）の１フレームの画面が第２図に示すように、（Ｍ
ＸＮ）ブロックに細分化される。１ブロツクは、例えば
第３図に示すように、（４ライン×４画素）の大きさの
２個の領域からなる。各領域は、時間的に連続する二つ
のフレームに属する。また、第４図に示すように、サン
プリングパターンがサブサンプリングにより、ブロック
間でオフセットを有するものとされている。第４図にお
いて、Ｏが伝送される画素を示し、Δが伝送されない画
素を示し、次の２フレーム後の空間的に対応するブロッ
クでは、伝送及び間引きの画素が逆の関係とされる。こ
のようなサンプリングパターンは、受信側で間引かれた
画素の補間を行う場合、静止領域で良好な補間を可能と
する。ブロック化回路２からは、ＢＩＩ＋　　ＢＩｚ＋
　　ＢＩ３１　　・・・・ＢＭＮのブロックの順序に変
換されたディジタルビデオ信号が発生する。

ブロック化回路２の出力信号が検出回路３及び遅延回路
４に供給される。検出回路３は、各ブロックの最大値Ｍ
ＡＸ３及び最小値ＭＩＮ３を検出すると共に、ブロック
の最大フレーム差ΔＦを検出する。上述のように、この
例では、ブロックが２フレームに各々属する二つの領域
からなるので、この二つの領域の最大フレーム差ΔＦが
検出される。１ブロツクを構成する二つの領域の間で、
同一位置の画素のデータ同士の差が求められ、この各画
素の差が絶対値に変換され、絶対値に変換された差の中
の最大値が最大フレーム差ΔＦとされる。

検出回路３からの最大値ＭＡＸ３．最小値ＭＩＮ３．最
大フレーム差ΔＦが３次元度数分布発生回路５に供給さ
れる。この３次元度数分布発生回路５は、後述するよう
に、ダイナミックレンジＤＲ３（−ＭＡＸ３−ＭＩＮ３
＋１）を縦軸とし、最大フレーム差ΔＦを横軸とし、ブ
ロックの発生度数を２フレ一ム期間で集計する。このよ
うに形成された度数分布表が積算型度数分布発生回路６
に供給され、積算型の度数分布表が形成される。

最大フレーム差ΔＦの方向とダイナミックレンジＤＲ３
の方向との両者に関して、度数を積算する処理により、
積算型の度数分布表が得られる。

積算型の度数分布表を使用して、しきい値決定回路７が
最適なしきい値（レベルに関するしきい値Ｔ１〜Ｔ４及
び動きしきい値ＭＴＨ）を決定する。

最適なしきい値とは、２フレーム当たりの合計ビット数
が伝送路の伝送容量を超えないように、符号化を行うこ
とが可能なしきい値を意味する。この最適なしきい値は
、動きしきい値ＭＴＨをパラメータとして求まる。しき
い値決定回路７と関連して、ＲＯＭ８が設けられている
。このＲＯＭＢには、最適なしきい値を求めるためのプ
ログラムが格納されている。

遅延回路４を介された画素データＰＤは、フレーム差検
出回路９に供給される。このフレーム差検出回路９は、
前述の検出回路３と同様にして、最大フレーム差ΔＦを
検出する。フレーム差検出回路９からの最大フレーム差
ΔＦ及び画素データＰＤが動き判定回路１０に供給され
る。この動き判定回路１０は、しきい値決定回路７から
の動きしきい値ＭＴＨと最大フレーム差ΔＦとを比較し
、処理しようとするブロックが動きブロックか、又は静
止ブロックかを判定する。

（最大フレーム差ΔＦ〉動きしきい値ＭＴＨ）の関係に
あるブロックが動きブロックと判定され、（最大フレー
ム差ΔＦ≦動きしきい値ＭＴＨ）の関係にあるブロック
が静止ブロックと判定される。

動きブロックの画素データは、３次元ＡＤＲＣエンコー
ダ１１に供給される。また、静止ブロックの画素データ
は、平均化回路１２に供給される。

この平均化回路１２は、１ブロツクに含まれる二つの領
域の同一位置の画素のデータ同士を加算してから％にし
て、元の１ブロツクの画素数の２の画素数のブロックを
形成する。このような処理は、駆落とし処理と称される
。平均化回路１２の出力信号が２次元ＡＤＲＣエンコー
ダ１３に供給される。これらのエンコーダ１１及び１３
には、しきい値決定回路７からしきい（！：Ｔ１〜Ｔ４
が供給されている。

３次元ＡＤＲＣエンコーダ１１では、（４ライン×４画
素×２フレーム）の計３２個の画素データの中の最大値
ＭＡＸ３．最小値ＭＩＮ３が検出され、（ＭＡＸ３−Ｍ
ＩＮ３＋１−ＤＲ３）によりダイナミックレンジＤＲ３
が求められる。このブロックのダイナミックレンジＤＲ
３としきい値Ｔ１〜Ｔ４との関係から、コード信号ＤＴ
３のビット数が定まる。即ち、（ＤＲ３≧Ｔｌ）のブロ
ックでは、４ビツトのコード信号が形成され、（ＴＩ＞
ＤＲ３≧Ｔ２）のブロックでは、３ビツトのコード信号
が形成され、（Ｔ２＞ＤＲ３≧Ｔ３）のブロックでは、
２ビツトのコード信号が形成され、（Ｔ３＞ＤＲ３≧７
４）のブロックでは、１ビツトのコード信号が形成され
、（Ｔ４＞ＤＲ３）のブロックでは、Ｏビット、即ち、
コード信号が伝送されない。

例えば４ピツト量子化の符号化の場合には、検出された
ダイナミックレンジＤＲ３が１６（＝２４）分割され、
画素データの各々の最小値ＭＩＮ３を除去した後のデー
タのレベルが属する範囲に対応した４ビツトのコード信
号ＤＴ３が発生される。

２次元ＡＤＲＣエンコーダ１３では、上述の３次元ＡＤ
ＲＣエンコーダ１１と同様の動作により、最大値ＭＡＸ
２．最小値ＭＩＮ２．ダイナミックレンジＤＲ２の検出
がされ、コード信号ＤＴ２が形成される。但し、符号化
の対象となるのは、前段の平均化回路１２により、画素
数がηとされたデータである。

３次元ＡＤＲＣエンコーダ１１の出力信号（ＤＲ３，Ｍ
ＩＮ３．ＤＴ３）と２次元ＡＤＲＣエンコーダ１３の出
力信号（ＤＲ２，ＭＩＮ２．ＤＴ２）がセレクタ１４に
供給される。セレクタ１４は、動き判定回路１０からの
判定信号ＳＪにより制御される。即ち、動きブロックの
場合には、３次元ＡＤＲＣエンコーダ１１の出力信号を
セレクタ１４が選択し、静止ブロックの場合には、２次
元ＡＤＲＣエンコーダ１３の出力信号をセレクタ１４が
選択する。このセレクタ１４の出力信号がフレーム化回
路１５に供給される。

フレーム化回路１５には、セレクタ１４の出力信号の他
に、しきい値セットを指定するしきい値コードＰｉと判
定コードＳＪが供給される。しきい値コードＰｉは、２
フレ一ム単位で変化するもので、判定コードＳＪは、１
ブロック単位で変化する。フレーム化回路１５は、人力
信号をフレーム構造の記録データに変換する。フレーム
化回路１５では、必要に応じて、エラー訂正符号の符号
化の処理がなされる。フレーム化回路１５の出力端子１
６に得られた記録データが図示せずも、記録アンプ、回
転トランス等を介して回転ヘッドに供給され、磁気テー
プに記録される。

ｂ、ＡＤＲＣエンコーダ 第５図は、３次元ＡＤＲＣエンコーダ１１の一例の構成
を示す、第５図において、２１が入力端子を示し、この
入力端子２１には、最大値検出回路２２．最小値検出回
路２３及び遅延回路２４が接続されている。最大値検出
回路２２により検出された最大値ＭＡＸ３が減算回路２
５に供給される。最小値検出回路２３により検出された
最小値ＭＩＮ３が減算回路２５に供給され、この減算回
路２５の出力信号が＋１加算回路２７に供給される。＋
１加算回路２７から（ＭＡＸ３−ＭＩＮａ＋１）で表さ
れるダイナミックレンジＤＲ３が得られる。

遅延回路２４を介された画素データが減算回路２６に供
給される。この減算回路２６には、最小値ＭＩＮ３が供
給され、減算回路２６から最小値除去後の画素データＰ
ＤＩが発生する。この画素データＰＤＩが量子化回路３
０に供給される。ダイナミックレンジＤＲ３は、出力端
子３１に取り出されると共に、ＲＯＭ２８に供給される
。ＲＯＭ２８には、端子２９からしきい値決定回路７で
発生したしきい値コードＰｉが供給されている。

このＲＯＭ２８からは、量子化ステップΔ及びビット数
を示すビット数コードＮｂが発生する。

量子化回路３０には、量子化ステップΔが供給され、最
小値除去後のデータＰＤＩと量子化ステップΔからコー
ド信号ＤＴ３が形成される。このコード信号ＤＴ３が出
力端子３４に取り出される。

これらの出力端子３１，３２，３３．３４に発生する出
力信号がフレーム化回路１５に供給される。

ビット数コードＮｂは、フレーム化回路１５において、
有効なビットを選択するのに使用される。

上述の量子化回路３０におけるコード信号ＤＴ３の形成
について説明する。一般的に、ｎビットを割り当てる符
号化の場合では、原データＰＤのレベルをＬｉ、量子化
コードをＱｉ　と表すと、で求められる。〔〕の記号は
、切り捨てを意味する。

また、復号側では、復元レベルをＬｉと表すと、ｉ、　
ｉ　＝　（ＤＲ３／　２”　）　Ｘ　（Ｑｉ　＋０．５
　）＋ＭＩＮ３＝ΔＸ　（Ｑｉ　＋０．５　）　＋Ｍ　
Ｉ　Ｎ　３の処理がなされる。

ｃ、　　３次元度数分布表の作成 ３次元度数分布発生回路５においてなされる３次元度数
分布表の作成について、第６図を参照して説明する。第
６図において、縦軸がダイナミックレンジＤＲ３を示し
、横軸が最大フレーム差ΔＦを示す、これらのダイナミ
ックレンジＤＲ３及び最大フレーム差ΔＦは、検出回路
３において検出されたものである。最大フレーム差ΔＦ
は、（０〜２５５）の範囲の値をとりうる。処理の簡単
化のために所定値以上の最大フレーム差を全て所定値に
置き換えても良い。

検出回路３で検出された各ブロックのダイナミックレン
ジＤＲ３と最大フレーム差ΔＦとで規定される位置に、
発生度数が書き込まれ、２フレ一ム期間、度数が集計さ
れる。後述のように、度数分布表は、メモリ内で形成さ
れる。第６図において、図示が省略されている領域の発
生度数は、簡単のため全て０としている。

積算型度数分布発生回路６では、２フレ一ム期間に渡っ
て集計された度数分布表が積算型に変換される。積算は
、最大フレーム差ΔＦ及びダイナミックレンジＤＲ３の
両者の方向でなされる。第７図Ａに示す表は、第６図に
示す表に関して、最大フレーム差ΔＦの２５５からＯに
向かう方向に積算した結果、得られるものである。次に
、ダイナミックレンジＤＲ３の２５５からＯに向かう方
向に第７図Ａの表が積算されることにより、第７図Ｂに
示す表が得られる。第７図Ｂに示す表が積算型の度数分
布表である。（ΔＦ−０．ＤＲ３＝０）の時の度数（第
７図Ｂでは、４７）が２フレ一ム期間のブロックの総数
である。度数分布表を積算型へ変換するのは、発生情報
量を直ぐに求めることを容易とするためである。

しきい値決定回路７は、積算型の度数分布表を用いて最
適なしきい値のセット及び動きしきい値ＭＴＨを決定す
る。この決定の方法としては、動きしきい値ＭＴＨとし
て、復元画像にジャーキネスが発生しない程度の初期値
を与え、レベル方向のしきい値を動かすことにより、発
生情報量（合計ビット数）が目標値を超えないしきい値
セットを決定する。若し、目標値に追い込めない場合に
は、動きしきい値ＭＴＨを動かして、再び、目標値を超
えないしきい値セットが探される。このしきい値セット
を決定する処理がＲＯＭ８に格納されているプログラム
に従ってなされる。

第８図Ａを参照して、第６図に示す度数分布表を使用し
て発生情報量を算出する処理について説明する。

動きしきい値ＭＴＨが与えられる時に、（ΔＦ≦ＭＴ）
Ｉ）の範囲が静止ブロックとして扱われ、（ΔＦ＞ＭＴ
Ｈ）の範囲が動きブロックとして扱われる。

静止ブロックに関しては、１６個の画素の符号化コード
信号ＤＴ２が発生し、動きブロックに関しては、３２個
の画素の符号化コード信号ＤＴ３が発生する。

レベル方向のしきい値Ｔ１〜Ｔ４が与えられる時に、下
記のように、符号化ビット数が割り当てられる。

（Ｔ４＞ＤＲ３）の時、０ビツト （Ｔ３＞ＤＲ３≧Ｔ４）の時、１ビツト（Ｔ２＞ＤＲ３
≧７３）の時、２ビツト（Ｔｌ＞ＤＲ３≧Ｔ２）の時、
３ビツト（ＤＲ３≧Ｔｌ）の時、４ビツト 動きしきい値ＭＴＨとレベル方向のしきい値Ｔ１〜Ｔ４
とにより、度数分布表は、第８図Ａに示すように１０個
の領域に分割される。各領域に含まれる度数の合計をＭ
ＯＯ〜Ｍ４１として表すと、コード信号に関しての２フ
レ一ム期間のデータ量ＤＡ■（ビット数）は、次式で算
出される。

ＤＡｖ＝ＩＸ１６ＸＭ１０＋ＩＸ３２ＸＭ１１２Ｘ１６
ＸＭ２０＋２Ｘ３２ＸＭ２１ ３Ｘ１６ＸＭ３０＋３Ｘ３２ＸＭ３１ ４Ｘ１６ＸＭ４０＋４Ｘ３２ＸＭ４１ ＝１６　（Ｍ１０＋　２　Ｍ１１＋　２　Ｍ２０＋　４
　Ｍ２１＋　３　Ｍ３０＋　６　Ｍ３１＋　４　Ｍ４０
＋　８　Ｍ４１）＝１６　（（Ｍ１０＋Ｍ１１＋Ｍ２０
＋Ｍ２１＋Ｍ３０＋Ｍ３１＋Ｍ４０＋Ｍ４１） ＋　（Ｍ１１＋Ｍ２１＋Ｍ３１＋Ｍ４１）＋　（Ｍ２０
＋Ｍ２１＋Ｍ３０＋Ｍ３１＋Ｍ４０＋Ｍ４１）＋　（Ｍ
２１＋Ｍ３１＋Ｍ４１） ＋　（Ｍ３０＋Ｍ３１＋Ｍ４０＋Ｍ４１）＋　（Ｍ３１
＋Ｍ４１） ＋　（Ｍ４０＋Ｍ４１） ＋　（Ｍ４１）　） ２フレ一ム期間の発生情報量は、上式のダイナミックレ
ンジに応じて可変のデータ量ＤＡｖに対して、固定のデ
ータ量ＤＡｆ（ビット数）を加算したものである。固定
のデータ量ＤＡｆは、ＤＲ３及びＭＩＮ３と判定コード
ＳＪとを加算した１７ビツトにブロックの総数を乗じた
ビット数である。

上述の式から分るように、複数の領域の度数Ｍ００〜Ｍ
４Ｌを選択的に積算することでデータ量ＤＡＶが算出さ
れる。上式の（）で括られた度数の積算値は、積算型度
数分布発生回路６で得られる第７図Ｂに示される積算型
の度数分布表から直ちに得ることができる。

第８図Ｂは、積算型の度数分布表において、上式の（）
で括られた積算値ＮＩＯ〜Ｎ４１の位置を示す、これら
の積算値は、下記のように対応する。

Ｎｌ０−　（Ｍ１０＋Ｍ１１＋Ｍ２０＋Ｍ２１＋Ｍ３０
＋Ｍ３１＋Ｍ４０＋Ｍ４１） Ｎｌｌ−（ＭＩＬ＋Ｍ２１＋Ｍ３１＋Ｍ４１）Ｎ２０−
　（Ｍ２０＋Ｍ２１＋Ｍ３０＋Ｍ３１＋Ｍ４０＋Ｍ４１
）Ｎ２１−　（Ｍ２１＋Ｍ３１＋Ｍ４１）Ｎ３０＝　（
Ｍ３０＋Ｍ３１＋Ｍ４０＋Ｍ４１）Ｎ３１−　（Ｍ３１
＋Ｍ４１） Ｎ４０＝　（Ｍ４０＋Ｍ４１） Ｎ４１＝　　（Ｍ４１） 従って、積算型度数分布表を使用してデータ量ＤＡｖを
算出するには、 ＤＡｖ＝１６　（Ｎ１０＋Ｎ１１＋Ｎ２０＋Ｎ２１＋Ｎ
３０＋Ｎ３１＋Ｎ４０＋Ｎ４Ｎ の処理がなされる。後述のように、積算型度数分布表は
、メモリ内に作成されるので、しきい値ＭＴＨ及びＴ１
〜Ｔ４をアドレスとして、８箇所の度数を読み出して加
算すれば、情報量ＤＡｖが求められる。

ｄ、３次元度数分布発生回路、積算型度数分布発生回路
及びしきい値決定回路の一例 ３次元度数分布発生回路５、積算型度数分布発生回路６
及びしきい値決定回路７は、−例として、第９図に示す
構成とされている。第９図において、４１で示す入力端
子から最大値ＭＡＸ３がアドレスコントローラ４４に供
給され、４２で示す入力端子から最小値ＭＩＮ３がアド
レスコントローラ４４に供給され、４３で示す入力端子
から最大値フレーム差ΔＦがアドレスコントローラ４４
に供給される。

アドレスコントローラ４４は、ＲＡＭ４５！、Ｊｊする
水平方向（上位）及び垂直方向（下位）のアドレスを発
生する。このＲＡＭ４５は、垂直方向に（０〜２５５）
のアドレスを有し、水平方向に（０〜２５５）のアドレ
スを有し、初期状態では、記憶内容が全てクリアされる
。ＲＡＭ４５の一つのアドレスには、複数ビットのデー
タが格納可能とされている。このビット数は、２フレ一
ム期間のブロックの個数を表現できるのに充分な数であ
る。ＲＡＭ４５の垂直方向のアドレスがダイナミックレ
ンジＤＲ３と対応し、ＲＡＭ４５の水平方向のアドレス
が最大フレーム差ΔＦと対応する。

最大フレーム差ΔＦが２５５より少ない数例えば３１に
制限される時には、ＲＡＭ４５の水平方向のアドレスも
減少する。

ＲＡＭ４５から読み出されたデータが出力制御機能を持
つレジスタ５２を介して加算回路４６に供給され、加算
回路４６の出力データがレジスタ４７．４８を介してＲ
ＡＭ４５に供給される。ＲＡＭ４５には、ダイナミック
レンジＤＲ３及び最大フレーム差ΔＦに応じたアドレス
が供給されることにより、度数分布表が貯えられる。つ
まり、ＲＡＭ４５の出力データがレジスタ５２を介して
加算回路４６に供給され、この加算回路４６の出力デー
タがレジスタ４７．４８を介してＲＡＭ４５の同一アド
レスに書き込まれる。

加算回路４６には、レジスタ４９を介して＋１発生回路
５０の出力が供給される。上記のレジスタ５２と加算回
路４６とレジスタ４７．４８．４９と＋１発生回路５０
により、２フレ一ム期間の度数分布表（第６図参照）が
作成され、ＲＡＭ４５に格納される。

次に、レジスタ５１．５２が出力可能状態とされ、レジ
スタ４９が出力不可能状態とされ、積算型の度数分布表
の作成がなされる。ＲＡＭ４５には、最大フレーム差Δ
Ｆの２５５からスタートして０までディクリメントする
水平方向アドレス（上位アドレス）とダイナミックレン
ジＤＲ３の２５５から（−１）づつディクリメントする
垂直方向アドレス（下位アドレス）とが供給される。

このアドレスにより、ＲＡＭ４５から読み出されたデー
タが加算回路４６において、レジスタ５１に貯えられて
いる以前のデータと加算される。

ＲＡＭ４５には、加算回路４６の出力データが読み出し
アドレスと同一アドレスに書き込まれるので、ＲＡＭ４
５には、積算型の度数分布表が貯えられる。

そして、発生情報量の算出を行うために、アドレスコン
トローラ４４からレベル方向のしきい値Ｔ１〜Ｔ４が下
位のアドレス信号としてＲＡＭ４５に順次供給される。

上位のアドレス信号は、動きしきい値ＭＴＨ又は（ΔＦ
−０）で定まる。最初に（ΔＦ−０）とされた状態でし
きい値Ｔ４〜Ｔ１が順次アドレスとしてＲＡＭ４５に供
給されると、度数ＮＩＯ，Ｎ２０．　Ｎ３０．　Ｎ４０
が読み出される。

次に、（ΔＦ＝ＭＴＨ）とされた状態でしきい値Ｔ４〜
Ｔ１が順次アドレスとしてＲＡＭ４５に供給されると、
度数Ｎｉｌ、　Ｎ２１．　Ｎ３１．　Ｎ４１が読み出さ
れる。このように、順次度数が読み出されると、加算回
路５４の出力は、 （Ｎ１０＋Ｎ１１＋Ｎ２０＋Ｎ２１ ＋Ｎ３０＋Ｎ３１＋Ｎ４０＋Ｎ４１） となる、この加算回路５４の出力は、しきい値Ｔ１〜Ｔ
４及びＭＴＨと対応するデータｆｉ　Ｄ　Ａ　ｖを１６
倍した値に他ならない。

比較回路５６は、上記のデータ量が端子５７からの基準
値（目標値）を超える時に“Ｏ”となり、基準値をデー
タ量が超えない時に“１”となる比較出力信号を発生す
る。この比較出力信号がアドレスコントローラ４４に端
子５日を通じて供給される。アドレスコントローラ４４
は、比較出力が“ｌ”になると、しきい値の更新を停止
し、その時のしきい値（Ｔｌ〜Ｔ４及びＭＴＨ）を示す
しきい値コードｐｔを出力端子５３に発生する。

上述の度数分布表を積算型に変換する処理及び最適なし
きい値を決定する処理は、垂直ブランキング期間におい
て行うことができる。

第１０図は、アドレスコントローラ４４の一例の構成を
示す。第１０図において、４１及び４２で各々示す入力
端子に最大値ＭＡＸ３、最小値ＭＩＮ３が供給され、減
算回路６１の出力信号が＋１発生回路７５に供給される
ことにより、ダイナミックレンジＤＲ３が算出される。

このダイナミックレンジＤＲ３が出力制御機能を持つレ
ジスタ６２を介して出力端子６３に取り出される。この
出力端子６３に発生するアドレスは、ＲＡＭ４５の垂直
方向（下位）アドレスである。

また、Ｏ〜２５５の出力信号を順次発生する積算カウン
タ６４が設けられ、積算カウンタ６４の出力信号が出力
制御機能を持つレジスタ６５を介して出力端子６３にア
ドレス信号として取り出される。

更に、６６．６７．６Ｂ、６９ば、各々ＲＯＭを示し、
ＲＯＭ６６には、例えば１１通りのしきい値Ｔ１が格納
されており、他のＲＯＭ６７．６８．６９には、同様に
１１通りのしきいイ直Ｔ２゜Ｔ３．Ｔ４が格納されてい
る。ＲＯＭ６６〜６９には、アドレス発生回路７４で発
生したしきい値コードＰｉがアドレスとして供給される
。

このアドレス発生回路７４には、端子５８から比較回路
５６の出力信号が供給され、比較出力が“０″期間では
、所定周期で変化するアドレスがＲＯＭ６６〜６９に供
給される。ＲＯＭ６６〜６９からは、発生情報量が基準
値以下になる迄、即ち、比較出力信号が“ｌ”になる迄
、しきい値が順次読み出される。ＲＯＭ６６〜６９の各
々から読み出されたしきい値は、出力制御機能を持つレ
ジスタ７０．７１，７２．７３を各々介して出力端子６
３に取り出される。このレジスタ７０〜７３により、し
きい値が順番に出力される。

アドレス発生回路７４において、発生した最適なしきい
値を指定するためのしきい値コードＰｉは、出力端子５
３に取り出される。このしきい値コードＰｉがＡＤＲＣ
符号化のために使用されると共に、伝送される。

ＲＡＭ４５の水平方向（上位）のアドレスは、出力端子
８３に発生する。上述の出力端子６３に発生するアドレ
スは、ダイナミックレンジＤＲ３に関するアドレスであ
るのに対して、出力端子８３に発生するアドレスは、最
大フレーム差ΔＦに関するアドレスである。

最大フレーム差ΔＦは、入力端子４３から供給され、出
力制御機能を持つレジスタ８５を介して出力端子８３に
取り出される。８１は、積算カウンタを示し、この積算
カウンタ８１により形成された（０〜２５５）に変化す
るアドレスが出力制御機能を持つレジスタ８２を介して
出力端子８３に取り出される。積算カウンタ８１は、度
数分布表を形成する時のアドレスを発生する。

また、ＲＯＭ８４が設けられ、ＲＯＭ８４の出力が出力
制御機能を持つレジスタ８５を介して出力端子８３に取
り出される。このＲＯＭ８４には、アドレス発生回路７
４の出力信号が供給されており、データ量を算出する時
に、ＲＯＭ８４から読み出される動きしきい値ＭＴＨが
用いられる。

更に、（ΔＦ；０）の時のアドレスを発生する０発生回
路８７が設けられ、０発生回路８７の出力が出力制御機
能を持つレジスタ８８を介して出力端子８３に取り出さ
れる。

上述のアドレスコントローラ４４において、度数分布表
の作成の時には、レジスタ８６及び６２がＯＮする。

積算型の度数分布表の作成の時には、レジスタ８２及び
６５がＯＮする。最大フレーム差ΔＦの方向の積算の時
には、積算カウンタ６４の出力が２５５の期間内で積算
カウンタ８１の出力が２５５からＯに向かって変化し、
次に、積算カウンタ６４の出力が２５４の期間内で積算
カウンタ８１の出力が２５５から０に向かって変化する
。以下、同様の動作が繰り返され、積算カウンタ６４の
出力がＯの期間内で積算カウンタ８１の出力が２５５か
らＯに向かって変化することで、最大フレーム差ΔＦの
方向の積算が完了する。

ダイナミックレンジＤＲ３の方向の積算の時には、積算
カウンタ８１の出力が２５５の期間内で積算カウンタ６
４の出力が２５５から０に向かって変化し、次に、積算
カウンタ８１の出力が２５４の期間内で積算カウンタ６
４の出力が２５５から０に向かって変化する。以下、同
様の動作が繰り返され、積算カウンタ８１の出力がＯの
期間内で積算カウンタ６４の出力が２５５から０に向か
って変化することで、ダイナミックレンジＤＲ３の方向
の積算が完了し、積算型の度数分布表が作成される。

また、発生情報量の演算の時には、レジスタ８５．８８
．７０〜７３がＯＮする。レジスタ８８がＯＮＬ、、（
ΔＦ−０）の期間で、レジスタ７０〜７３が順次ＯＮＬ
、、しきい値Ｔ１〜Ｔ４が発生することで、度数ＮＩＯ
〜Ｎ４０が得られ、レジスタ８５がＯＮＬ、、（ΔＦ−
ＭＴＨ）の期間で、レジスタ７０〜７３が順次ＯＮＬ、
、度数Ｎｉ１−Ｎ４１が得られる。

以上の第９図及び第１０図に示す構成により、３次元度
数分布表が形成され、この度数分布表が積算型のものに
変換され、更に、最適なしきい値の決定がなされる。ま
た、アドレスコントローラ４４からは、図示せずも、最
適なしきい値を決定する時の動きしきい値ＭＴＨが発生
され、この動きしきい値ＭＴＩＩが動き判定回路１０に
供給され、駒落とし処理がなされる。

なお、第１図においては、検出回路３と別にフレーム差
検出回路９を設けているが、検出回路３で得られた最大
フレーム差ΔＦを記憶しておき、この最大フレーム差を
用いて、動き判定を行うようにしても良い、また、３次
元ＡＤＲＣエンコーダ１１と２次元ＡＤＲＣエンコーダ
１３とは、共通の回路構成とすることが出来る。

〔発明の効果〕

この発明は、３次元ブロックの可変長ＡＤＲＣのような
高能率符号化装置において、静止領域では、駒落とし処
理により、伝送情報量が圧縮されることを考慮して、発
生情報量を目標値より小さいものに抑える場合に、ダイ
ナミックレンジＤＲのみならず、動きしきい値をも導入
している。従って、動きしきい値を動かすことで、静止
ブロックとして扱われる領域が増え、その分、レベル方
向のしきい値を厳しくしなくても良い。従って、この発
明によれば、復元画像の量子化雑音を低減できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の記録側の構成を示すブロ
ック図、第２図、第３図及び第４図はブロックの構成の
説明のための路線図、第５図はＡＤＲＣエンコーダの一
例のブロック図、第６図及び第７図は度数分布表の説明
のための路線図、第８図は発生情報量の算出の説明に用
いる路線図、第９図は３次元度数分布発生回路及びしき
い値決定回路の一例のブロック図、第１０図は第９図の
一部であるアドレスコントローラの一例のブロック図、
第１１図は先に提案されているバッファリング回路の説
明のための路線図である。 １１：３次元ＡＤＲＣエンコーダ、 １２：平均化回路、 １３：２次元ＡＤＲＣエンコーダ。 代理人　弁理士　杉　浦　正　知 図面における主要な符号の説明 １：ディジタルビデオ信号の入力端子、２ニブロック化
回路、３：検出回路、 ５：３次元度数分布発生回路、 ６：積算型度数分布発生回路、 ７：しきい値決定回路、

Claims (1)

1. 【特許請求の範囲】 ディジタル画像信号の複数フレームに属する領域からな
   るブロック内に含まれる複数の画素データの最大値、最
   小値及びダイナミックレンジを求める手段と、 上記各ブロック毎の動き量を検出する手段と、上記ブロ
   ック毎の上記ダイナミックレンジ及び上記動き量をアド
   レスとしてブロック毎の度数をメモリに入力し、所定期
   間において上記度数を集計し度数分布を求める手段と、 上記度数分布から上記ダイナミックレンジのアドレス方
   向及び上記動き量のアドレス方向に度数を順次積算して
   積算型度数分布を求める手段と、所定の上記動き量以下
   のブロックについて、複数フィールド間の対応画素デー
   タの平均をとり駒落とし処理を行う手段と、 上記ブロック内の複数の画素データをそのブロックのダ
   イナミックレンジに応じて圧縮符号化する手段と、 上記積算型度数分布と伝送路の伝送容量に応じて、上記
   所定の動き量及び符号化ビット数を設定する手段と を有することを特徴とする高能率符号化装置。